KR100946686B1

KR100946686B1 - 단선 인터페이스 장치 및 방법

Info

Publication number: KR100946686B1
Application number: KR1020090108359A
Authority: KR
Inventors: 이원영; 이유신; 진중호
Original assignee: 주식회사 동운아나텍
Priority date: 2009-11-11
Filing date: 2009-11-11
Publication date: 2010-03-12

Abstract

본 발명은 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 송/수신할 수 있도록 하는 단선 인터페이스 장치 및 방법에 관한 것이다.

이를 위해, 본 발명은 송신단에서 스타트 신호를 출력한 후, 래치 클럭 생성에 필요한 기준 주기를 출력하고, 기준 주기의 폴링 엣지 시점으로부터 기준 주기와 동일한 시간이 지난 후에 데이터 값을 출력하며, 수신단은 송신단이 출력하는 스타트 신호를 감지한 후, 스타트 신호 다음으로 수신되는 기준 주기에 대한 시간을 내부 클럭 신호로 카운트하고, 클럭 카운트 값과 동일한 값을 갖는 라이징 클럭과 폴링 클럭을 반복하여 래치 클럭을 생성하고, 래치 클럭의 라이징 엣지 시점의 입력 값을 판독하여 데이터 값을 추출하도록 구성되는 것이 바람직하다.

이에 따라, 본 발명은 송신단이 스타트 신호 후에 송신한 기준 주기에 대한 시간을 내부 클럭 신호로 카운트한 후, 이 클럭 카운트 값을 이용하여 래치 클럭을 생성하고, 래치 클럭의 라이징 엣지 시점의 입력 값을 판독하여 데이터 값을 추출함으로서, 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 송/수신할 수 있게 된다.

단선 인터페이스, 래치 클럭, 기준 주기, 동기 클럭, 데이터

Description

단선 인터페이스 장치 및 방법{1-wire interface apparatus and method}

본 발명은 단선 인터페이스 장치 및 방법에 관한 것으로서, 특히 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 송/수신할 수 있도록 하는 단선 인터페이스 장치 및 방법에 관한 것이다.

IC(Integrated Circuit)가 소형화됨에 따라 IC에 구비되는 핀(PIN)의 수가 제약을 받아, 2개 또는 1개의 핀을 구비하는 IC가 등장하기에 이르렀다.

이에 따라, 2개의 핀을 이용하여 디바이스 대 디바이스 또는 칩 대 칩 간의 인터페이스를 수행하는 I2C 인터페이스와, 1개의 핀을 이용하여 디바이스 대 디바이스 또는 칩 대 칩 간의 인터페이스를 수행하는 단선 인터페이스(1-wire Interface)가 등장하고 있다.

본 발명은 이러한 추세에 따라 안출된 것으로서, 송신단이 스타트 신호 후에 송신한 기준 주기에 대한 시간을 내부 클럭 신호로 카운트한 후, 이 클럭 카운트 값을 이용하여 래치 클럭을 생성하고, 래치 클럭의 라이징 엣지 시점의 입력 값을 판독하여 데이터 값을 추출함으로서, 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 송/수신할 수 있도록 하는 단선 인터페이스 장치 및 방법을 제공함에 그 목적이 있다.

전술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 단선 인터페이스 장치는, 내부 클럭 신호를 생성하는 내부 클럭 생성부와; 송신단으로부터 스타트 신호 다음으로 수신되는 기준 주기(Base Period)에 대한 시간을 상기 내부 클럭 생성부로부터 제공받은 내부 클럭 신호로 카운트한 후, 이 클럭 카운트 값을 이용하여 래치 클럭(Latch Clock)을 생성하고, 상기 래치 클럭의 라이징 엣지(Rising Edge) 시점의 입력 값을 판독하여 데이터 값을 추출하는 제어부를 포함하여 이루어지는 것이 바람직하다.

여기서, 상기 내부 클럭 신호는, 상기 송신단으로부터 수신되는 클럭 신호보다 빠른 주파수를 갖는 것이 바람직하다.

그리고, 상기 제어부는, 상기 클럭 카운트 값을 갖는 라이징 클럭(Rising Clock)과 폴링 클럭(Falling Clock)을 반복하여 상기 래치 클럭을 생성하는 것이 바람직하다.

그리고, 상기 제어부는, 상기 기준 주기의 폴링 엣지 시점으로부터 상기 클럭 카운트 값과 동일한 시간이 지난 후에 상기 래치 클럭을 생성하기 시작하는 것이 바람직하다.

그리고, 상기 래치 클럭의 폴링 엣지는 상기 송신단으로부터 입력되는 신호의 폴링 엣지에 무조건 동기되는 것이 바람직하다.

또한, 상기 제어부는, 상기 래치 클럭의 라이징 엣지 시점의 입력 값이 '하이(High)'이면 데이터 값을 '1'로 인식하고, 상기 래치 클럭의 라이징 엣지 시점의 입력 값이 '로우(Low)'이면 데이터 값을 '0'으로 인식하는 것이 바람직하다.

한편, 상기 송신단은, 아이들 상태에서 수신단으로 스타트 신호를 출력한 후, 래치 클럭 생성에 필요한 기준 주기를 출력하고, 상기 기준 주기의 폴링 엣지 시점으로부터 상기 기준 주기와 동일한 시간이 지난 후에 데이터 신호를 출력하는 것이 바람직하다.

한편, 본 발명의 일 실시예에 따른 단선 인터페이스 방법은, 송신단에서 스타트 신호를 출력한 후, 래치 클럭 생성에 필요한 기준 주기를 출력하는 과정과; 상기 기준 주기의 폴링 엣지 시점으로부터 상기 기준 주기와 동일한 시간이 지난 후에 데이터 신호를 출력하는 과정과; 수신단에서 상기 송신단으로부터 수신되는 스타트 신호를 감지한 후, 상기 스타트 신호 다음으로 수신되는 기준 주기에 대한 시간을 내부 클럭 신호로 카운트하는 과정과; 상기 클럭 카운트 값과 동일한 값을 갖는 라이징 클럭과 폴링 클럭을 반복하여 래치 클럭을 생성하는 과정과; 상기 래치 클럭의 라이징 엣지 시점의 입력 값을 판독하여 데이터 값을 추출하는 과정을 포함하여 이루어지는 것이 바람직하다.

나아가, 상기 데이터 값을 추출하는 과정은, 상기 래치 클럭의 라이징 엣지 시점의 입력 값이 '하이(High)'이면 데이터 값을 '1'로 인식하고, 래치 클럭의 라이징 엣지 시점의 입력 값이 '로우(Low)'이면 데이터 값을 '0'으로 인식하는 과정을 포함하여 이루어지는 것이 바람직하다.

본 발명의 단선 인터페이스 장치 및 방법에 따르면, 송신단이 스타트 신호 후에 송신한 기준 주기에 대한 시간을 내부 클럭 신호로 카운트한 후, 이 클럭 카운트 값을 이용하여 래치 클럭을 생성하고, 래치 클럭의 라이징 엣지 시점의 입력 값을 판독하여 데이터 값을 추출함으로서, 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 송/수신할 수 있게 된다.

이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 단선 인터페이스 장치 및 방법에 대해서 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 단선 인터페이스 장치를 구비하는 칩의 내부 구성을 개략적으로 보인 도이다.

우선, 내부 클럭 생성부(10)는 내부 클럭 신호를 생성하여 제어부(20)로 공급한다. 여기서, 내부 클럭 생성부(10)는 오실레이터 등으로 구현될 수 있다.

도 2에 도시하는 바와 같이, 내부 클럭 생성부(10)에서 생성되는 내부 클럭 신호(b)는 송신단(미도시)으로부터 수신되는 클럭 신호(a)보다 빠른 주파수, 바람직하게는 클럭 신호(a)보다 적어도 4사이클(Cycle) 이상 빠른 주파수를 갖는다. 이는 내부 클럭 생성부(10)에서 생성되는 내부 클럭 신호(b)가 송신단(미도시)으로부터 수신되는 클럭 신호(a)보다 적어도 4사이클(Cycle) 이상 되어야 유효한 래치 클럭을 생성하여, 잘못된 동작을 방지할 수 있기 때문이다.

제어부(20)는 본 발명에 따른 단선 인터페이스를 통해 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 수신하고자 하는 경우, 송신단(미도시)으로부터 스타트 신호 다음으로 수신되는 기준 주기(Base Period)에 대한 시간을 내부 클럭 생성부(10)로부터 제공받은 내부 클럭 신호로 카운트하여 저장부(미도시)에 저장한 후, 이 클럭 카운트 값을 이용하여 래치 클럭(Latch Clock)을 생성한다.

전술한, 제어부(20)는 도 2의 (c)에 도시하는 바와 같이, 클럭 카운트 값을 갖는 라이징 클럭(Rising Clock)과 폴링 클럭(Falling Clock)을 반복하여 래치 클럭(c)을 생성한다.

여기서, 제어부(20)는 기준 주기의 폴링 엣지 시점으로부터 클럭 카운트 값과 동일한 시간이 지난 후에 래치 클럭을 생성하기 시작하는 것이 바람직하다.

전술한 바와 같이, 클럭 카운트 값을 이용하여 생성되는 래치 클럭의 폴링 엣지는 도 2에 도시하는 바와 같이, 송신단(미도시)으로부터 입력되는 신호의 폴링 엣지에 무조건 동기되는 것이 바람직하다.

전술한 바와 같이, 송신단과 수신단의 동기를 맞추기 위해 클럭 카운트 값을 이용하여 래치 클럭을 생성하는 제어부(20)는 래치 클럭의 라이징 엣지(Rising Edge) 시점의 입력 값을 판독하여 데이터 값을 추출한다.

즉, 도 2의 (d)에 도시하는 바와 같이, 래치 클럭의 라이징 엣지 시점의 입력 값이 '하이(High)'이면 데이터 값을 '1'로 인식하고, 래치 클럭의 라이징 엣지 시점의 입력 값이 '로우(Low)'이면 데이터 값을 '0'으로 인식한다.

이에 따라, 송신단(미도시)으로부터 도 3의 (a)와 같은 입력 신호를 수신한 제어부(20)는 스타트 신호 후에 수신되는 기준 주기에 대한 시간을 내부 클럭 신호로 카운트하여 생성한 래치 클럭(b)의 라이징 엣지 시점의 입력 값이 '하이'인지 '로우'인지를 판독하여 데이터 값 '010110'을 추출한다.

또한, 본 발명에 따른 단선 인터페이스 장치는 도 4에 도시하는 바와 같이, 송신단과 수신단이 서로 프로토콜을 정한 뒤, 정해진 프로토콜에 따라 예를 들어, 모드(3비트), 어드레스(3비트), 데이터(8비트)에 해당하는 데이터를 송수신할 수도 있다.

전술한 바와 같이, 래치 클럭을 이용하여 데이터 값을 추출한 제어부(20)는 추출한 데이터 값에 의거하여 데이터 처리부(30)를 제어하는 제어 신호를 발생한 후, 이를 데이터 처리부(30)로 인가한다.

데이터 처리부(30)는 제어부(20)로부터 인가받은 제어 신호에 의거하여 데이터 처리부(30)에서 수행하는 본연의 기능을 수행한 후, 그 처리 결과를 출력한다.

한편, 본 발명에 따른 단선 인터페이스를 통해 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 송신하고자 하는 경우, 제어부(20)는 아이들(Idle) 상태에서 수신단(미도시)으로 스타트 신호를 출력한 후, 수신단(미도시)이 동기를 맞추기 위한 래치 클럭을 생성할 수 있도록 래치 클럭 생성에 필요한 기준 주기를 출력한다. 그리고, 기준 주기의 폴링 엣지 시점으로부터 기준 주기와 동일한 시간이 지난 후부터 데이터 신호를 출력하기 시작한다.

여기서, 제어부(20)는 수신단(미도시)의 제어부(미도시)가 기준 주기에 대한 시간을 카운팅하여 생성한 래치 클럭의 라이징 엣지 시점에서 데이터 값을 추출할 수 있도록 데이터 신호를 출력하는 것이 바람직하다.

또한, 본 발명에 따른 단선 인터페이스를 통해 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 송신하고자 하는 경우, 제어부(20)는 수신단(미도시)으로 데이터 신호를 출력한 후, 도 5에 도시하는 바와 같이, 수신단(미도시)이 수신한 데이터를 처리할 시간인 로드 시간(Load Time)을 주고, 로드 클럭(Load Clock)을 발생함과 동시에 수신단(미도시)으로 다음 데이터를 송신한다. 이와 같이, 로드 시간을 주는 이유는 부하 발생으로 인해 혹시라도 생길 오류를 방지하기 위함이다.

여기서, 로드 시간은 2개의 데이터 신호를 전송하는 시간에 해당하는 시간, 즉 2개의 래치 클럭 주기로 설정될 수 있다.

한편, 제어부(20)는 단선 인터페이스를 통해 1개의 핀을 이용하여 동기 클럭과 데이터를 송수신하는 송신단(미도시)으로부터 스타트 신호를 수신하게 되면, 제어부(20) 자신이 탑재된 칩(또는 디바이스)를 온 시키기 위해, 제어부(20) 자신이 탑재된 칩(또는 디바이스)을 온/오프시키는 장치(미도시)로 도 6에 도시하는 바와 같이, 출력 인에이블(Out Enable) 신호를 하이(High)로 출력한다. 이에 따라, 제어부(20)가 탑재된 칩(또는 디바이스)를 온/오프시키는 장치(미도시)는 제어부(20)로부터 입력받은 하이 레벨의 출력 인에이블 신호에 의거하여 제어부(20)가 탑재된 칩(또는 디바이스)를 온시킨다.

그리고, 제어부(20)는 단선 인터페이스를 통해 1개의 핀을 이용하여 동기 클럭과 데이터를 송수신하는 송신단(미도시)으로부터 로드 시간보다 긴 시간동안 로우(Low) 신호를 수신하게 되면, 제어부(20) 자신이 탑재된 칩(또는 디바이스)를 온 시키기 위해, 제어부(20) 자신이 탑재된 칩(또는 디바이스)을 온/오프시키는 장치(미도시)로 도 6에 도시하는 바와 같이, 출력 인에이블(Out Enable) 신호를 로우로 출력한다. 이에 따라, 제어부(20)가 탑재된 칩(또는 디바이스)를 온/오프시키는 장치(미도시)는 제어부(20)로부터 입력받은 로우 레벨의 출력 인에이블 신호에 의거하여 제어부(20)가 탑재된 칩(또는 디바이스)를 오프시킨다.

이때, 제어부(20)는 단선 인터페이스를 통해 1개의 핀을 이용하여 동기 클럭과 데이터를 송수신하는 송신단(미도시)으로부터 로드 시간보다 짧은 시간동안 로우(Low) 신호를 수신하게 되면, 수신한 데이터를 데이터 처리부(30)를 제어하는 제어 신호로서 인식하게 된다.

도 7 및 도 8은 본 발명의 일 실시예에 따른 단선 인터페이스 방법을 설명하기 위한 플로우챠트이다.

우선, 본 발명의 단선 인터페이스 방법에 따라 1개의 핀을 이용하여 동기 클 럭과 데이터를 함께 송신하고자 하는 경우에는 도 5에 도시하는 바와 같이, 송신단측 제어부는 스타트 신호를 출력한 후, 수신단이 동기를 맞추기 위한 래치 클럭을 생성할 수 있도록 래치 클럭 생성에 필요한 기준 주기를 출력한다(S10, S12).

그리고, 기준 주기의 폴링 엣지 시점으로부터 기준 주기와 동일한 시간이 지난 후에 데이터 신호를 출력하기 시작한다(S14).

한편, 본 발명의 단선 인터페이스 방법에 따라 1개의 핀을 이용하여 동기 클럭과 데이터를 함께 수신하고자 하는 경우에는, 도 6에 도시하는 바와 같이, 수신단의 제어부는 송신단으로부터 수신되는 스타트 신호를 감지한 후(S20), 스타트 신호 다음으로 수신되는 기준 주기에 대한 시간을 내부 클럭 신호로 카운트한다(S22).

상기한 과정 S22에서 기준 주기에 대한 시간을 카운트하는 내부 클럭 신호는 송신단으로부터 수신되는 클럭 신호보다 적어도 4사이클 이상 빠른 주파수를 갖는 것이 바람직하다.

이후에는, 상기한 과정 S22를 통해 카운트된 클럭 카운트 값을 저장부에 저장하고(S24), 이 클럭 카운트 값을 이용하여 래치 클럭을 생성한다(S26).

상기한 과정 S26에서 제어부(20)는 상기한 과정 S22를 통해 카운트된 클럭 카운트 값과 동일한 시간을 갖는 라이징 클럭과 폴링 클럭을 반복하여 래치 클럭을 생성하되, 기준 주기의 폴링 엣지 시점으로부터 클럭 카운트 값과 동일한 시간이 지난 후에 래치 클럭을 생성하기 시작한다.

상기한 과정 S26을 통해 생성되는 래치 클럭의 폴링 엣지는 송신단으로부터 수신되는 신호의 폴링 엣지에 무조건 동기되는 것이 바람직하다.

이후, 제어부(20)는 상기한 과정 S26을 통해 생성되는 래치 클럭의 라이징 엣지 시점의 입력 값을 판독하여 데이터 값을 추출한다(S28).

상기한 과정 S28에서 제어부(20)는 래치 클럭의 라이징 엣지 시점의 입력 값이 '하이(High)'이면 데이터 값을 '1'로 인식하고, 래치 클럭의 라이징 엣지 시점의 입력 값이 '로우(Low)'이면 데이터 값을 '0'으로 인식한다.

상기한 과정 S28을 통해 데이터 값을 추출한 제어부(20)는 추출한 데이터 값에 의거하여 데이터 처리부(30)를 제어하는 제어 신호를 발생한 후, 이를 데이터 처리부(30)로 인가한다(S30).

상기한 과정 S30을 통해 제어 신호를 인가받은 데이터 처리부(30)는 제어부(20)로부터 인가받은 제어 신호에 의거하여 본연의 기능을 수행한다.

본 발명의 단선 인터페이스 장치 및 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.

도 1은 본 발명의 일 실시예에 따른 단선 인터페이스 장치를 구비하는 칩의 내부 구성을 개략적으로 보인 도면.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 단선 인터페이스 장치의 동작에 따른 타이밍 다이어그램.

도 7 및 도 8은 본 발명의 일 실시예에 따른 단선 인터페이스 방법을 설명하기 위한 플로우차트.

*** 도면의 주요 부분에 대한 부호의 설명 ***

10. 내부 클럭 생성부, 20. 제어부,

30. 데이터 처리부

Claims

내부 클럭 신호를 생성하는 내부 클럭 생성부와;

송신단으로부터 스타트 신호 다음으로 수신되는 기준 주기(Base Period)에 대한 시간을 상기 내부 클럭 생성부로부터 제공받은 내부 클럭 신호로 카운트한 후, 이 클럭 카운트 값을 이용하여 래치 클럭(Latch Clock)을 생성하고, 상기 래치 클럭의 라이징 엣지(Rising Edge) 시점의 입력 값을 판독하여 데이터 값을 추출하는 제어부를 포함하여 이루어지는 단선 인터페이스 장치.
제 1항에 있어서, 상기 내부 클럭 신호는,

상기 송신단으로부터 수신되는 클럭 신호보다 적어도 4사이클 이상 빠른 주파수를 갖는 것을 특징으로 하는 단선 인터페이스 장치.
제 1항에 있어서, 상기 제어부는,

상기 클럭 카운트 값을 갖는 라이징 클럭(Rising Clock)과 폴링 클럭(Falling Clock)을 반복하여 상기 래치 클럭을 생성하는 것을 특징으로 하는 단선 인터페이스 장치.
제 1항에 있어서, 상기 제어부는,

상기 기준 주기의 폴링 엣지 시점으로부터 상기 클럭 카운트 값과 동일한 시간이 지난 후에 상기 래치 클럭을 생성하기 시작하는 것을 특징으로 하는 단선 인터페이스 장치.
제 1항에 있어서, 상기 래치 클럭의 폴링 엣지는 상기 송신단으로부터 입력되는 신호의 폴링 엣지에 무조건 동기되는 것을 특징으로 하는 단선 인터페이스 장치.
제 1항에 있어서, 상기 제어부는,

상기 래치 클럭의 라이징 엣지 시점의 입력 값이 '하이(High)'이면 데이터 값을 '1'로 인식하고, 상기 래치 클럭의 라이징 엣지 시점의 입력 값이 '로우(Low)'이면 데이터 값을 '0'으로 인식하는 것을 특징으로 하는 단선 인터페이스 장치.
제 1항에 있어서, 상기 송신단은,

아이들 상태에서 수신단으로 스타트 신호를 출력한 후, 래치 클럭 생성에 필요한 기준 주기를 출력하고, 상기 기준 주기의 폴링 엣지 시점으로부터 상기 기준 주기와 동일한 시간이 지난 후에 데이터 신호를 출력하는 것을 특징으로 하는 단선 인터페이스 장치.
제 1항에 있어서, 상기 송신단은,

수신단으로 데이터 신호를 출력한 후, 상기 수신단에서 상기 데이터 신호를 처리할 시간인 로드 시간(Load Time)을 주고, 이 로드 시간이 지난 후에 상기 수신단으로 로드 클럭을 발생시켜 출력함과 동시에 다음 데이터 신호를 출력하는 것을 특징으로 하는 단선 인터페이스 장치.
제 1항에 있어서, 상기 제어부는,

상기 송신단으로부터 상기 스타트 신호를 수신하게 되면, 제어부 자신이 탑재된 장치를 온/오프시키는 장치로 하이 레벨의 출력 인에이블 신호를 출력하여 제어부 자신이 탑재된 장치를 온시키고,

상기 송신단으로부터 기설정된 시간보다 긴 시간동안 로우 신호를 수신하게 되면, 제어부 자신이 탑재된 장치를 온/오프시키는 장치로 로우 레벨의 출력 인에이블 신호를 출력하여 제어부 자신이 탑재된 장치를 오프시키는 것을 특징으로 하 는 단선 인터페이스 장치.
송신단에서 스타트 신호를 출력한 후, 래치 클럭 생성에 필요한 기준 주기를 출력하는 과정과;

상기 기준 주기의 폴링 엣지 시점으로부터 상기 기준 주기와 동일한 시간이 지난 후에 데이터 신호를 출력하는 과정과;

수신단에서 상기 송신단으로부터 수신되는 스타트 신호를 감지한 후, 상기 스타트 신호 다음으로 수신되는 기준 주기에 대한 시간을 내부 클럭 신호로 카운트하는 과정과;

상기 클럭 카운트 값과 동일한 값을 갖는 라이징 클럭과 폴링 클럭을 반복하여 래치 클럭을 생성하는 과정과;

상기 래치 클럭의 라이징 엣지 시점의 입력 값을 판독하여 데이터 값을 추출하는 과정을 포함하여 이루어지는 단선 인터페이스 방법.
제 10항에 있어서, 상기 데이터 값을 추출하는 과정은,

상기 래치 클럭의 라이징 엣지 시점의 입력 값이 '하이(High)'이면 데이터 값을 '1'로 인식하고, 래치 클럭의 라이징 엣지 시점의 입력 값이 '로우(Low)'이면 데이터 값을 '0'으로 인식하는 과정을 포함하여 이루어지는 것을 특징으로 하는 단 선 인터페이스 방법.