KR100945920B1 - 시뮬레이션 예측을 이용한 보조 패턴 생성 방법 - Google Patents

시뮬레이션 예측을 이용한 보조 패턴 생성 방법 Download PDF

Info

Publication number
KR100945920B1
KR100945920B1 KR1020070035994A KR20070035994A KR100945920B1 KR 100945920 B1 KR100945920 B1 KR 100945920B1 KR 1020070035994 A KR1020070035994 A KR 1020070035994A KR 20070035994 A KR20070035994 A KR 20070035994A KR 100945920 B1 KR100945920 B1 KR 100945920B1
Authority
KR
South Korea
Prior art keywords
pattern
test
wafer
auxiliary pattern
line width
Prior art date
Application number
KR1020070035994A
Other languages
English (en)
Other versions
KR20080092549A (ko
Inventor
홍종균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070035994A priority Critical patent/KR100945920B1/ko
Publication of KR20080092549A publication Critical patent/KR20080092549A/ko
Application granted granted Critical
Publication of KR100945920B1 publication Critical patent/KR100945920B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

제1시험 보조 패턴들을 시험 포토마스크에 적용하여 시험 웨이퍼 노광을 수행하고, 시험 노광된 웨이퍼 패턴에 대해 검사하여 제1시험 보조 패턴들을 제1평가한다. 제1평가 결과 데이터를 웨이퍼 상으로 패턴을 전사하는 과정을 모델링(modeling)한 시뮬레이터(simulator)에 적용하여 시뮬레이터를 보정(calibration)한다. 보정된 시뮬레이터를 이용하여 제2시험 보조 패턴들을 평가하고, 제2평가 결과 데이터로부터 생성할 보조 패턴의 형성 규칙을 선정한다. 선정된 규칙을 적용하여 포토마스크에 보조 패턴을 생성시키는 보조 패턴 생성 방법을 제시한다.
보조 패턴, 포토마스크, 스컴, MBV

Description

시뮬레이션 예측을 이용한 보조 패턴 생성 방법{Method for generating assist features by using simulation estimation}
도 1은 종래의 보조 패턴(assist feature) 생성 방법을 설명하기 위해서 도시한 공정 흐름도이다.
도 2는 종래의 보조 패턴 생성 방법을 설명하기 위해서 개략적으로 도시한 레이아웃(layout) 도면이다.
도 3은 보조 패턴 형성 마진(margin) 및 효과의 상관 관계를 설명하기 위해서 개략적으로 도시한 그래프(graph)이다.
도 4는 본 발명의 실시예에 따른 보조 패턴(assist feature) 생성 방법을 설명하기 위해서 도시한 공정 흐름도이다.
도 5 및 도 6은 본 발명의 실시예에 따른 시뮬레이터(simulator) 보정을 설명하기 위해서 도시한 그래프들이다.
도 7은 본 발명의 실시예에 따른 보조 패턴 평가 결과 데이터(data)를 설명하기 위해서 제시한 도면이다.
도 8은 본 발명의 실시예에 따른 시뮬레이션 예측 결과 데이터를 설명하기 위해서 제시한 도면이다.
본 발명은 반도체 소자 제조에 관한 것으로, 특히, 포토마스크에 보조 패턴(assist feature)을 생성하는 방법에 관한 것이다.
반도체 소자는 포토리소그래피(photolithography)에 의한 패터닝(pattering) 과정으로 웨이퍼 상에 구현되고 있다. 웨이퍼 상으로 전사할 패턴들의 레이아웃이 마스크 패턴(mask pattern)으로 형성된 포토마스크를 이용하여 노광 과정이 수행되고 있다. 반도체 소자를 구성하는 패턴이 보다 더 미세한 선폭을 가지게 됨에 따라, 패턴 전사 과정의 초점심도(DOF) 마진(margin)과 같은 공정 여유도를 보다 확대하기 위해, 전사될 주된 패턴들 사이에 보조 패턴들이 삽입되고 있다.
도 1은 종래의 보조 패턴(assist feature) 생성 방법을 설명하기 위해서 도시한 공정 흐름도이다. 도 2는 종래의 보조 패턴 생성 방법을 설명하기 위해서 개략적으로 도시한 레이아웃(layout) 도면이다. 도 3은 보조 패턴 형성 마진(margin) 및 효과의 상관 관계를 설명하기 위해서 개략적으로 도시한 그래프(graph)이다.
도 1을 참조하면, 종래의 보조 패턴 생성 방법은, 먼저, 시험(test) 포토마스크에 선폭 크기 및 주된 마스크 패턴과의 이격 간격을 달리하여 시험 보조 패턴들을 다양한 형태로 형성한 후, 형성된 시험 포토마스크를 이용하여 웨이퍼 노광 과정을 시험 수행한다. 시험 수행된 결과로 생성된 시험 웨이퍼 패턴들을 검사하여, 시험 보조 패턴에 대한 평가를 수행한다(도 1의 11). 이때, 시험 보조 패턴에 의한 효과, 예컨대, DOF 증가 정도를 평가하고, 이와 함께 시험 보조 패턴에 따른 패턴이 웨이퍼 상에 형성되는 지 여부, 즉, 문제점을 평가한다.
평가된 결과 데이터(data)로부터 실제 적용할 보조 패턴 형성 규칙, 예컨대, 보조 패턴의 선폭 크기 및 주된 마스크 패턴과의 이격 간격 등의 규칙을 선정한다(13). 이후에, 규칙을 적용하여, 도 2에 제시된 바와 같이, 실제 포토마스크의 주된 마스크 패턴들(21) 사이에 보조 패턴(25)을 생성시킨다(도 1의 15). 이때, 보조 패턴(25)의 선폭(W) 및 이격 간격(D)은 선정된 규칙에 따라 형성되게 된다.
그런데, 보조 패턴(25)의 생성 삽입에 따른 개선 효과와 보조 패턴 형성 마진, 즉, 보조 패턴(25)에 대한 포토레지스트(PR) 잔류물이 발생되지 않을 마진(margin)은, 도 3에 제시된 바와 같이 서로 트레이드 오프(trade-off)의 상관 관계를 가지게 된다. 따라서, 이러한 상관 관계를 고려하여 보조 패턴(25)의 생성 조건을 보다 최적화할 경우, 보조 패턴의 삽입에 따른 효과, 즉, DOF 마진 증가 또는 노광 공정 마진의 개선을 보다 증가시키는 것이 가능하다. 그럼에도 불구하고, 시험 보조 패턴을 평가하는 과정은 시험 포토마스크의 실제 제작 및 시험 노광, 평가 등의 복잡한 과정들이 요구되므로, 다양한 선폭 크기 및 이격 간격들의 조건들을 고려한 평가를 수행하기는 어렵다.
본 발명이 이루고자 하는 기술적 과제는, 보조 패턴 생성에 따른 노광 공정 마진 개선을 구현할 수 있는 보조 패턴 생성 방법을 제시하는 데 있다.
상기 기술 과제를 위한 본 발명의 일 관점은, 제1시험 보조 패턴들을 시험 포토마스크에 적용하여 시험 웨이퍼 노광을 수행하는 단계, 상기 시험 노광된 웨이퍼 패턴에 대해 검사하여 상기 제1시험 보조 패턴들을 제1평가하는 단계, 상기 제1평가 결과 데이터를 웨이퍼 상으로 패턴을 전사하는 과정을 모델링한 시뮬레이터에 적용하여 상기 시뮬레이터를 보정하는 단계, 상기 보정된 시뮬레이터를 이용하여 제2시험 보조 패턴들을 평가하는 단계, 상기 제2평가 결과 데이터로부터 생성할 보조 패턴의 형성 규칙을 선정하는 단계, 및 상기 선정된 규칙을 적용하여 포토마스크에 보조 패턴을 생성시키는 단계를 포함하는 보조 패턴 생성 방법을 제시한다.
상기 시뮬레이터를 보정하는 단계는, 상기 제1평가 결과 데이터의 상기 노광 과정에서의 포커스(focus) 및 노광 에너지의 변화에 따른 결과 웨이퍼 패턴의 선폭 크기 변화에 대해, 상기 시뮬레이터의 의한 시뮬레이션 결과의 패턴 선폭 크기 변화가 대등하게 일치하도록 보정하는 단계를 포함할 수 있다.
상기 포커스 변화에 따른 결과 웨이퍼 패턴은 상기 보조 패턴이 적용될 최소 패턴으로 선정되고, 상기 노광 에너지 변화에 따른 결과 웨이퍼 패턴은 상기 보조 패턴이 적용될 최대 패턴으로 선정될 수 있다.
상기 제2시험 보조 패턴들을 평가하는 단계는, 다수의 제2시험 보조 패턴들에 대한 조건들을 설정하는 단계, 상기 조건들을 상기 시뮬레이터에 적용하여 시뮬레이션에 의한 패턴 전사 결과를 얻는 단계, 및 상기 패턴 전사 결과로부터 상기 제2시험 보조 패턴에 의한 공정 마진 개선 효과 및 보조 패턴 형성 마진에 대한 데이터를 얻는 단계를 포함할 수 있다.
상기 포토마스크는 풀칩(full chip) 레이아웃을 따른 마스크 패턴들을 포함 하게 형성될 수 있다.
본 발명에 따르면, 보조 패턴 생성 규칙을 보다 효과적으로 추출할 수 있어, 보다 최적화된 규칙으로 보조 패턴 생성을 수행할 수 있다. 이에 따라, 노광 공정 마진 개선을 보다 효과적으로 구현할 수 있는 보조 패턴 생성 방법을 제시할 수 있다.
본 발명의 실시예에서는, 시험 테스트 패턴에 대한 평가 데이터를 구하고, 구해진 데이터를 이용하여 패턴 전사 과정이 모델링(modeling)된 시뮬레이터를 보정(calibration)한 후, 시뮬레이터를 이용하여 예측 과정을 이용하여 보조 패턴에 대한 평가 데이터를 더 추출하여 확보한다. 추출된 보조 패턴에 대한 평가 데이터로부터 보조 패턴 형성 규칙을 선정하고, 선정된 보조 패턴 형성 규칙을 적용하여 보조 패턴의 생성을 수행한다.
이러한 본 발명의 실시예는, 보조 패턴의 선폭 크기 및 이격 간격을 보다 효과적으로 최적화하기 위해, 웨이퍼 시험 결과를 이용하여 보정한 시뮬레이션 모델(simulation model)을 이용한 검증(model based verification)을 적용한다. 이에 따라, 선정된 보조 패턴의 선폭 크기 및 이격 간격에 대해서, 제한된 수의 샘플링(sampling) 표본에 의존한 시험 보조 패턴 평가 결과에 비해 보다 많은 경우의 보조 패턴에 대한 평가 결과를 얻을 수 있다. 따라서, 보다 최적화된 보조 패턴의 선폭 크기 및 이격 간격을 설정하여 보조 패턴을 생성시킬 수 있다.
도 4는 본 발명의 실시예에 따른 보조 패턴(assist feature) 생성 방법을 설명하기 위해서 도시한 공정 흐름도이다. 도 5 및 도 6은 본 발명의 실시예에 따른 시뮬레이터(simulator) 보정을 설명하기 위해서 도시한 그래프들이다. 도 7은 본 발명의 실시예에 따른 보조 패턴 평가 결과 데이터(data)를 설명하기 위해서 제시한 도면이다. 도 8은 본 발명의 실시예에 따른 시뮬레이션 예측 결과 데이터를 설명하기 위해서 제시한 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 보조 패턴 생성 방법은, 시험 포토마스크에 선폭 크기 및 주된 마스크 패턴과의 이격 간격을 달리하여, 제1시험 보조 패턴들을 다양한 형태로 형성한 후, 형성된 시험 포토마스크를 이용하여 웨이퍼 노광 과정을 시험 수행한다. 이때, 주된 마스크 패턴의 선폭 크기 및 이격 간격들 또한 서로 다른 여러 경우에 대해 시험 수행될 수 있다. 시험 수행된 결과로 생성된 시험 웨이퍼 패턴들을 검사하여, 제1시험 보조 패턴에 대한 제1평가를 수행한다(도 4의 101). 이때, 도 7에 제시된 바와 같이, 제1시험 보조 패턴에 의한 효과, 예컨대, DOF 증가 정도를 평가하고, 이와 함께 제1시험 보조 패턴에 따른 포토레지스트 잔류물이 웨이퍼 상에 형성되는 지 여부, 즉, 문제점 또는 보조 패턴 형성 마진을 평가한다. 도 7은 제1시험 보조 패턴의 선폭 크기(W) 및 이격 간격(D)에 따른 보조 패턴에 의한 효과 및 보조 패턴 형성 마진을 검출한 결과를 제시하고 있다.
이러한 도 7의 평가 결과로부터 최적의 결과(A)에 해당되는 보조 패턴의 형성 조건을 보조 패턴 형성 규칙 선정할 수 있으나, 이러한 도 7의 평가 결과는 한정된 샘플링 표본에 관한 것이므로, 보다 최적화된 평가 결과를 얻기 위해, 시뮬레이션을 이용한다.
이후에, 도 7에 제시된 바와 같은 시험 제1평가 결과 데이터를 시뮬레이 터(simulator)에 적용하여 보정(calibration)한다(도 4의 103). 시뮬레이터는 웨이퍼 상으로 포토마스크 상의 마스크 패턴 및 보조 패턴을 전사하는 과정을 모델링한 모델을 포함하여, 패턴 전사 과정을 모델 베이스 검증(MBV: Model Base Verification)하도록 도입될 수 있다. 실제 웨이퍼 상에 패턴을 전사한 결과와 시뮬레이터를 이용한 시뮬레이션 결과를 실질적으로 일치시키기 위해 보정이 수행된다.
도 5를 참조하면, 노광 과정에 적용되는 포커스 변화에 따른 시뮬레이션을 통해 얻어진 패턴의 선폭(CD: Critical Dimension)의 그래프(501)는, 실제 웨이퍼 상으로 전사된 패턴들에 대해 측정된 선폭 그래프(502)와 차이를 보일 수 있으며, 이러한 차이를 보정(503)하는 과정을 수행할 수 있다. 이때, 실제 웨이퍼 상으로 전사된 패턴들에 대한 CD 측정은, 시험 제1평가에서 얻어지는 데이터들로부터 추출될 수 있다. 이때, 포커스 변화에 따른 패턴 CD 측정은, 최소 선폭 크기의 주된 마스크 패턴에 대한 결과 웨이퍼 패턴에 대해서 얻어질 수 있다.
도 6을 참조하면, 노광 과정에 적용되는 노광 에너지(energy) 변화에 따른 시뮬레이션을 통해 얻어진 패턴의 선폭(CD)의 그래프(601)는, 실제 웨이퍼 상으로 전사된 패턴들에 대해 측정된 선폭 그래프(602)와 차이를 보일 수 있으며, 이러한 차이를 보정(603)하는 과정을 수행할 수 있다. 이때, 실제 웨이퍼 상으로 전사된 패턴들에 대한 CD 측정은, 시험 제1평가에서 얻어지는 데이터들로부터 추출될 수 있다. 이때, 노광 에너지 변화에 따른 패턴 CD 측정은, 최대 선폭 크기의 주된 마스크 패턴에 대한 결과 웨이퍼 패턴에 대해서 얻어질 수 있다.
시뮬레이션에 의한 패턴 전사 과정을 실제 노광 과정에 적용하여 대등하게 조절하는 과정을 포함하는 시뮬레이터 보정을 수행한 후, 시뮬레이터를 이용하여 제2시험 보조 패턴들에 대한 시뮬레이션을 수행하여, 시뮬레이션된 평가 결과를 도 8에 제시된 바와 같이 얻어, 보조 패턴 생성에 대한 예측을 수행한다(도 4의 103). 도 8은 제2시험 보조 패턴의 선폭 크기(W) 및 이격 간격(D)에 따른 보조 패턴에 의한 효과 및 보조 패턴 형성 마진을 검출한 결과를 제시하고 있다.
이러한 결과 데이터는 시뮬레이션을 통해 얻어지므로, 실제 웨이퍼 패턴을 형성하는 노광 및 현상 과정, 제2의 시험 포토마스크 제작 과정이 생략될 수 있다. 따라서, 보다 다양한 경우의 보조 패턴 생성 조건, 예컨대, 보조 패턴의 선폭 크기(W) 및 이격 간격(D)의 조건들에 대해서, 해당 제2시험 보조 패턴에 의한 효과 및 제2시험 보조 패턴 형성 마진을 검출할 수 있다. 도 8에 제시된 시뮬레이션 결과 데이터는 실질적으로 도 7에 제시된 실측 결과 데이터에 비해, 보다 다양한 경우에 대해 평가 결과를 얻을 수 있음을 보여준다.
시뮬레이션을 이용하여 제2시험 수행된 결과로 얻어진 도 8의 결과 데이터는, 제2시험 보조 패턴에 의한 효과, 예컨대, DOF 증가 정도를 평가하고, 이와 함께 제2시험 보조 패턴에 따른 패턴이 웨이퍼 상에 형성되는 지 여부, 즉, 문제점인 보조 패턴 형성 마진을 제2평가한 결과 데이터로 얻어진다. 이러한 제2평가된 결과 데이터로부터 실제 적용할 보조 패턴 형성 규칙, 예컨대, 보조 패턴의 선폭 크기(W) 및 주된 마스크 패턴과의 이격 간격(D) 등의 규칙을 선정한다(도 4의 105). 이때, 이러한 도 8의 제2평가 결과로부터 최적의 결과(B)에 해당되는 보조 패턴의 형성 조건을 보조 패턴 형성 규칙 선정할 수 있다. 이러한 선정 결과(B)는 도 7의 제1평가 결과에 비해 시뮬레이션을 통해 보다 많은 샘플링 표본에 대해 추출된 것이므로, 선정된 보조 패턴의 생성 규칙은 노광 과정에 보다 최적화된 조건으로 평가될 수 있다.
이후에, 선정된 규칙에 따른 보조 패턴의 선폭 크기(W) 및 이격 간격(D)을 적용하여, 실제 포토마스크의 주된 마스크 패턴들 사이에 실제 보조 패턴을 생성시킨다(도 4의 107). 이후에, 포토마스크를 제작한 후 실제 노광 과정을 수행한다. 이러한 포토마스크는 실제 웨이퍼 상에 메모리 소자를 구현하기 위한 전체 영역에 대한 레이아웃(layout)을 반영한 마스크 패턴의 레이아웃을 포함할 수 있다. 즉, 포토마스크는 풀칩(full chip) 레이아웃을 따른 마스크 패턴들을 포함하게 형성된다. 따라서, 본 발명의 실시예에 따른 보조 패턴의 생성 방법은, 보조 패턴의 선폭 크기 및 이격 간격에 대한 다양한 조건을 고려하여 보조 패턴 형성 규칙을 선정할 수 있어, 보다 다양한 선폭 및 이격 간격들로 패턴들이 배치되는 풀칩 레이아웃에 대해 보조 패턴을 생성시킬 때 유효하게 적용될 수 있다.
상술한 본 발명에 따르면, 실제 시험 노광 및 실측에 따른 실측 샘플링 표본 의 결과가 상대적으로 적게 활용함에도 불구하고, 시뮬레이션을 통해 다양한 선폭 크기 및 이격 간격 조건의 시험 보조 패턴들에 대한 보조 패턴 생성 효과 및 형성 마진 정도를 예측할 수 있다. 이에 따라, 보다 빠른 시간 내에 실제 마스크 레이아웃에 적용할 보조 패턴의 생성 규칙을 확보할 수 있다. 이에 따라, 다양한 선폭 크기 및 이격 간격을 가지는 마스크 패턴들의 배치가 요구되는 풀칩 레이아웃에 대해, 보조 패턴의 생성을 보다 빠른 시간 내에 수행할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것으로 해석되어지는 것은 바람직하지 않다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 또한, 본 발명은 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능한 것으로 이해될 수 있다.

Claims (5)

  1. 선폭 크기 및 이격 간격들이 상이한 제1시험 보조 패턴들을 시험 포토마스크에 적용하여 시험 웨이퍼 노광을 수행하는 단계;
    상기 시험 노광된 웨이퍼 패턴에 대해 상기 노광 과정에서의 포커스(focus) 및 노광 에너지의 변화에 따른 결과 시험 노광된 웨이퍼 패턴의 선폭 크기 및 이격 간격 변화 정도, 초점심도(DOF) 변화 정도 및 상기 시험 웨이퍼 상에 잔류 포토레지스트 발생 여부를 검사하는 상기 제1시험 보조 패턴들에 대한 제1평가 단계;
    웨이퍼 상으로 패턴을 전사하는 과정을 모델링한 시뮬레이터에 상기 제1평가 결과 데이터의 상기 노광 과정에서의 포커스(focus) 및 노광 에너지의 변화에 따른 결과 웨이퍼 패턴의 선폭 크기 변화를 적용하여, 상기 시뮬레이터에 의한 시뮬레이션 결과의 패턴 선폭 크기 변화가 상기 제1평가 결과와 대등하게 일치하도록 상기 시뮬레이터를 보정하는 단계;
    상기 보정된 시뮬레이터를 이용하여 선폭 크기 및 이격 간격들이 상이한 다수의 제2시험 보조 패턴들에 대한 시뮬레이션에 의한 패턴 전사 결과를 얻는 단계;
    상기 패턴 전사 결과로부터 상기 제2시험 보조 패턴에 의한 초점심도(DOF) 변화 정도 및 웨이퍼 상에 잔류 포토레지스트 발생 여부를 검사하는 제2평가 단계;
    상기 제2평가 결과 데이터로부터 생성할 보조 패턴의 선폭 크기 및 이격 간격을 추출하는 단계; 및
    상기 추출된 선폭 크기 및 이격 간격을 가지도록 포토마스크에 보조 패턴을 생성시키는 단계를 포함하는 보조 패턴 생성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 포토마스크는 풀칩(full chip) 레이아웃을 따른 마스크 패턴들을 포함하게 형성되는 보조 패턴 생성 방법.
KR1020070035994A 2007-04-12 2007-04-12 시뮬레이션 예측을 이용한 보조 패턴 생성 방법 KR100945920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035994A KR100945920B1 (ko) 2007-04-12 2007-04-12 시뮬레이션 예측을 이용한 보조 패턴 생성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035994A KR100945920B1 (ko) 2007-04-12 2007-04-12 시뮬레이션 예측을 이용한 보조 패턴 생성 방법

Publications (2)

Publication Number Publication Date
KR20080092549A KR20080092549A (ko) 2008-10-16
KR100945920B1 true KR100945920B1 (ko) 2010-03-05

Family

ID=40153504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035994A KR100945920B1 (ko) 2007-04-12 2007-04-12 시뮬레이션 예측을 이용한 보조 패턴 생성 방법

Country Status (1)

Country Link
KR (1) KR100945920B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050044296A (ko) * 2003-11-07 2005-05-12 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 디바이스 제조방법
JP2005234485A (ja) * 2004-02-23 2005-09-02 Toshiba Corp マスクデータの補正方法、フォトマスク、マスクデータの補正プログラム、光学像の予測方法、レジストパターンの形状予測方法、光学像の予測プログラム、及びレジストパターンの形状予測プログラム
JP2007003997A (ja) 2005-06-27 2007-01-11 Toshiba Corp パターン作成方法、データ処理方法、半導体装置製造方法及びデータ処理プログラム
KR100688721B1 (ko) 1999-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 오버레이 측정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688721B1 (ko) 1999-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 오버레이 측정 방법
KR20050044296A (ko) * 2003-11-07 2005-05-12 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 및 디바이스 제조방법
JP2005234485A (ja) * 2004-02-23 2005-09-02 Toshiba Corp マスクデータの補正方法、フォトマスク、マスクデータの補正プログラム、光学像の予測方法、レジストパターンの形状予測方法、光学像の予測プログラム、及びレジストパターンの形状予測プログラム
JP2007003997A (ja) 2005-06-27 2007-01-11 Toshiba Corp パターン作成方法、データ処理方法、半導体装置製造方法及びデータ処理プログラム

Also Published As

Publication number Publication date
KR20080092549A (ko) 2008-10-16

Similar Documents

Publication Publication Date Title
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
JP5334956B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
US7434197B1 (en) Method for improving mask layout and fabrication
TWI594067B (zh) 在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法
CN105573048B (zh) 一种光学临近修正模型的优化方法
US20070111112A1 (en) Systems and methods for fabricating photo masks
KR102451533B1 (ko) 마이크로리소그라피용 마스크의 검증 방법
KR101175341B1 (ko) 리소그래피 시스템에서 조명기의 조도 프로파일을 결정하는 장치 및 그 제조방법
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
KR101033225B1 (ko) 패턴 레이아웃을 광근접효과보정하는 방법
KR100945920B1 (ko) 시뮬레이션 예측을 이용한 보조 패턴 생성 방법
KR100924335B1 (ko) 멀티 도즈 시뮬레이션을 이용한 광근접보정 방법
US8839157B2 (en) Flare effect induced error correction
KR20090071738A (ko) 복수 레이아웃의 데이터를 이용한 패턴 검증 방법
KR100861376B1 (ko) 광 강도 프로파일을 이용한 광 근접효과 보정방법
KR101095062B1 (ko) 광학 근접 효과 보정의 검증 방법
KR20070094190A (ko) 광 근접 효과 보정 방법
Howard et al. Inspection of integrated circuit databases through reticle and wafer simulation: an integrated approach to design for manufacturing (DFM)
Li et al. Quantitative CD-SEM resist shrinkage study and its application for accurate CD-SEM tools' matching
Jee et al. Real time EPE measurement as a yield correlated metrology on advanced DRAM nodes
Li et al. Binary modeling method to check the sub-resolution assist features (SRAFs) printability
KR20110001145A (ko) 마스크 제조 방법
Marokkey et al. Validating optical proximity correction with models, masks, and wafers
KR20090071737A (ko) 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법
Choi et al. Control of CD errors and hotspots by using a design based verification system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee