KR100934426B1 - 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 및프린트 기판의 제조 방법 - Google Patents
회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 및프린트 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100934426B1 KR100934426B1 KR1020070098144A KR20070098144A KR100934426B1 KR 100934426 B1 KR100934426 B1 KR 100934426B1 KR 1020070098144 A KR1020070098144 A KR 1020070098144A KR 20070098144 A KR20070098144 A KR 20070098144A KR 100934426 B1 KR100934426 B1 KR 100934426B1
- Authority
- KR
- South Korea
- Prior art keywords
- symbol
- pld
- library
- information
- design
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
Claims (10)
- 부품으로서 PLD를 사용하는 회로의 설계를 지원하는 회로 설계 지원 장치로서,PLD에 대해서 PLD 설계 CAD에 의해 작성된 설계 정보인 PLD 정보를 입력하는 PLD 정보 입력 수단과,회로 설계에서 사용하는 PLD의 심볼 라이브러리를 상기 PLD 정보 입력 수단에서 입력된 PLD 정보를 이용하여 작성하는 때에, 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치되었는지 여부를 판정하고, 회로도에 배치되었다고 판정한 경우에는 회로도에 배치된 심볼에 대응하는 심볼 라이브러리의 정보에 기초하여 심볼의 변경이 적어지도록 심볼 라이브러리를 작성하는 라이브러리 작성 수단을 포함하는 것을 특징으로 하는 회로 설계 지원 장치.
- 삭제
- 제1항에 있어서, 상기 라이브러리 작성 수단은 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치된 경우에, 회로도에 배치된 심볼에 대응하는 심볼 라이브러리의 정보에 기초하여 포션 할당을 행하는 것을 특징으로 하는 회로 설계 지원 장치.
- 제3항에 있어서, 상기 라이브러리 작성 수단은 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치된 경우에, 회로도에 배치된 심볼에 포함되는 논리 핀에 대해서는 상기 회로도에 배치된 심볼과 동일한 포션에 할당하는 것을 특징으로 하는 회로 설계 지원 장치.
- 제3항 또는 제4항에 있어서, 상기 라이브러리 작성 수단은 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치된 경우에, 회로도에 배치된 심볼에 포함되지 않는 논리 핀에 대해서는 물리 핀명에 기초하여 포션에 할당하는 것을 특징으로 하는 회로 설계 지원 장치.
- 제1항, 제3항 및 제4항 중 어느 한 항에 있어서, 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치되었는지 여부를 판정하여, 회로도에 배치되었다고 판정한 경우에는 회로도에 배치된 심볼을 상기 라이브러리 작성 수단에 의해 심볼 라이브러리가 작성된 심볼로 치환하는 심볼 치환 수단을 더 포함한 것을 특징으로 하는 회로 설계 지원 장치.
- 제6항에 있어서, 상기 심볼 치환 수단은 상기 라이브러리 작성 수단에 의해 심볼 라이브러리가 작성된 심볼의 핀 중 치환 전의 심볼과 논리 핀명이 다른 핀이 라인에 접속되어 있는 경우에는 상기 라인을 절단하는 것을 특징으로 하는 회로 설 계 지원 장치.
- 부품으로서 PLD를 사용하는 회로의 설계를 지원하는 회로 설계 지원 장치에 의한 회로 설계 지원 방법으로서,PLD에 대해서 PLD 설계 CAD에 의해 작성된 설계 정보인 PLD 정보를 입력하는 PLD 정보 입력 단계와,회로 설계에서 사용하는 PLD의 심볼 라이브러리를 상기 PLD 정보 입력 단계에서 입력된 PLD 정보를 이용하여 작성하는 때에, 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치되었는지 여부를 판정하고, 회로도에 배치되었다고 판정한 경우에는 회로도에 배치된 심볼에 대응하는 심볼 라이브러리의 정보에 기초하여 심볼의 변경이 적어지도록 심볼 라이브러리를 작성하는 라이브러리 작성 단계를 포함하는 것을 특징으로 하는 회로 설계 지원 방법.
- 부품으로서 PLD를 사용하는 회로의 설계를 지원하는 회로 설계 지원 프로그램을 기록한 컴퓨터 판독가능 기록매체로서,PLD에 대해서 PLD 설계 CAD에 의해 작성된 설계 정보인 PLD 정보를 입력하는 PLD 정보 입력 단계와,회로 설계에서 사용하는 PLD의 심볼 라이브러리를 상기 PLD 정보 입력 단계에서 입력된 PLD 정보를 이용하여 작성하는 때에, 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치되었는지 여부를 판정하고, 회로도에 배치되었다고 판정한 경우에는 회로도에 배치된 심볼에 대응하는 심볼 라이브러리의 정보에 기초하여 심볼의 변경이 적어지도록 심볼 라이브러리를 작성하는 라이브러리 작성 단계를 컴퓨터에 실행시키는 것을 특징으로 하는 회로 설계 지원 프로그램을 기록한 컴퓨터 판독가능 기록매체.
- 부품으로서 PLD를 사용하는 회로의 설계를 지원하는 회로 설계 지원 장치를 이용하여 설계가 행하여지는 프린트 기판의 제조 방법으로서,상기 회로 설계 지원 장치가,PLD에 대해서 PLD 설계 CAD에 의해 작성된 설계 정보인 PLD 정보를 입력하는 PLD 정보 입력 단계와,회로 설계에서 사용하는 PLD의 심볼 라이브러리를 상기 PLD 정보 입력 단계에서 입력된 PLD 정보를 이용하여 작성하는 때에, 심볼 라이브러리의 작성 대상인 PLD의 심볼이 회로도에 배치되었는지 여부를 판정하고, 회로도에 배치되었다고 판정한 경우에는 회로도에 배치된 심볼에 대응하는 심볼 라이브러리의 정보에 기초하여 심볼의 변경이 적어지도록 심볼 라이브러리를 작성하는 라이브러리 작성 단계를 포함하는 것을 특징으로 하는 프린트 기판의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327388 | 2006-12-04 | ||
JPJP-P-2006-00327388 | 2006-12-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080051020A KR20080051020A (ko) | 2008-06-10 |
KR100934426B1 true KR100934426B1 (ko) | 2009-12-29 |
Family
ID=39247351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070098144A KR100934426B1 (ko) | 2006-12-04 | 2007-09-28 | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 및프린트 기판의 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7904863B2 (ko) |
EP (1) | EP1930823A3 (ko) |
JP (1) | JP5045393B2 (ko) |
KR (1) | KR100934426B1 (ko) |
CN (1) | CN101196947B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8255844B2 (en) * | 2006-12-04 | 2012-08-28 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8176457B2 (en) * | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
EP1930830A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
US7904863B2 (en) | 2006-12-04 | 2011-03-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
KR100935124B1 (ko) * | 2006-12-04 | 2010-01-06 | 후지쯔 가부시끼가이샤 | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록매체 및프린트 기판의 제조 방법 |
EP1930825A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US8201126B1 (en) * | 2009-11-12 | 2012-06-12 | Altera Corporation | Method and apparatus for performing hardware assisted placement |
US8438524B1 (en) | 2009-12-30 | 2013-05-07 | Cadence Design Systems, Inc. | Hierarchical editing of printed circuit board pin assignment |
CN103164559A (zh) * | 2011-12-15 | 2013-06-19 | 鸿富锦精密工业(深圳)有限公司 | 信号线检查系统及方法 |
US9864825B2 (en) | 2016-02-01 | 2018-01-09 | Ciena Corporation | Systems and methods for dynamic symbols for devices in electrical schematics |
CN107798183B (zh) * | 2017-10-19 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种pcb设计中用于检查插件电容连接层面数的方法及系统 |
CN112989733B (zh) * | 2021-05-07 | 2021-11-30 | 北京芯愿景软件技术股份有限公司 | 电路分析方法、装置、设备及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092857A (ja) * | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | プリント基板設計cadシステム |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US566160A (en) * | 1896-08-18 | Scale or weighing-beam | ||
JPH03263179A (ja) * | 1990-03-13 | 1991-11-22 | Fujitsu Ltd | 回路図エディタ |
JPH04246778A (ja) | 1991-02-01 | 1992-09-02 | Nec Corp | 半導体集積回路の配置方式 |
US5297053A (en) | 1991-06-04 | 1994-03-22 | Computervision Corporation | Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board |
US5574655A (en) * | 1991-10-30 | 1996-11-12 | Xilinx, Inc. | Method of allocating logic using general function components |
JPH06163690A (ja) | 1992-11-25 | 1994-06-10 | Kawasaki Steel Corp | 電子デバイス配置配線装置 |
US5625565A (en) | 1994-09-09 | 1997-04-29 | Cadence Design Systems, Inc. | System and method for generating a template for functional logic symbols |
DE19704728A1 (de) * | 1997-02-08 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines |
US6421812B1 (en) | 1997-06-10 | 2002-07-16 | Altera Corporation | Programming mode selection with JTAG circuits |
JP4004105B2 (ja) * | 1997-07-24 | 2007-11-07 | 富士通株式会社 | 電源回路図の設計システム |
US5978862A (en) | 1997-08-08 | 1999-11-02 | Toshiba America Information Systems, Inc. | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device |
US6473885B1 (en) | 1998-07-17 | 2002-10-29 | Mentor Graphics Corporation | Digital circuit layout techniques using circuit decomposition and pin swapping |
US6968514B2 (en) | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
US6347387B1 (en) | 1998-10-09 | 2002-02-12 | Agere Systems Guardian Corp. | Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links |
US6239611B1 (en) | 1999-06-10 | 2001-05-29 | Xilinx, Inc. | Circuit and method for testing whether a programmable logic device complies with a zero-hold-time requirement |
US6631510B1 (en) | 1999-10-29 | 2003-10-07 | Altera Toronto Co. | Automatic generation of programmable logic device architectures |
US6725441B1 (en) | 2000-03-22 | 2004-04-20 | Xilinx, Inc. | Method and apparatus for defining and modifying connections between logic cores implemented on programmable logic devices |
JP2002279010A (ja) | 2001-03-19 | 2002-09-27 | Nec Corp | 論理回路図生成装置、論理回路図生成方法およびそのプログラム |
JP3772701B2 (ja) | 2001-07-19 | 2006-05-10 | 日本電気株式会社 | 回路図接続情報出力方式及び回路図接続情報出力方法 |
JP2003036281A (ja) * | 2001-07-23 | 2003-02-07 | Nec Corp | 回路シンボル作成システム、回路シンボル作成方法及び回路シンボル作成プログラム |
US6629307B2 (en) | 2001-07-24 | 2003-09-30 | Hewlett-Packard Development Company, Lp. | Method for ensuring correct pin assignments between system board connections using common mapping files |
US7024654B2 (en) | 2002-06-11 | 2006-04-04 | Anadigm, Inc. | System and method for configuring analog elements in a configurable hardware device |
US6732349B1 (en) | 2002-08-29 | 2004-05-04 | Xilinx, Inc. | Method and apparatus for improving PIP coverage in programmable logic devices |
CN1299495C (zh) * | 2003-11-19 | 2007-02-07 | 中国科学院沈阳自动化研究所 | 二维数字滤波器 |
US7165230B2 (en) | 2004-06-02 | 2007-01-16 | Altera Corporation | Switch methodology for mask-programmable logic devices |
US7299444B1 (en) | 2005-03-31 | 2007-11-20 | Altera Corporation | Interface for pin swap information |
US7281233B1 (en) | 2005-05-27 | 2007-10-09 | Xilinx, Inc. | Method and apparatus for implementing a circuit design for integrated circuitry on a circuit board |
US7218567B1 (en) | 2005-09-23 | 2007-05-15 | Xilinx, Inc. | Method and apparatus for the protection of sensitive data within an integrated circuit |
US7711674B2 (en) | 2005-11-01 | 2010-05-04 | Fuji Xerox Co., Ltd. | System and method for automatic design of components in libraries |
US7627838B2 (en) | 2006-04-25 | 2009-12-01 | Cypress Semiconductor Corporation | Automated integrated circuit development |
US8176457B2 (en) * | 2006-12-04 | 2012-05-08 | Fujitsu Limited | Apparatus and method updating diagram of circuit based on pin swap performed in package design with respect to PLD |
EP1930830A3 (en) | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, and printed-circuit-board manufacturing method |
EP1930825A3 (en) * | 2006-12-04 | 2011-06-29 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
KR100935124B1 (ko) | 2006-12-04 | 2010-01-06 | 후지쯔 가부시끼가이샤 | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록매체 및프린트 기판의 제조 방법 |
US7904863B2 (en) | 2006-12-04 | 2011-03-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
US20080172442A1 (en) | 2007-01-17 | 2008-07-17 | Inventec Corporation | Multi-computer system and configuration method therefor |
-
2007
- 2007-09-27 US US11/905,129 patent/US7904863B2/en not_active Expired - Fee Related
- 2007-09-27 EP EP07117412A patent/EP1930823A3/en not_active Ceased
- 2007-09-28 KR KR1020070098144A patent/KR100934426B1/ko not_active IP Right Cessation
- 2007-09-29 CN CN2007101623546A patent/CN101196947B/zh not_active Expired - Fee Related
- 2007-11-27 JP JP2007305868A patent/JP5045393B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092857A (ja) * | 1999-09-17 | 2001-04-06 | Nec Eng Ltd | プリント基板設計cadシステム |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
KR20080051020A (ko) | 2008-06-10 |
US7904863B2 (en) | 2011-03-08 |
CN101196947A (zh) | 2008-06-11 |
JP2008165747A (ja) | 2008-07-17 |
US20080134124A1 (en) | 2008-06-05 |
CN101196947B (zh) | 2012-06-06 |
EP1930823A3 (en) | 2011-06-08 |
EP1930823A2 (en) | 2008-06-11 |
JP5045393B2 (ja) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100934426B1 (ko) | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 및프린트 기판의 제조 방법 | |
KR100941364B1 (ko) | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 및프린트 기판의 제조 방법 | |
KR100935125B1 (ko) | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 기록매체 및 프린트 기판의 제조방법 | |
KR100935124B1 (ko) | 회로 설계 지원 장치, 회로 설계 지원 방법, 회로 설계지원 프로그램을 기록한 컴퓨터 판독가능한 기록매체 및프린트 기판의 제조 방법 | |
KR100954749B1 (ko) | 협조 설계 지원 장치, 협조 설계 지원 방법, 협조 설계지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 및프린트 기판의 제조 방법 | |
KR100994693B1 (ko) | 해석 지원 장치, 해석 지원 방법 및 해석 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록매체 | |
US8255844B2 (en) | Coordinated-design supporting apparatus, coordinated-design supporting method, computer product, printed-circuit-board manufacturing method, circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method | |
KR100990914B1 (ko) | 해석 지원 장치, 해석 지원 방법 및 해석 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
KR100990915B1 (ko) | 해석 지원 장치, 해석 지원 방법 및 해석 지원 프로그램 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |