KR100929724B1 - Method of forming photoresist film of semiconductor device - Google Patents

Method of forming photoresist film of semiconductor device Download PDF

Info

Publication number
KR100929724B1
KR100929724B1 KR1020070136745A KR20070136745A KR100929724B1 KR 100929724 B1 KR100929724 B1 KR 100929724B1 KR 1020070136745 A KR1020070136745 A KR 1020070136745A KR 20070136745 A KR20070136745 A KR 20070136745A KR 100929724 B1 KR100929724 B1 KR 100929724B1
Authority
KR
South Korea
Prior art keywords
substrate
photoresist
film
photosensitive film
semiconductor device
Prior art date
Application number
KR1020070136745A
Other languages
Korean (ko)
Other versions
KR20090068933A (en
Inventor
윤영제
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070136745A priority Critical patent/KR100929724B1/en
Publication of KR20090068933A publication Critical patent/KR20090068933A/en
Application granted granted Critical
Publication of KR100929724B1 publication Critical patent/KR100929724B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034—Leveling

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 감광막 형성방법에 관한 것으로서, 기판상에 형성된 패턴으로 인하여 발생된 단차를 줄일 수 있도록 단차 기울기가 급격한 부분에만 플래너 타입의 제 1 감광막을 도포하는 단계와, 플래너 타입의 제 1 감광막 도포로 단차가 완만해진 기판의 전면으로 메인 패턴의 제 2 감광막을 도포하는 단계와, 제 2 감광막의 도포 후 현상하는 단계와, 기판에 RIE 공정으로 식각한 후 제 1, 2 감광막을 제거하는 단계를 포함한다. 따라서 본 발명에 의하면 기판의 단차를 줄이는 평탄화로 노광공정시 균일화를 이루어 포커싱 공정의 재현성 특성을 향상시킨키는 효과가 있다.The present invention relates to a method for forming a photosensitive film of a semiconductor device, comprising: applying a planar type first photosensitive film only to a portion having a sharp step gradient so as to reduce a step generated due to a pattern formed on a substrate; Applying the second photoresist film of the main pattern to the entire surface of the substrate where the step is smoothed by application of the photoresist film, developing after application of the second photoresist film, and etching the substrate by RIE process to remove the first and second photoresist films. Steps. Therefore, according to the present invention, it is possible to improve the reproducibility characteristics of the focusing process by achieving uniformity during the exposure process by planarization which reduces the level of the substrate.

Description

반도체소자의 감광막 형성방법{Method for depositing photo resist of semiconductor}Method for forming photoresist film of semiconductor device {Method for depositing photo resist of semiconductor}

본 발명은 반도체소자의 감광막 형성방법에 관한 것으로, 더욱 상세하게는 평탄화를 통하여 단차진 폴리실리콘 패턴에 감광막의 도포가 용이하도록 한 반도체소자의 감광막 형성방법에 관한 것이다.The present invention relates to a method of forming a photosensitive film of a semiconductor device, and more particularly, to a method of forming a photosensitive film of a semiconductor device to facilitate application of the photosensitive film to a stepped polysilicon pattern through planarization.

최근, 반도체소자의 초고집적화는 미세패턴 형성 기술에 따라 큰 영향을 받는다.Recently, ultra-high integration of semiconductor devices is greatly affected by the fine pattern formation technology.

특히, 패턴이 미세해 지면서 해상력을 요구하고, 또한 감광막 패턴의 쓰러짐 현상이 발생하여 감광막 두께를 낮출 수 밖에 없게 되어 식각시 요구되는 두께까지 사용하지 못하는게 현실이다.In particular, as the pattern becomes finer, resolution is demanded, and the photoresist pattern is collapsed so that the thickness of the photoresist film is forced to be lowered, so that the thickness required for etching cannot be used.

이러한 현실을 해결하기 위하여, 하드마스크를 도입하며 감광막을 장벽으로 하드마스크를 식각하고 다시 하드마스크를 장벽으로 하부구조물인 반도체기판을 식각한다.In order to solve this reality, a hard mask is introduced to etch a hard mask using a photoresist layer as a barrier, and then a semiconductor substrate as a substructure is etched using a hard mask as a barrier.

폴리실리콘은 반도체 소자를 제조하는 과정에서 많이 사용되는 물질로서 게이트 전극의 재료로 많이 사용되고, 박막트랜지스터의 활성 영역에 사용되기도 한 다.Polysilicon is a material commonly used in the manufacturing of semiconductor devices, and is widely used as a material of a gate electrode, and is also used in an active region of a thin film transistor.

이러한 폴리실리콘을 이용하여 게이트 전극을 비롯한 각종 패턴을 형성하는 과정에서는 일반적으로 포토리소그라피(Photolithography) 공정이 사용된다. 포토리소그라피 공정은 폴리실리콘 위에 포토레지스트를 도포하는 도포공정과 도포된 포토레지스트의 소정 부분에 광을 조사하는 노광공정 및 노광되거나 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통하여 형성된 포토레지스트 패턴을 이용해서 폴리실리콘을 식각함으로써 원하는 패턴을 형성한다.In the process of forming various patterns including the gate electrode using the polysilicon, a photolithography process is generally used. The photolithography process comprises a photoresist pattern formed through a coating step of applying a photoresist on polysilicon, an exposure step of irradiating light to a predetermined portion of the applied photoresist, and a developing step of removing an exposed or unexposed part of the photoresist. Polysilicon is used to form a desired pattern.

이러한 포토리소그라피 공정을 이용하여 폴리실리콘의 패턴 형성할 때 패턴의 선폭 등은 포토레지스트 패턴을 형성하기 위한 마스크 패턴 및 노광 공정에서 사용하는 파장에 의해 결정된다.When forming a pattern of polysilicon using such a photolithography process, the line width of the pattern is determined by the mask pattern for forming the photoresist pattern and the wavelength used in the exposure process.

이에 따라, 폴리실리콘 패턴을 형성하는 과정에서 선폭을 줄이기 위해서는 포토레지스트 패턴을 형성하기 위한 마스크의 사이즈나 노광공정에서의 광학장비의 해상도를 미세하게 하여야 한다. Accordingly, in order to reduce the line width in the process of forming the polysilicon pattern, the size of the mask for forming the photoresist pattern or the resolution of the optical equipment in the exposure process should be fine.

그러나, 최근 특수 용도의 소자 개발을 위해 기존과는 달리 공정 상의 물리적 한계가 종종 발생한다. 그 중 가장 빈번하게 발생하는 문제로 감광막 도포시 기판의 단차에 의해 두께 불균일이 발생하는 경우를 들 수 있는데, 이러한 예로 high-Q value inductor 등 특수 용도의 회로를 탑재하며 기존과는 달리 최소 1um에서 최대 3∼4um까지 단차가 발생하는 경우가 있다. 이러한 단차는 결국 칩내에 국부적으로 발생하는 단차이므로 그 정도가 심할 경우 스피드 보트(speed boat)라 불리는 방사형 코팅 디펙트(coating defect)가 발생하여 노광공정을 통한 패터링 자체가 불가능한 문제점이 있었다.However, in recent years, the physical limitations of the process often arise unlike the existing for the development of a device for a special use. One of the most frequent problems is the thickness unevenness caused by the difference of the substrate when applying the photoresist film. For example, it is equipped with a special-purpose circuit such as a high-Q value inductor. Steps may occur up to a maximum of 3 to 4 μm. Since the step is a step that occurs locally in the chip after all, if the degree is severe, a radial coating defect called a speed boat occurs, which causes a problem in that patterning itself is not possible through an exposure process.

따라서 본 발명은, 기판의 단차를 줄이는 평탄화로 노광공정시 균일화를 이루어 포커싱 공정의 재현성 특성을 향상시킬 수 있는 반도체소자의 감광막 형성방법을 제공하는 것을 그 목적으로 한다.Accordingly, an object of the present invention is to provide a method for forming a photosensitive film of a semiconductor device capable of improving the reproducibility characteristics of the focusing process by performing uniformity during the exposure process by flattening to reduce the level of the substrate.

상기 목적을 달성하기 위하여 본 발명은, 반도체소자의 감광막 형성방법에 있어서, 기판상에 형성된 패턴으로 인하여 발생된 단차를 줄일 수 있도록 단차 기울기가 급격한 부분에만 플래너 타입의 제 1 감광막을 도포하는 단계와, 플래너 타입의 제 1 감광막 도포로 단차가 완만해진 기판의 전면으로 메인 패턴의 제 2 감광막을 도포하는 단계와, 제 2 감광막의 도포 후 현상하는 단계와, 기판에 RIE 공정으로 식각한 후 제 1, 2 감광막을 제거하는 단계를 포함하는 반도체소자의 감광막 형성방법을 제공한다.In order to achieve the above object, the present invention, in the method for forming a photosensitive film of a semiconductor device, the step of applying a planar type first photosensitive film only to a portion having a sharp step gradient to reduce the step caused by the pattern formed on the substrate and Applying the second photoresist film of the main pattern to the entire surface of the substrate having the stepped surface by applying the planar type first photoresist film, developing the second photoresist film after application of the second photoresist film, and etching the substrate by RIE process. The present invention provides a method of forming a photoresist film of a semiconductor device comprising the step of removing the photoresist film.

그리고 바람직하게 제 1 감광막은, 내가티브 톤 포토레지스트(negative tone resist)가 사용될 수 있다.And preferably, a negative tone photoresist may be used for the first photoresist.

이상 설명한 바와 같이 본 발명의 반도체소자의 감광막 형성방법에 따르면, 기판의 단차를 줄이는 평탄화로 노광공정시 균일화를 이루어 포커싱 공정의 재현성 특성을 향상시키는 효과가 있다.As described above, according to the method of forming the photosensitive film of the semiconductor device of the present invention, the flattening process reduces the level of the substrate, thereby achieving uniformity during the exposure process, thereby improving the reproducibility characteristics of the focusing process.

이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. Hereinafter, the operating principle of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, when it is determined that a detailed description of a known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout the specification.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체소자의 감광막 형성방법의 공정 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming a photosensitive film of a semiconductor device according to an embodiment of the present invention.

본 발명에 따라 패턴이 형성된 기판상에 플래너 타입의 제 1 감광막을 도포하여 상기 기판에 형성된 급격한 단차 기울기를 줄이는 단계와, 플래너 타입의 제 1 감광막 도포로 단차가 완만해진 기판의 전면으로 메인 패턴의 제 2 감광막을 도 포하는 단계와, 제 2 감광막의 도포 후 현상하는 단계와, 기판에 RIE 공정으로 식각한 후 제 1, 2 감광막을 제거하는 단계를 포함하며, 바람직하게 제 1 감광막은, 내가티브 톤 포토레지스트(negative tone resist)가 사용되며, 더욱 바람직하게 제 1 감광막은, 기판에서 단차 기울기가 급격한 부분에만 도포된다.Applying a planar type first photoresist film on the patterned substrate in accordance with the present invention to reduce the steep step slope formed on the substrate, and to apply the planar type first photoresist film to the front surface of the substrate smoothed step Applying a second photoresist film, developing after application of the second photoresist film, and removing the first and second photoresist films after etching the substrate by an RIE process. A negative tone photoresist is used, and more preferably, the first photosensitive film is applied only to a portion where the stepped slope is steep in the substrate.

하기에서는 각 도면들을 참고하여 각 단계를 좀 더 자세히 설명하기로 한다.In the following, each step will be described in more detail with reference to the drawings.

도 1a에 도시한 바와 같이, 기판(100)의 패턴(102)들 사이로 플래너 타입(planar type)의 제 1 감광막(110)을 도포 후 노광한다.As shown in FIG. 1A, a planar type first photosensitive film 110 is applied between the patterns 102 of the substrate 100 and then exposed.

이때, 플래너 타입의 제 1 감광막(110)은 네가티브 톤 포토레지스트(negative tone resist)으로 노광하고자 하는 파장에서 투과율이 95% 이상인 투명한 물질을 사용하는 것이 바람직하다.In this case, it is preferable that the planar type first photosensitive film 110 use a transparent material having a transmittance of 95% or more at a wavelength to be exposed by a negative tone photoresist.

이는 기판(100)에서 급격히 단차진 부분의 기울기를 해소하고자 하는 것으로서, 다음의 메인 패턴을 형성하기 위한 제 2 감광막(120)을 디펙트(defect)없이 도포하기 위해서는 기판(100)에 형성되어 있는 급격한 단차 기울기 대신 완만한 단차를 형성해야 한다.This is to eliminate the inclination of the sharply stepped portion of the substrate 100, and is formed on the substrate 100 to apply the second photosensitive film 120 for forming the next main pattern without defect. Instead of a sharp step gradient, a gentle step must be formed.

이를 위해 포지티브 레지스트(positive resist)의 경우 디포커스 패턴을 디포커스 시켜야 하는데, 디포커스 공정의 특성상 재현성 있게 구조를 형성할 수 없기 때문에 네가티브 톤 포토레지스트의 제 1 감광막(110)의 경우 주로 노광 에너지에 따라 그 프로파일이 결정되는 특징이 있다.To this end, the defocus pattern should be defocused in the case of a positive resist, but since the structure cannot be formed reproducibly due to the characteristics of the defocus process, the first photoresist film 110 of the negative tone photoresist is mainly exposed to exposure energy. The profile is thus determined.

따라서 네가티브 톤 포토레지스트의 투명한 물질을 사용할 경우 그 노광 에너지가 주로 감광막의 하부에 전달되므로 감광막의 하부의 CD가 도시된 것과 같이 상부의 CD보다 더 넓게 형성된다. Therefore, when the transparent material of the negative tone photoresist is used, the exposure energy is mainly transmitted to the lower part of the photosensitive film, so that the CD of the lower part of the photosensitive film is wider than the upper CD as shown.

이로서 충분한 노광 에너지를 가할 경우 급격한 단차 기울기 대신 완만한 기울기를 형성할 수 있다.Thus, when a sufficient exposure energy is applied, a gentle gradient can be formed instead of a sharp step gradient.

더욱이 플래너 타입의 제 1 감광막(110)의 특성 때문에 기판(100)에 형성된 급격한 단차를 채우며 도포되므로 컨포말 타입(conformal type)의 일반 감광막이 불량 없이 도포될 수 있는 단차가 기껏 해야 0.5um 이하 정도인데 비해 플래너 타입의 제 1 감광막(110)의 경우 3um 이하의 두께까지도 무리 없이 도포가 가능하다는 장점이 있다.Furthermore, because of the characteristics of the planar type first photoresist film 110, the step is formed by filling a rapid step formed on the substrate 100, so that a step that allows the conformal type general photoresist film to be applied without defect is at most 0.5 μm or less. In contrast, the planar type first photoresist film 110 has an advantage of being able to be applied to a thickness of 3 μm or less without difficulty.

또한, 제 1 감광막(110)은 노광 에너지에 따라 그 프로파일이 결정될 수 있는 네가티브 톤 포토레지스트를 이용하여 단차 기울기가 급격히 형성된 곳에만 도포가 이루어지게 된다.
그리고 도 1b에서는, 플래너 타입의 제 1 감광막(110) 도포로 단차가 완만해진 기판(100)의 전면으로 메인 패턴의 제 2 감광막(120)을 도포하게 된다.In addition, the first photosensitive film 110 is applied only where the stepped slope is sharply formed using a negative tone photoresist whose profile may be determined according to the exposure energy.
In FIG. 1B, the second photosensitive film 120 of the main pattern is applied to the entire surface of the substrate 100 having a step difference due to the application of the planar type first photosensitive film 110.

삭제delete

이때, 이미 하부의 제 1 감광막(110)으로 하여 완만해진 단차를 통하여 불량 없이 용이하게 도포가 가능해진다.At this time, it is possible to easily apply without a defect through the step that is already smooth as the lower first photosensitive film 110.

도 1c에 따르면, 제 2 감광막(120)의 도포 후 현상하게 되며, 이어서 도 1d에서는 기판(100)에 RIE 공정으로 식각한 후 제 1, 2 감광막(110)(120)을 산소를 이용한 에싱 공정으로 제거하게 된다. According to FIG. 1C, the second photoresist layer 120 is developed after application, and in FIG. 1D, the substrate 100 is etched by an RIE process, and then the first and second photoresist layers 110 and 120 are ashed using oxygen. Will be removed.

따라서 기판(100)에 감광막의 도포가 어려운 단차를 평탄화하여 종래의 패터링 기술로 노광공정이 가능하여 진다.Therefore, the step that makes it difficult to apply the photoresist film to the substrate 100 can be flattened, and the exposure process can be performed by a conventional patterning technique.

이상에서 설명한 것은 본 발명에 따른 반도체소자의 감광막 형성방법은 하나 의 바람직한 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.As described above, the method for forming the photosensitive film of the semiconductor device according to the present invention is just one preferred embodiment, and the present invention is not limited to the above-described embodiment, and is claimed in the following claims. Without departing from the technical spirit of the present invention to the extent that any person of ordinary skill in the art to which the present invention pertains various modifications can be made.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체소자의 감광막 형성방법의 공정 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming a photosensitive film of a semiconductor device according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 기판 102 : 패턴100: substrate 102: pattern

110 : 제 1 감광막 120 : 제 2 감광막110: first photosensitive film 120: second photosensitive film

Claims (3)

반도체소자의 감광막 형성방법에 있어서,In the method of forming a photosensitive film of a semiconductor device, 기판상에 형성된 패턴으로 인하여 발생된 단차를 줄일 수 있도록 단차 기울기가 급격한 부분에만 플래너 타입의 제 1 감광막을 도포하는 단계와,Applying a planar type first photoresist film only to a portion having a steep step gradient to reduce a step caused by a pattern formed on the substrate; 상기 플래너 타입의 제 1 감광막 도포로 단차가 완만해진 상기 기판의 전면으로 메인 패턴의 제 2 감광막을 도포하는 단계와,Applying a second photoresist film of a main pattern to the entire surface of the substrate on which the step is smoothed by applying the planar type first photoresist film; 상기 제 2 감광막의 도포 후 현상하는 단계와,Developing after application of the second photosensitive film; 상기 기판에 RIE 공정으로 식각한 후 상기 제 1, 2 감광막을 제거하는 단계Removing the first and second photoresist layers after etching the substrate by a RIE process 를 포함하는 반도체소자의 감광막 형성방법.Method for forming a photosensitive film of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 감광막은,The first photosensitive film, 내가티브 톤 포토레지스트(negative tone resist)인 반도체소자의 감광막 형성방법.A method of forming a photosensitive film of a semiconductor device which is a negative tone photoresist. 삭제delete
KR1020070136745A 2007-12-24 2007-12-24 Method of forming photoresist film of semiconductor device KR100929724B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136745A KR100929724B1 (en) 2007-12-24 2007-12-24 Method of forming photoresist film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136745A KR100929724B1 (en) 2007-12-24 2007-12-24 Method of forming photoresist film of semiconductor device

Publications (2)

Publication Number Publication Date
KR20090068933A KR20090068933A (en) 2009-06-29
KR100929724B1 true KR100929724B1 (en) 2009-12-03

Family

ID=40996258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136745A KR100929724B1 (en) 2007-12-24 2007-12-24 Method of forming photoresist film of semiconductor device

Country Status (1)

Country Link
KR (1) KR100929724B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912437A (en) 1982-07-14 1984-01-23 Toshiba Corp Formation of resist pattern
JPS59155934A (en) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp Forming method of minute pattern
KR20000042882A (en) * 1998-12-28 2000-07-15 김영환 Method for forming resist pattern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912437A (en) 1982-07-14 1984-01-23 Toshiba Corp Formation of resist pattern
JPS59155934A (en) * 1983-02-25 1984-09-05 Mitsubishi Electric Corp Forming method of minute pattern
KR20000042882A (en) * 1998-12-28 2000-07-15 김영환 Method for forming resist pattern

Also Published As

Publication number Publication date
KR20090068933A (en) 2009-06-29

Similar Documents

Publication Publication Date Title
KR101800996B1 (en) Method for patterning contact openings on a substrate
WO2006057745A2 (en) Direct imprinting of etch barriers using step and flash imprint lithography
JP2005519456A (en) Formation of self-aligned pattern using two wavelengths
KR100741926B1 (en) Method for forming poly-silicon pattern
KR100929724B1 (en) Method of forming photoresist film of semiconductor device
KR101078719B1 (en) Method of manufacturing semiconductor device
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
TW200535562A (en) Method of adjusting deviation of critical dimension of patterns
US7906272B2 (en) Method of forming a pattern of a semiconductor device
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
KR20070000204A (en) Method for manufacturing fine pattern
KR20030050172A (en) Method for forming a photo resist pattern of semiconductor device
KR100866681B1 (en) Method for forming pattern of semiconductor device
KR100510616B1 (en) Patterning and etching method in a semiconductor manufacturing process
KR100673099B1 (en) A method for forming a fine pattern transistor of a semiconductor device
KR100226738B1 (en) Mask manufactoring method
KR100586531B1 (en) Method for settlement of etching time of pattern by pattern density
KR100688710B1 (en) Method for etching anti-reflective coating
KR20120126716A (en) Method for manufacturing pattern in semiconductor device
KR100796501B1 (en) Method for forming metal pattern
KR100623613B1 (en) Method for fabricating photomask having stepped portion
KR100549272B1 (en) Submicron semiconductor device and method for manufacturing the same
KR100208667B1 (en) Method of manufacturing fine pattern of semiconductor device
JP2985884B1 (en) Method for manufacturing semiconductor device
KR100866725B1 (en) Method for manufacturing fine pattern of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee