KR20070000204A - Method for manufacturing fine pattern - Google Patents

Method for manufacturing fine pattern Download PDF

Info

Publication number
KR20070000204A
KR20070000204A KR1020050055740A KR20050055740A KR20070000204A KR 20070000204 A KR20070000204 A KR 20070000204A KR 1020050055740 A KR1020050055740 A KR 1020050055740A KR 20050055740 A KR20050055740 A KR 20050055740A KR 20070000204 A KR20070000204 A KR 20070000204A
Authority
KR
South Korea
Prior art keywords
trench
etching
layer
mask
polymer
Prior art date
Application number
KR1020050055740A
Other languages
Korean (ko)
Other versions
KR20060136174A (en
Inventor
조윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050055740A priority Critical patent/KR20060136174A/en
Priority claimed from KR1020050055740A external-priority patent/KR20060136174A/en
Publication of KR20070000204A publication Critical patent/KR20070000204A/en
Publication of KR20060136174A publication Critical patent/KR20060136174A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

A method for manufacturing a fine pattern is provided to remove process errors due to topology of a first trench by using a planarization polymer in a second trench forming process of a DET(Double Exposure Technology) process. A first photoresist pattern is formed on an upper surface of an etching layer(10). A first trench is formed by etching the etching layer by using a first photoresist layer as a mask. The first photoresist layer is removed and a planarization polymer(13) is deposited on an entire surface thereof. A second photoresist pattern is formed on an upper surface of the planarization polymer. A second trench is formed by using the second photoresist pattern and the planarization polymer. The planarization polymer is removed therefrom.

Description

미세 패턴 형성 방법{Method for manufacturing fine pattern}Method for manufacturing fine pattern {Method for manufacturing fine pattern}

본 발명은 미세 패턴 형성 방법에 관한 것으로서, DET(Double Exposure technology) 공정에서 2차 패턴의 형성시 평탄화 폴리머를 사용하여 1차 패턴에서 생성된 토폴로지(Topology)에 의해 2차 패턴에서 발생하는 불량을 제거하는 기술이다. The present invention relates to a method for forming a fine pattern, wherein a defect generated in a secondary pattern is generated by a topology generated in a primary pattern using a planarization polymer when forming a secondary pattern in a double exposure technology (DET) process. It is a technique to remove.

현재 대부분의 마스크 및 식각 작업에서는 식각하고자 하는 패턴과 같은 모양의 마스크(식각하고자 하는 패턴이 오픈되어 있는 마스크)를 제작하여, 식각하고자 하는 층의 상부에 포토레지스트를 도포한 후, 노광 공정을 수행하여 빛에 노출된 영역을 오픈시키고, 오픈된 영역을 식각하는 공정을 사용하고 있다. Currently, in most mask and etching operations, a mask having the same shape as a pattern to be etched (a mask having an open pattern to be etched) is manufactured, a photoresist is applied on the layer to be etched, and then an exposure process is performed. Open the areas exposed to light and etch the open areas.

도 1a 내지 도 1g는 DET(Double Exposure technology) 공정에서 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들이다. 1A to 1G are cross-sectional views illustrating a method for forming a fine pattern according to the prior art in a double exposure technology (DET) process.

먼저, 도 1a에서와 같이, 반도체 기판 상에 식각층(1)과 감광막(2)을 형성하고, 노광 마스크(미도시)를 이용하여 감광막(2)을 노광한다. 그리고, 도 1b에서와 같이, 감광막(2)을 마스크로 하여 감광막(2)에 노출되지 않은 영역의 식각층(1)을 1차 식각하여 제 1트렌치(3)를 형성한다. 그리고, 도 1c에서와 같이, 1차 감광막(2)을 제거하는 공정을 수행한다. First, as shown in FIG. 1A, an etching layer 1 and a photosensitive film 2 are formed on a semiconductor substrate, and the photosensitive film 2 is exposed using an exposure mask (not shown). As shown in FIG. 1B, the first trench 3 is formed by first etching the etching layer 1 in the region not exposed to the photosensitive film 2 using the photosensitive film 2 as a mask. As shown in FIG. 1C, a process of removing the primary photoresist film 2 is performed.

이어서, 도 1d에 도시된 바와 같이, 1차 패터닝 공정이 수행된 식각층(1)을 매립하며 전면에 2차 감광막(4)을 도포하고, 도 1e에 도시된 바와 같이, 노광 마스크(미도시)를 이용하여 2차 감광막(4)의 공정을 수행한다. Subsequently, as shown in FIG. 1D, the second photosensitive film 4 is applied to the entire surface by embedding the etching layer 1 on which the primary patterning process is performed, and as shown in FIG. 1E, an exposure mask (not shown). ) To perform the process of the secondary photosensitive film (4).

이후에, 도 1f에 도시된 바와 같이, 2차 감광막(4)을 마스크로 하여 2차 감광막(4)에 노출되지 않은 영역의 식각층(1)을 식각하여 제 2트렌치(5)를 형성한다. 이때, 제 1트렌치(3)와 제 2트렌치(5)는 동일한 깊이로 형성된다. 이후에, 도 1g에서와 같이, 2차 감광막(4)을 제거하는 공정을 수행한다. Subsequently, as shown in FIG. 1F, the second trench 5 is formed by etching the etching layer 1 in the region not exposed to the second photosensitive film 4 using the second photosensitive film 4 as a mask. . At this time, the first trench 3 and the second trench 5 are formed to the same depth. Thereafter, as shown in FIG. 1G, a process of removing the secondary photoresist film 4 is performed.

이러한 과정에 따른 종래의 미세 패턴 형성 방법은 100nm 마스크를 두번 사용하여 50nm의 패턴을 형성하는 것을 예로 들어 설명하였다. 즉, 100nm의 1차 마스크를 이용한 사진식각 공정으로 식각층(1)을 식각하고 1차 감광막(2)을 제거한 이후에, 2차 마스크를 사용하여 2차 감광막(4)을 노광 및 식각하는 공정을 수행한다.The conventional fine pattern formation method according to this process has been described taking an example of forming a pattern of 50 nm using a 100 nm mask twice. That is, after etching the etching layer 1 and removing the primary photoresist film 2 by a photolithography process using a 100 nm primary mask, a process of exposing and etching the secondary photoresist film 4 using a secondary mask. Do this.

그런데, 이러한 종래의 미세 패턴 형성 방법은 2차 감광막(4)을 형성하는 도 1d의 과정에서 2차 감광막(4)의 두께가 1차 패터닝에서 형성된 단차(Topology)에 비하여 얇은 경우 도 2에서와 같이 2차 감광막(4)의 코팅 상태에서 평탄화가 이루어지지 않는다. 이에 따라, 도 1e의 공정에서 2차 감광막(4)의 노광 공정시 노광 불량이 발생하게 되는 문제점이 있다. However, the conventional fine pattern forming method is similar to that of FIG. 2 when the thickness of the secondary photoresist film 4 is thinner than the topology formed in the primary patterning process in the process of FIG. 1D of forming the secondary photoresist film 4. As described above, planarization is not performed in the coating state of the secondary photosensitive film 4. Accordingly, there is a problem that exposure failure occurs during the exposure process of the secondary photosensitive film 4 in the process of FIG.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, DET(Double Exposure technology) 공정에서 2차 패턴의 형성시 평탄화 폴리머 물질을 식각층에 증착하여 평탄화한 이후에 2차 감광막 마스크 공정을 수행함으로써 1차 패턴의 단차에 따라 2차 패턴에서 발생하는 불량을 제거할 수 있도록 하는데 그 목적이 있다. The present invention has been made to solve the above problems, and by performing a secondary photoresist mask process after the planarization by depositing the planarizing polymer material in the etching layer during the formation of the secondary pattern in the double exposure technology (DET) process The purpose of this is to eliminate the defects occurring in the secondary pattern according to the step of the primary pattern.

상기한 목적을 달성하기 위한 본 발명의 미세 패턴 형성 방법은, 식각층의 상부에 1차 감광막 패턴을 형성하는 단계; 1차 감광막을 마스크로 식각층을 식각하여 제 1트렌치를 형성하는 단계; 1차 감광막을 제거하고 전면에 평탄화 폴리머를 증착하는 단계; 평탄화 폴리머의 상부에 2차 감광막 패턴을 형성하는 단계; 2차 감광막 패턴 및 평탄화 폴리머를 식각 마스크로 하여 제 1트렌치 사이에 제 2트렌치를 형성하는 단계; 및 평탄화 폴리머를 제거하는 단계를 포함하는 것을 특징으로 한다. The method of forming a fine pattern of the present invention for achieving the above object comprises the steps of forming a primary photoresist pattern on the etching layer; Etching the etching layer using the first photoresist film as a mask to form a first trench; Removing the primary photoresist film and depositing a planarization polymer on the entire surface; Forming a secondary photoresist pattern on top of the planarization polymer; Forming a second trench between the first trenches using the second photoresist pattern and the planarization polymer as an etch mask; And removing the planarization polymer.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3a 내지 도 3g는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들이다. 3A to 3G are cross-sectional views illustrating a method for forming a fine pattern according to the present invention.

먼저, 도 3a에서와 같이, 반도체 기판 상에 식각층(10)과 1차 감광막(PR;Photoresist;11)을 차례로 형성하고, 노광 마스크(미도시)를 이용하여 1차 감광막(11)을 노광한다. 그리고, 도 3b에서와 같이, 1차 감광막(11)을 마스크로 하여 감광막(11)에 노출되지 않은 영역의 식각층(10)을 1차 식각하여 제 1트렌치(12)를 형성한다. 이후에, 도 3c에서와 같이, 1차 감광막(11)을 제거하는 공정을 수행한다. First, as shown in FIG. 3A, the etching layer 10 and the primary photoresist 11 are sequentially formed on the semiconductor substrate, and the primary photoresist 11 is exposed using an exposure mask (not shown). do. As illustrated in FIG. 3B, the first trench 12 is formed by first etching the etching layer 10 in the region not exposed to the photosensitive film 11 using the first photosensitive film 11 as a mask. Thereafter, as shown in FIG. 3C, a process of removing the primary photoresist film 11 is performed.

이어서, 도 3d에 도시된 바와 같이, 1차 패터닝 공정이 수행된 식각층(10)의 상부 전면에 패턴의 단차를 평탄화시키기 위한 평탄화 폴리머(Polymer;13)를 증착하고, 평탄화 폴리머(13)의 상부에 새로운 2차 감광막(14)을 도포한다. 그리고, 노광 마스크(미도시)를 이용하여 2차 감광막(14)의 2차 노광 공정을 수행한다. Subsequently, as illustrated in FIG. 3D, a planarizing polymer 13 is deposited on the upper front surface of the etching layer 10 on which the first patterning process is performed, to planarize the step difference, and the planarizing polymer 13 may be A new secondary photosensitive film 14 is applied on top. Then, a secondary exposure process of the secondary photosensitive film 14 is performed using an exposure mask (not shown).

이후에, 도 3e에 도시된 바와 같이, 노광 마스크(미도시)를 식각 마스크로 이용하여 2차 감광막(14)에 노출되지 않은 영역의 평탄화 폴리머(13)를 선택적으로 식각한다. 이러한 경우 평탄화 폴리머(13)에 대한 감광막(14)의 선택비가 높지 않으므로 선택비 확보를 위해 Si(실리콘)이 포함된 감광막(14)을 사용한다. Thereafter, as shown in FIG. 3E, the planarizing polymer 13 in the region not exposed to the secondary photosensitive film 14 is selectively etched using an exposure mask (not shown) as an etching mask. In this case, since the selectivity of the photosensitive film 14 to the planarization polymer 13 is not high, the photosensitive film 14 including Si (silicon) is used to secure the selectivity.

다음에, 도 3f에서와 같이, 평탄화 폴리머(13)를 식각 마스크로 하여 평탄화 폴리머(13)에 대한 식각층(10)을 선택적으로 식각하여 제 1트렌치(12) 사이의 퇴식각층에 제 2트렌치(15)를 형성하고 2차 감광막(14)을 제거한다. 이때, 식각층(10) 식각 공정의 수행시 식각층(10)을 완전히 식각하지 않는다. 즉, 제 2트렌치(15)를 제 1트렌치(12)와 동일한 깊이로 식각하여 식각층(10)이 손상되지 않도록 한다. 이어서, 도 3g에서와 같이, 남아있는 평탄화 폴리머(13)를 제거하여 공정을 완료한다. Next, as shown in FIG. 3F, the etching layer 10 with respect to the flattening polymer 13 is selectively etched using the flattening polymer 13 as an etching mask, and the second trench is formed in the etched layer between the first trenches 12. 15 is formed and the secondary photosensitive film 14 is removed. In this case, the etching layer 10 is not completely etched when the etching layer 10 is etched. That is, the second trench 15 is etched to the same depth as the first trench 12 so that the etching layer 10 is not damaged. Then, as in FIG. 3G, the remaining planarization polymer 13 is removed to complete the process.

도 4a 내지 도 4e는 본 발명에 따른 미세 패턴 형성 밥법의 다른 실시예이다. 4A to 4E are other embodiments of the fine pattern forming method according to the present invention.

도 4a 내지 도 4e의 실시예는 Si가 포함되지 않은 감광막(23)을 사용할 경우의 패턴 형성 과정을 나타낸다. 여기서, 1차 패터닝의 수행 과정은 도 3a 내지 도 3c의 과정과 동일하므로 그 상세한 설명은 생략하기로 한다. 4A to 4E illustrate a pattern forming process when the photosensitive film 23 containing no Si is used. Here, since the process of performing the primary patterning is the same as the process of FIGS. 3A to 3C, a detailed description thereof will be omitted.

이후에, 도 4a에 도시된 바와 같이, 1차 패터닝 공정이 수행된 식각층(20)의 상부 전면에 패턴의 단차를 평탄화시키기 위한 평탄화 폴리머(Polymer;21)를 증착하고, 평탄화 폴리머(21)의 상부에 SiON층(실리콘산화질화막;22)을 증착한다. 그리고, SiON층(22)의 상부에 새로운 2차 감광막(23)을 도포하고 노광 마스크(미도시)를 이용한 2차 노광 공정 후 현상 공정을 실시하여 2차 감광막(23) 패턴을 형성한다. Subsequently, as illustrated in FIG. 4A, a planarizing polymer 21 is deposited on the upper front surface of the etching layer 20 on which the first patterning process is performed, to planarize the step difference. On top of this, a SiON layer (silicon oxynitride film) 22 is deposited. Then, a new secondary photosensitive film 23 is coated on the SiON layer 22, and a development process is performed after the secondary exposure process using an exposure mask (not shown) to form a secondary photosensitive film 23 pattern.

이후에, 도 4b에 도시된 바와 같이, 노광 마스크(미도시)를 이용하여 2차 감광막(23) 패턴에 노출되는 SiON층(22)을 식각한다. Thereafter, as illustrated in FIG. 4B, the SiON layer 22 exposed to the pattern of the second photosensitive film 23 is etched using an exposure mask (not shown).

다음에, 도 4c에서와 같이, SiON층(22)을 식각 마스크로 하여 SiON층(22)에 대한 평탄화 폴리머(21)를 선택적으로 식각하고 2차 감광막(23) 패턴을 제거한다. 이어서, 도 4d에 도시된 바와 같이, 남아있는 SiON층(22)을 제거한 이후에, 상기 평탄화 폴리머(21)를 식각 마스크로 하여 평탄화 폴리머(21)에 대한 식각층(20)을 선택적으로 식각하여 제 2트렌치(24)를 형성한다. 이후에, 도 4e에서와 같이, 평탄화 폴리머(21)를 제거하여 공정을 완료한다. Next, as shown in FIG. 4C, the planarizing polymer 21 with respect to the SiON layer 22 is selectively etched using the SiON layer 22 as an etching mask, and the secondary photoresist layer 23 pattern is removed. Next, as shown in FIG. 4D, after removing the remaining SiON layer 22, the etching layer 20 with respect to the planarizing polymer 21 is selectively etched using the planarizing polymer 21 as an etching mask. The second trench 24 is formed. Thereafter, as shown in FIG. 4E, the planarization polymer 21 is removed to complete the process.

이상에서 설명한 바와 같이, 본 발명은 DET(Double Exposure technology) 공정에서의 제 2트렌치 형성시 평탄화 폴리머를 사용하여 제 1트렌치에 의한 단차(Topology)에 따른 공정 불량을 제거할 수 있도록 하는 효과를 제공한다. As described above, the present invention provides an effect of eliminating process defects due to the topology caused by the first trench by using the planarizing polymer when forming the second trench in the double exposure technology (DET) process. do.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

도 1a 내지 도 1g는 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들. 1A to 1G are cross-sectional views illustrating a fine pattern forming method according to the prior art.

도 2는 종래 기술에 따른 미세 패턴 형성 방법의 문제점을 설명하기 위한 단면도. Figure 2 is a cross-sectional view for explaining the problem of the fine pattern formation method according to the prior art.

도 3a 내지 도 3g는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들. 3A to 3G are cross-sectional views illustrating a method for forming a fine pattern according to the present invention.

도 4a 내지 도 4e는 본 발명에 따른 미세 패턴 형성 밥법의 다른 실시예. Figures 4a to 4e is another embodiment of the fine pattern forming rice method according to the present invention.

Claims (4)

식각층의 상부에 1차 감광막 패턴을 형성하는 단계;Forming a primary photoresist pattern on the etching layer; 상기 1차 감광막을 마스크로 상기 식각층을 식각하여 제 1트렌치를 형성하는 단계;Etching the etching layer using the first photoresist layer as a mask to form a first trench; 상기 1차 감광막을 제거하고 전면에 평탄화 폴리머를 증착하는 단계;Removing the primary photoresist film and depositing a planarization polymer on the entire surface; 상기 평탄화 폴리머의 상부에 2차 감광막 패턴을 형성하는 단계;Forming a secondary photoresist pattern on the planarization polymer; 상기 2차 감광막 패턴 및 상기 평탄화 폴리머를 식각 마스크로 하여 상기 제 1트렌치 사이에 제 2트렌치를 형성하는 단계; 및 Forming a second trench between the first trench using the secondary photoresist pattern and the planarization polymer as an etch mask; And 상기 평탄화 폴리머를 제거하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법. Removing the planarization polymer. 제 1항에 있어서, 상기 2차 감광막은 상기 평탄화 폴리머에 대한 선택비를 확보하기 위해 Si를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법. The method of claim 1, wherein the secondary photoresist film comprises Si to secure a selectivity to the planarization polymer. 제 1항에 있어서, 상기 제 1트렌치 및 상기 제 2트렌치는 동일한 깊이로 형성하는 것을 특징으로 하는 미세 패턴 형성 방법.The method of claim 1, wherein the first trench and the second trench are formed to have the same depth. 제 1항에 있어서, 상기 평탄화 폴리머의 상부에 SiON층 증착 단계를 더 포함하는 것을 특징으로 하는 미세 패턴 형성 방법. The method of claim 1, further comprising depositing a SiON layer on top of the planarization polymer.
KR1020050055740A 2005-06-27 Method for manufacturing fine pattern KR20060136174A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055740A KR20060136174A (en) 2005-06-27 Method for manufacturing fine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055740A KR20060136174A (en) 2005-06-27 Method for manufacturing fine pattern

Publications (2)

Publication Number Publication Date
KR20070000204A true KR20070000204A (en) 2007-01-02
KR20060136174A KR20060136174A (en) 2007-01-02

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825801B1 (en) * 2007-02-13 2008-04-29 삼성전자주식회사 Methods of fabricating semiconductor device
CN102129968A (en) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 Double-patterning method
CN105489480A (en) * 2014-09-16 2016-04-13 中芯国际集成电路制造(上海)有限公司 Method for forming grid through employing dual graphic technology

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825801B1 (en) * 2007-02-13 2008-04-29 삼성전자주식회사 Methods of fabricating semiconductor device
CN102129968A (en) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 Double-patterning method
CN105489480A (en) * 2014-09-16 2016-04-13 中芯国际集成电路制造(上海)有限公司 Method for forming grid through employing dual graphic technology

Similar Documents

Publication Publication Date Title
US9069249B2 (en) Self aligned patterning with multiple resist layers
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
KR100741926B1 (en) Method for forming poly-silicon pattern
KR20070113604A (en) Method for forming micro pattern of semiconductor device
JP3408746B2 (en) Method for manufacturing semiconductor device
KR20070000204A (en) Method for manufacturing fine pattern
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR20060136174A (en) Method for manufacturing fine pattern
KR100807074B1 (en) Method for fabrication a semiconductor device
KR100532979B1 (en) Fabricating method of x-ray mask
KR100818387B1 (en) Method for forming metal line of semiconductor device
KR100505417B1 (en) Method for manufacturing semiconductor device
KR100819672B1 (en) Method for forming metal pattern of semiconductor device
KR20080002529A (en) Method for manufacturing semiconductor device
KR20050002014A (en) Method for fabricating semiconductor device capable of forming photoresist layer having uniform thickness
KR100607776B1 (en) Method for forming hard mask in semiconductor lithography procedure
KR20040057634A (en) Method for forming align vernier
KR100871751B1 (en) Method for forming fine pattern using double patterning
KR20080002493A (en) Method for forming micropattern in semiconductor device
JP2010087298A (en) Method of manufacturing semiconductor device
KR20100076763A (en) Method for fabricating fine pattern in semiconductor device
KR20070068909A (en) Method of fabricating photo mask using reverse photoresist pattern
KR20050035361A (en) Method for forming alignment key
KR20080060549A (en) Method of forming a trench in semiconductor device
US20050026049A1 (en) Method for forming an opening on an alternating phase shift mask

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination