KR100607776B1 - Method for forming hard mask in semiconductor lithography procedure - Google Patents

Method for forming hard mask in semiconductor lithography procedure Download PDF

Info

Publication number
KR100607776B1
KR100607776B1 KR1020040058603A KR20040058603A KR100607776B1 KR 100607776 B1 KR100607776 B1 KR 100607776B1 KR 1020040058603 A KR1020040058603 A KR 1020040058603A KR 20040058603 A KR20040058603 A KR 20040058603A KR 100607776 B1 KR100607776 B1 KR 100607776B1
Authority
KR
South Korea
Prior art keywords
photoresist
hard mask
hard
pattern
sublayer
Prior art date
Application number
KR1020040058603A
Other languages
Korean (ko)
Other versions
KR20060010043A (en
Inventor
김상원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040058603A priority Critical patent/KR100607776B1/en
Publication of KR20060010043A publication Critical patent/KR20060010043A/en
Application granted granted Critical
Publication of KR100607776B1 publication Critical patent/KR100607776B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 리소그래피 공정에서의 하드마스크 형성 방법에 관한 것으로, 실리콘 기판상에 서브 레이어를 성장시킨 후 서브 레이어 상부에 제 1 포토레지스트를 도포하는 단계와, 하드베이크 공정을 수행하여 제 1 포토레지스트를 하드마스크화하는 단계와, 하드베이크 공정에 의해 하드마스크로 형성된 제 1 포토레지스트 상부에 제 2 포토레지스트를 도포하는 단계와, 노광 현상 공정에 의해 제 2 포토레지스트를 패터닝하는 단계와, 패터닝된 제 2 포토레지스트를 마스크로 하여 제 1 포토레지스트를 식각하는 단계와, 식각된 제 1 포토레지스트의 패턴에 맞추어 서브 레이어를 식각함으로써 서브 레이어 패턴을 형성하는 단계를 포함한다. 본 발명에 의하면, 옥사이드 계열의 하드마스크 재료를 증착과 같은 방법을 통해 형성하지 않고 포토레지스트 도포와 하드베이크 공정만으로 하드마스크를 대체함으로써, 옥사이드 증착 공정에 비해 공정 시간이 단축될 뿐만 아니라 포토레지스트 두께를 줄이면서 CD 균일도를 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a hard mask in a semiconductor lithography process, comprising growing a sublayer on a silicon substrate, applying a first photoresist over the sublayer, and performing a hard bake process to perform the first photoresist. Hard masking, applying a second photoresist on the first photoresist formed of the hard mask by a hard bake process, patterning the second photoresist by an exposure developing process, and patterning Etching the first photoresist using the second photoresist as a mask, and forming the sublayer pattern by etching the sublayer according to the pattern of the etched first photoresist. According to the present invention, by replacing the hard mask only by the photoresist coating and hard bake process without forming an oxide-based hard mask material through a method such as deposition, the process time is shortened as well as the photoresist thickness compared to the oxide deposition process. CD uniformity can be improved while reducing.

Description

반도체 리소그래피 공정에서의 하드마스크 형성 방법{METHOD FOR FORMING HARD MASK IN SEMICONDUCTOR LITHOGRAPHY PROCEDURE}METHODS FOR FORMING HARD MASK IN SEMICONDUCTOR LITHOGRAPHY PROCEDURE

도 1a 내지 도 1f는 종래 기술에 따른 반도체 리소그래피 공정에서의 하드마스크 형성 과정을 나타낸 단면도,1A to 1F are cross-sectional views illustrating a hard mask forming process in a semiconductor lithography process according to the prior art;

도 2a 내지 도 2g는 본 발명에 따른 반도체 리소그래피 공정에서의 하드마스크 형성 과정을 나타낸 단면도.2A to 2G are cross-sectional views illustrating a hard mask forming process in a semiconductor lithography process according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 기판 202 : 서브 레이어200: substrate 202: sublayer

204 : 제1포토레지스트 206 : 제2포토레지스트204: first photoresist 206: second photoresist

208 : 레티클208: reticle

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 리소그래피 공정에서 다중으로 포토레지스트를 도포하여 포토레지스트 두께를 줄이면서 CD(Critical Dimension) 균일도를 향상시키는데 적합한 하드마스크 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly, to a method of forming a hard mask suitable for improving CD (Critical Dimension) uniformity while reducing photoresist thickness by applying photoresist multiple times in a semiconductor lithography process.

일반적으로, 반도체 소자는 여러 단계의 공정 과정을 거쳐 형성되는데, 그 중 포토리소그래피 공정은 포토레지스트 층 상부에 소정 부분만을 선택적으로 노광할 수 있도록 패터닝된 마스크 패턴을 개재하여 포토레지스트 층에 선택적으로 광을 조사한 후 현상하여 레지스트 패턴을 형성하고, 이 레지스트 패턴을 기반으로 레지스트 패턴 하부에 위치한 금속막을 식각하여 각종 배선, 전극 등에 필요한 패턴을 형성하는 공정을 일컫는다.In general, a semiconductor device is formed through a multi-step process, in which a photolithography process selectively selectively lights a photoresist layer through a patterned mask pattern so as to selectively expose only a predetermined portion on the photoresist layer. It is a process of forming a resist pattern by irradiating and developing a resist pattern, and etching a metal film under the resist pattern based on the resist pattern to form a pattern necessary for various wirings, electrodes, and the like.

여기서 포토레지스트의 두께는 금속막 두께에 의해 영향을 받는데, 통상 서브-레이어의 두께가 증가하면 포토레지스트의 두께도 함께 증가한다. 반도체 제조 공정 중 비메모리 분야의 포토리소그래피 공정을 수행하는데 있어 다양한 두께의 서브-레이어를 접하게 되며, 특히 다양한 두께의 금속막을 접하게 된다.Here, the thickness of the photoresist is influenced by the thickness of the metal film. Usually, as the thickness of the sub-layer increases, the thickness of the photoresist also increases. In performing the photolithography process of the non-memory field during the semiconductor manufacturing process, the sub-layers of various thicknesses are encountered, and in particular, the metal films of various thicknesses are encountered.

그 결과, 4500Å 이상의 두께를 갖는 금속막을 처리하는 공정에서 무기 ARC(Anti-Reflecting Coating) 없이 DOF(Depth of Focus) 마진을 확보하는데는 많은 어려움이 따르게 되었다. 즉, 금속막 두께가 증가하면서 포토레지스트의 두께도 증가하고 그에 따라 포커스 마진이 줄어들 수밖에 없다.As a result, in the process of processing a metal film having a thickness of 4500 kPa or more, it is difficult to secure DOF (Depth of Focus) margin without inorganic anti-reflecting coating (ARC). In other words, as the thickness of the metal film increases, the thickness of the photoresist also increases, thereby reducing the focus margin.

이러한 단점을 극복하기 위한 종래 기술의 일환으로, 무기(Inorganic) ARC 또는 산화막과 같은 하드마스크를 포토레지스트 코팅 전에 미리 형성하여 전체 포토레지스트의 두께를 줄이도록 한다. 즉, 포토레지스트 도포전 박막 공정에서 Si와 ON을 적당한 비율로 혼합한 가스를 웨이퍼 표면에 증착시켜 비교적 낮은 두께의 포토레지스트를 도포함으로써 DOF 마진을 향상시키도록 한다.As part of the prior art to overcome these disadvantages, a hard mask such as an inorganic ARC or oxide film is formed in advance before the photoresist coating to reduce the thickness of the entire photoresist. In other words, in the thin film process before the photoresist coating, a mixture of Si and ON in an appropriate ratio is deposited on the wafer surface to apply a photoresist having a relatively low thickness to improve the DOF margin.

하지만 이러한 종래의 기술에서는 별도의 옥사이드 계열을 증착하는 과정이 수반되기 때문에 공정시간이 지나치게 많이 소요된다는 문제가 있다.However, such a conventional technology has a problem that it takes too much time because the process of depositing a separate oxide series.

다른 하나의 기술로는 포토레지스트 하드베이크(hard-bake)를 통해 포토레지스트와 식각되는 매질의 식각 선택비를 높이는 방법이 있다. 이를 도면을 참조하여 보다 상세히 설명하기로 한다.Another technique is to increase the etch selectivity of the medium etched with the photoresist through photoresist hard-bake. This will be described in more detail with reference to the drawings.

도 1a 내지 도 1f는 종래 기술에 따른 반도체 리소그래피 공정에서의 하드마스크 형성 과정을 나타낸 단면도이다.1A to 1F are cross-sectional views illustrating a hard mask forming process in a semiconductor lithography process according to the prior art.

먼저, 도 1a에서는, 반도체 기판인 실리콘 기판(100)상에 서브 레이어, 예를 들면 버퍼 역할을 하는 패드 산화막(pad oxide)(SiO2)(102)을 열산화 공정으로 100Å∼200Å 성장시킨다.First, in FIG. 1A, a pad oxide film (SiO 2 ) 102 serving as a sub-layer, for example, a buffer, is grown on a silicon substrate 100 as a semiconductor substrate by a thermal oxidation process.

그리고 도 1b 및 도 1c에 도시한 바와 같이, 서브 레이어(102) 상부에 포토레지스트(104)를 도포하고, 레티클(목적하는 패턴이 형성되어 있는 마스크)(106)을 투과한 빛으로 포토레지스트(104)를 노광한다.1B and 1C, the photoresist 104 is coated on the sub-layer 102, and the photoresist is formed by light transmitted through a reticle (a mask having a desired pattern) 106. 104) is exposed.

도 1d에서는 현상 공정을 진행하여 포토레지스트 패턴을 형성한 다음 하드베이크 공정을 진행한다(도 1e 참조).In FIG. 1D, a development process is performed to form a photoresist pattern, and then a hard bake process is performed (see FIG. 1E).

그리고 도 1f에서는 포토레지스트 패턴에 맞추어 서브 레이어(102)를 식각하여 서브 레이어 패턴을 형성한다. 즉, 포토레지스트 패턴을 식각 장벽으로 이용하여 포토레지스트 패턴 하부에 형성되어 있는 층(102)을 식각하므로써 해당 층에 목적하는 패턴을 형성한다.In FIG. 1F, the sublayer 102 is etched according to the photoresist pattern to form a sublayer pattern. That is, by using the photoresist pattern as an etch barrier, the layer 102 formed under the photoresist pattern is etched to form a desired pattern on the layer.

그런데 이와 같은 하드베이크 공정은 포토레지스트 패턴이 형성된 후, 즉 현상 공정 이후에 진행되기 때문에 도 1e에 도시한 바와 같은 포토레지스트 리플로우 현상이 발생될 수 있다. 이러한 리플로우 현상은 CD 균일도를 떨어뜨린다는 문제를 야기한다.However, since the hard bake process is performed after the photoresist pattern is formed, that is, after the developing process, a photoresist reflow phenomenon as shown in FIG. 1E may occur. This reflow phenomenon causes a problem of lowering CD uniformity.

본 발명은 상술한 종래 기술의 문제를 해결하기 위해 구현한 것으로, 옥사이드 계열의 하드마스크를 사용하지 않고 포토레지스트 하드베이크 공정만으로 기존의 하드마스크를 대체함으로써 포토레지스트 두께를 줄이면서 CD 균일도를 향상시키도록 한 반도체 리소그래피 공정에서의 하드마스크 형성 방법을 제공하는데 그 목적이 있다.The present invention has been implemented to solve the above-mentioned problems of the prior art, and improves the CD uniformity while reducing the photoresist thickness by replacing the existing hard mask only by the photoresist hard bake process without using an oxide-based hard mask. It is an object of the present invention to provide a method for forming a hard mask in a semiconductor lithography process.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 리소그래피 공정으로서, 실리콘 기판상에 서브 레이어를 성장시킨 후 상기 서브 레이어 상부에 제 1 포토레지스트를 도포하는 단계와, 하드베이크 공정을 수행하여 상기 제 1 포토레지스트를 하드마스크화하는 단계와, 상기 하드베이크 공정에 의해 하드마스크로 형성된 제 1 포토레지스트 상부에 제 2 포토레지스트를 도포하는 단계와, 노광 현상 공정에 의해 상기 제 2 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 제 2 포토레지스트를 마스크로 하여 상기 제 1 포토레지스트를 식각하는 단계와, 상기 식각된 제 1 포토레지스트의 패턴에 맞추어 상기 서브 레이어를 식각함으로써 서브 레이어 패턴을 형성하는 단계를 포함하는 반도체 리소그래피 공정에서의 하드마스크 형성 방법을 제공한다.According to a preferred embodiment of the present invention for achieving the above object, as a semiconductor lithography process, growing a sublayer on a silicon substrate and then applying a first photoresist on the sublayer, and performing a hard bake process Hard masking the first photoresist, applying a second photoresist on the first photoresist formed as a hard mask by the hard bake process, and exposing the second photoresist by an exposure developing process. Patterning, etching the first photoresist using the patterned second photoresist as a mask, and etching the sublayer according to the pattern of the etched first photoresist to form a sublayer pattern Hardmask in a semiconductor lithography process comprising the step of Provide sexual way.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설 명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2g는 본 발명에 따른 반도체 리소그래피 공정에서의 하드마스크 형성 과정을 나타낸 단면도이다.2A to 2G are cross-sectional views illustrating a hard mask forming process in a semiconductor lithography process according to the present invention.

먼저, 도 2a에 도시한 바와 같이, 반도체 기판인 실리콘 기판(200)상에 서브 레이어, 예를 들면 산화막, 금속막 등 패턴을 형성하고자 하는 박막을 형성한다.First, as shown in FIG. 2A, a thin film to form a pattern, such as a sublayer, for example, an oxide film or a metal film, is formed on a silicon substrate 200 that is a semiconductor substrate.

그리고 도 2b에 도시한 바와 같이, 서브 레이어(202) 상부에 제 1 포토레지스트(204)를 도포한 후 하드베이크 공정을 수행한다. 이러한 하드베이크 공정은 제 1 포토레지스트를 하드마스크화 하는 공정으로서, 본 발명의 특징 중 하나이다.As shown in FIG. 2B, the first photoresist 204 is coated on the sub layer 202 and then a hard bake process is performed. The hard bake process is a process of hard masking the first photoresist, which is one of the characteristics of the present invention.

도 2c에서는 상술한 하드베이크 공정에 의해 하드마스크로 형성된 제 1 포토레지스트(204') 상부에 제 2 포토레지스트(206)를 도포한다.In FIG. 2C, the second photoresist 206 is coated on the first photoresist 204 ′ formed of the hard mask by the hard bake process.

이후 도 2d 및 도 2e에 도시한 바와 같이, 레티클(목적하는 패턴이 형성되어 있는 마스크)(208)을 통해 광을 투과시키는 노광 공정을 진행하여 투과한 광에 의해 노광한 후 현상하여 패터닝된 제 2 포토레지스트 패턴(206')을 형성한다.Subsequently, as illustrated in FIGS. 2D and 2E, an exposure process of transmitting light through a reticle (a mask having a desired pattern) is performed, and the light is then exposed and developed by the transmitted light to be developed and patterned. 2 photoresist pattern 206 'is formed.

도 2f에서는 패터닝된 제 2 포토레지스트 패턴(206')을 마스크로 하여 식각 공정을 진행함으로써 식각 완료된 하드마스크, 즉 제 1 포토레지스트 패턴(204'')을 형성한다. 이때, 제 2 포토레지스트 패턴(206')은 식각 공정에 따라 제거되거나 제 1 포토레지스트 패턴(204'') 상부에 잔류할 수도 있다.In FIG. 2F, the etching process is performed using the patterned second photoresist pattern 206 ′ as a mask to form an etched hard mask, that is, the first photoresist pattern 204 ″. In this case, the second photoresist pattern 206 ′ may be removed according to an etching process or may remain on the first photoresist pattern 204 ″.

끝으로 도 2g에서는 포토레지스트 패턴에 맞추어 서브 레이어(202)를 식각하여 서브 레이어 패턴(202')을 형성한다. 즉, 포토레지스트 패턴을 식각 장벽으로 이용하여 포토레지스트 패턴 하부에 형성되어 있는 층(202)을 식각하므로써 해당 층에 목적하는 패턴을 형성한다.Lastly, in FIG. 2G, the sub layer 202 is etched according to the photoresist pattern to form the sub layer pattern 202 ′. That is, by using the photoresist pattern as an etch barrier, the layer 202 formed under the photoresist pattern is etched to form a desired pattern on the layer.

이상과 같이, 본 발명은 반도체 리소그래피 공정에서 간단한 베이크 공정을 추가하여 하드마스크를 형성함으로써 공정 시간을 단축시켰으며, CD 균일도를 높이기 위해 듀얼 코팅 하드 베이크 공정을 적용한 것을 특징으로 한다.As described above, the present invention shortens the process time by forming a hard mask by adding a simple bake process in the semiconductor lithography process, and is characterized by applying a dual coating hard bake process to increase CD uniformity.

본 발명에 의하면, 옥사이드 계열의 하드마스크 재료를 증착과 같은 방법을 통해 형성하지 않고 포토레지스트 도포와 하드베이크 공정만으로 하드마스크를 대체함으로써, 옥사이드 증착 공정에 비해 공정 시간이 단축될 뿐만 아니라 포토레지스트 두께를 줄이면서 CD 균일도를 향상시킬 수 있다.According to the present invention, by replacing the hard mask only by the photoresist coating and hard bake process without forming an oxide-based hard mask material through a method such as deposition, the process time is shortened as well as the photoresist thickness compared to the oxide deposition process. CD uniformity can be improved while reducing.

이상, 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.The embodiments of the present invention have been described in detail above, but the present invention is not limited to these embodiments, and various modifications may be made by those skilled in the art within the spirit and scope of the present invention described in the claims below.

Claims (2)

반도체 리소그래피 공정으로서,As a semiconductor lithography process, 실리콘 기판상에 서브 레이어를 성장시킨 후 상기 서브 레이어 상부에 제 1 포토레지스트를 도포하는 단계와,Growing a sublayer on a silicon substrate and applying a first photoresist over the sublayer; 하드베이크 공정을 수행하여 상기 제 1 포토레지스트를 하드마스크화하는 단계와,Performing a hard bake process to hard mask the first photoresist; 상기 하드베이크 공정에 의해 하드마스크로 형성된 제 1 포토레지스트 상부에 제 2 포토레지스트를 도포하는 단계와,Applying a second photoresist on the first photoresist formed as a hard mask by the hard bake process; 노광 현상 공정에 의해 상기 제 2 포토레지스트를 패터닝하는 단계와,Patterning the second photoresist by an exposure developing process; 상기 패터닝된 제 2 포토레지스트를 마스크로 하여 상기 제 1 포토레지스트를 식각하는 단계와,Etching the first photoresist using the patterned second photoresist as a mask; 상기 식각된 제 1 포토레지스트의 패턴에 맞추어 상기 서브 레이어를 식각함으로써 서브 레이어 패턴을 형성하는 단계Forming a sub-layer pattern by etching the sub-layer according to the pattern of the etched first photoresist 를 포함하는 반도체 리소그래피 공정에서의 하드마스크 형성 방법.Hard mask formation method in a semiconductor lithography process comprising a. 제 1 항에 있어서,The method of claim 1, 상기 패터닝된 제 2 포토레지스트는 상기 제 1 포토레지스트의 식각 동안 제거되거나 상기 제 1 포토레지스트 상부에 잔류하는 것을 특징으로 하는 반도체 리소그래피 공정에서의 하드마스크 형성 방법.And wherein said patterned second photoresist is removed during etching of said first photoresist or remains on top of said first photoresist.
KR1020040058603A 2004-07-27 2004-07-27 Method for forming hard mask in semiconductor lithography procedure KR100607776B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040058603A KR100607776B1 (en) 2004-07-27 2004-07-27 Method for forming hard mask in semiconductor lithography procedure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040058603A KR100607776B1 (en) 2004-07-27 2004-07-27 Method for forming hard mask in semiconductor lithography procedure

Publications (2)

Publication Number Publication Date
KR20060010043A KR20060010043A (en) 2006-02-02
KR100607776B1 true KR100607776B1 (en) 2006-08-01

Family

ID=37120429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040058603A KR100607776B1 (en) 2004-07-27 2004-07-27 Method for forming hard mask in semiconductor lithography procedure

Country Status (1)

Country Link
KR (1) KR100607776B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045021A (en) 1983-08-23 1985-03-11 Toshiba Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045021A (en) 1983-08-23 1985-03-11 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
KR20060010043A (en) 2006-02-02

Similar Documents

Publication Publication Date Title
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
KR101096194B1 (en) Method for Forming Pattern of Semiconductor Device
JP3229550B2 (en) Method of superposing T-type gate electrode and method of superposing T-type low resistance metal
KR0141941B1 (en) Pattering method of resist
KR100607776B1 (en) Method for forming hard mask in semiconductor lithography procedure
JP2720023B2 (en) Method for manufacturing semiconductor device
JP3408746B2 (en) Method for manufacturing semiconductor device
JPH0513384A (en) Formation of fine pattern
US6849538B2 (en) Semiconductor device and a fabrication method thereof
JP2001093977A (en) Method for manufacturing semiconductor device
KR100827488B1 (en) Method for forming a metal line pattern of the semiconductor device
KR100447974B1 (en) Method for forming photo resist pattrn
JPH04291345A (en) Pattern forming method
KR100406584B1 (en) Method for fabricating phase shift mask
JP3271185B2 (en) Manufacturing method of antireflection film
KR100753097B1 (en) A fabricating method of semiconductor device using ArF photolithography
JPH058856B2 (en)
KR100956596B1 (en) Method of forming fine gate for semiconductor device
KR100570057B1 (en) Method for manufacturing semiconductor device
KR930006133B1 (en) M.o.s. contact hole forming method
KR100660280B1 (en) Method for forming poly-silicon gate electrode
KR100524811B1 (en) Method for forming fine pattern in semiconductor device
KR20070021431A (en) Method for fabrication of fine pattern in semiconductor device
KR20060136174A (en) Method for manufacturing fine pattern
JPH05326503A (en) Forming method of line pattern

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee