KR100447974B1 - Method for forming photo resist pattrn - Google Patents
Method for forming photo resist pattrn Download PDFInfo
- Publication number
- KR100447974B1 KR100447974B1 KR10-2001-0085871A KR20010085871A KR100447974B1 KR 100447974 B1 KR100447974 B1 KR 100447974B1 KR 20010085871 A KR20010085871 A KR 20010085871A KR 100447974 B1 KR100447974 B1 KR 100447974B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- film
- photosensitive film
- pattern
- seconds
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
Abstract
본 발명은 라인 엔 스페이스(line space) 감광막 패턴의 붕괴(collapse) 현상을 방지할 수 있는 감광막 패턴 형성방법을 개시한다. 개시된 본 발명의 감광막 패턴 형성방법은, 반도체 기판 상에 I-line 감광막으로 이루어진 제1감광막을 0.5∼3.0㎛ 두께로 도포하는 단계와, 상기 제1감광막 상에 네가티브형의 제2감광막을 도포하는 단계와, 상기 네가티브형의 제2감광막을 노광 및 현상하여 제2감광막 패턴을 형성하는 단계와, 상기 제2감광막 패턴의 표면을 실릴레이션 처리하는 단계와, 상기 실릴레이션 처리된 제2감광막 패턴을 O2 플라즈마 처리하여 실리콘산화막을 형성하는 단계와, 상기 실리콘산화막이 형성된 제2감광막 패턴을 이용해서 제1감광막을 O2 플라즈마 식각하여 제1감광막 패턴을 형성하는 단계를 포함한다. 여기서, 상기 제1감광막은 그 도포 후에 100∼300℃에서 50∼300초간 하드 베이크한다. 또한, 상기 제2감광막은 0.05∼0.2㎛ 두께로 도포하며, 그 도포 후에 100∼120℃에서 80∼100초간 소프트 베이크한다. 게다가, 상기 노광된 제2감광막은 80∼150℃에서 60∼200초간 PEB 처리하며, 그리고, 상기 PEB 처리된 네가티브형 감광막의 현상은 0.1∼10%의 TMAH(TetraMethyl Ammonium Hydroxide) 용액에 55∼65초간 디핑시키는 방식으로 수행한다. 부가해서, 상기 실릴레이션 처리는 헥사메틸 디실라잔과 같은 실릴화제(silylating agent)를 이용하여 110∼130℃에서 80∼100초간 수행한다.The present invention discloses a method of forming a photoresist pattern that can prevent a collapse of a line space photoresist pattern. The disclosed photosensitive film pattern forming method includes applying a first photosensitive film made of an I-line photosensitive film on a semiconductor substrate to a thickness of 0.5 to 3.0 µm, and applying a negative second photosensitive film on the first photosensitive film. Exposing and developing the negative second photoresist layer to form a second photoresist pattern, silicifying the surface of the second photoresist pattern, and performing the silicided second photoresist pattern. Forming a silicon oxide film by performing an O2 plasma treatment, and forming a first photosensitive film pattern by performing O2 plasma etching on the first photosensitive film by using the second photosensitive film pattern on which the silicon oxide film is formed. Here, the first photosensitive film is hard baked at 100 to 300 ° C. for 50 to 300 seconds after its application. In addition, the second photosensitive film is coated with a thickness of 0.05 to 0.2 µm, and then soft baked at 100 to 120 ° C. for 80 to 100 seconds after the coating. In addition, the exposed second photoresist film was PEB-treated at 80-150 ° C. for 60-200 seconds, and the phenomenon of the PEB-treated negative photoresist film was 55-65 in 0.1-10% TMAH (TetraMethyl Ammonium Hydroxide) solution. This is done by dipping for seconds. In addition, the silylation treatment is performed at 110 to 130 ° C. for 80 to 100 seconds using a silylating agent such as hexamethyl disilazane.
Description
본 발명은 감광막 패턴 형성방법에 관한 것으로, 보다 상세하게는, 미세 라인 엔 스페이스(line space) 감광막 패턴의 붕괴(collapse) 현상을 방지하기 위한 방법에 관한 것이다.The present invention relates to a method for forming a photoresist pattern, and more particularly, to a method for preventing a collapse of a fine line space photoresist pattern.
반도체 소자를 제조함에 있어서, 콘택홀을 포함한 각종 패턴들은 포토리소그라피(Photolithography) 공정을 통해 형성된다. 이러한 포토리소그라피 공정은, 주지된 바와 같이, 감광막 패턴을 형성하는 공정과 상기 감광막 패턴을 마스크로해서 피식각층을 식각하는 공정을 포함하며, 상기 감광막 패턴을 형성하는 공정은 피식각층 상에 감광막을 도포하는 공정과, 특정 노광 마스크를 이용하여 상기 감광막을 선택적으로 노광하는 공정, 및 소정의 화학용액으로 노광되거나, 또는, 노광되지 않은 감광막 부분을 제거하는 현상 공정으로 구성된다.In manufacturing a semiconductor device, various patterns including contact holes are formed through a photolithography process. The photolithography process includes, as is well known, a process of forming a photoresist pattern and a process of etching the etched layer using the photoresist pattern as a mask, and the process of forming the photoresist pattern includes applying a photoresist on the etched layer. And a step of selectively exposing the photosensitive film by using a specific exposure mask, and a developing step of removing a portion of the photosensitive film exposed or exposed to a predetermined chemical solution.
한편, 소자의 집적도가 높아짐에 따라 패턴 크기가 작아짐으로써, 감광막의 도포 두께는 기존의 도포 두께나 현재의 그것이 유사하지만, 상대적으로 감광막 패턴의 에스펙트비(aspect ratio)는 증가하게 된다.On the other hand, as the pattern size decreases as the degree of integration of the device increases, the application thickness of the photoresist film is similar to the existing application thickness or the current one, but the aspect ratio of the photoresist pattern is relatively increased.
그런데, 상기 감광막 패턴의 에스펙트비가 커지면, 콘택홀 형성을 위한 감광막 패턴의 경우에는 커다란 문제가 없지만, 라인 엔 스페이스(line space) 패턴을 형성하기 위한 감광막 패턴의 경우에는 현상 공정시에 감광막 패턴이 휘거나, 꺽이거나, 또는, 기판으로부터 탈리되는 등의 패턴의 붕괴(collapse) 현상이 발생하게 된다.However, when the aspect ratio of the photoresist pattern is increased, there is no big problem in the case of the photoresist pattern for forming the contact hole, but in the case of the photoresist pattern for forming the line space pattern, the photoresist pattern is developed during the development process. Collapse of the pattern such as bending, bending, or detaching from the substrate occurs.
이때, 상기 감광막 패턴이 휘거나 꺽어지는 현상도 문제지만, 감광막 패턴이 기판으로부터 탈리될 경우에는 다른 지역으로의 이동이 일어나게 됨으로써 이러한 감광막 패턴의 이동에 의해 패턴 미싱(missing) 및 브릿지(bridge)가 유발되고, 결국, 수율 저하가 초래된다.In this case, the photoresist pattern may be bent or bent. However, when the photoresist pattern is detached from the substrate, the photoresist pattern may be moved to another region. Thus, the pattern missing and the bridge may be caused by the movement of the photoresist pattern. Induced, and, in turn, results in a decrease in yield.
여기서, 상기 감광막 패턴의 붕괴 현상은 현상 공정시에 DIW(deionizedwater) 린스(rinse) 후의 스핀 건조(spin dry) 동안에 주로 일어나게 되며, 그 원인은 DIW의 표면 장력(surface tension) 때문이다. 상기 감광막 패턴의 붕괴 현상은, 도 1 및 하기의 식 1을 참조할 때, 린스 용액의 표면 장력이 클수록, 패턴과 패턴 사이의 간격이 좁을수록, 그리고, 감광막 패턴의 에스펙트비가 클수록 심하게 나타난다.Herein, the collapse of the photoresist pattern is mainly caused during spin drying after DIW (deionizedwater) rinse during the development process, because of the surface tension of the DIW. When the photosensitive film pattern collapses, the surface tension of the rinse solution is larger, the narrower the gap between the pattern and the pattern, and the larger the aspect ratio of the photoresist pattern, the greater the surface tension of the rinse solution.
따라서, 상기 식 1로부터 감광막 패턴의 붕괴 현상은 표면 장력이 작은 린스 용액을 사용하는 방법과 감광막 패턴의 두께를 낮추는 방법에 의해 달성될 수 있다.Therefore, the phenomenon of collapse of the photoresist pattern from Equation 1 can be achieved by a method of using a rinse solution having a small surface tension and a method of lowering the thickness of the photoresist pattern.
그러나, 전자의 방법은 표면 장력이 작은 물질에 대한 연구가 현재 진행되고 있을 뿐, 상용화가 이루어지지 않은 실정이라 그 이용이 곤란하다. 또한, 후자의 방법은 매우 용이하지만, 감광막의 도포 두께를 낮추게 되면, 감광막 패턴이 식각 베리어(etch barrier)로서의 기능을 못하기 때문에 실질적으로 그 이용이 곤란하다.However, the former method is difficult to use because only the research on the material having a small surface tension is currently underway, and commercialization has not been achieved. In addition, the latter method is very easy, but when the coating thickness of the photoresist film is lowered, the photoresist pattern does not function as an etch barrier, and thus its use is practically difficult.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 미세 라인 엔 스페이스 감광막 패턴이 붕괴되는 현상을 방지할 수 있는 감광막 패턴 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a photosensitive film pattern forming method that can prevent the phenomenon that the fine line and space photosensitive film pattern is collapsed, which is devised to solve the above problems.
도 1은 감광막 패턴의 붕괴 현상에 미치는 인자들을 설명하기 위한 도면.1 is a view for explaining the factors affecting the collapse phenomenon of the photosensitive film pattern.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 미세 라인 엔 스페이스 감광막 패턴 형성방법을 설명하기 위한 공정별 단면도.2A to 2D are cross-sectional views of processes for describing a method for forming a fine line-n-space photosensitive film pattern according to an embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1 : 반도체 기판 2 : 도전층1 semiconductor substrate 2 conductive layer
2a : 도전 배선 3 : I-line 감광막2a: conductive wiring 3: I-line photosensitive film
3a : 하부 감광막 패턴 4 : 네가티브형 감광막3a: lower photosensitive film pattern 4: negative photosensitive film
4a : 상부 감광막 패턴 5 : 실리콘 화합물4a: upper photoresist pattern 5: silicon compound
5a : 실리콘산화막 10 : 감광막 패턴5a: silicon oxide film 10: photosensitive film pattern
20 : 노광 마스크20: exposure mask
상기와 같은 목적을 달성하기 위한 본 발명의 감광막 패턴 형성방법은, 반도체 기판 상에 I-line 감광막으로 이루어진 제1감광막을 0.5∼3.0㎛ 두께로 도포하는 단계; 상기 제1감광막 상에 네가티브형의 제2감광막을 도포하는 단계; 상기 네가티브형의 제2감광막을 노광 및 현상하여 제2감광막 패턴을 형성하는 단계; 상기 제2감광막 패턴의 표면을 실릴레이션 처리하는 단계; 상기 실릴레이션 처리된 제2감광막 패턴을 O2 플라즈마 처리하여 실리콘산화막을 형성하는 단계; 및 상기 실리콘산화막이 형성된 제2감광막 패턴을 이용해서 제1감광막을 O2 플라즈마 식각하여 제1감광막 패턴을 형성하는 단계를 포함한다.Method of forming a photosensitive film pattern of the present invention for achieving the above object, the step of applying a first photosensitive film made of I-line photosensitive film on a semiconductor substrate with a thickness of 0.5 ~ 3.0㎛; Applying a negative photoresist film on the first photoresist film; Exposing and developing the negative second photoresist to form a second photoresist pattern; Silylating the surface of the second photoresist pattern; Forming a silicon oxide film by performing O 2 plasma treatment on the silylated second photoresist pattern; And forming a first photoresist layer pattern by performing O 2 plasma etching on the first photoresist layer by using the second photoresist layer pattern on which the silicon oxide layer is formed.
여기서, 상기 제1감광막은 그 도포 후, 100∼300℃에서 50∼300초간 하드 베이크한다.The first photosensitive film is hard baked at 100 to 300 ° C. for 50 to 300 seconds after the application thereof.
또한, 상기 제2감광막은 0.05∼0.2㎛ 두께로 도포하며, 100∼120℃에서 80∼100초간 소프트 베이크한다.In addition, the second photosensitive film is applied to a thickness of 0.05 to 0.2㎛, and soft baked at 100 to 120 ℃ for 80 to 100 seconds.
게다가, 상기 노광된 제2감광막은 80∼150℃에서 60∼200초간 PEB 처리하며, 상기 PEB 처리된 네가티브형 감광막의 현상을 0.1∼10%의 TMAH(TetraMethyl Ammonium Hydroxide) 용액에 55∼65초간 디핑시키는 방식으로 수행한다.In addition, the exposed second photoresist film is PEB treated at 80 to 150 ° C. for 60 to 200 seconds, and the phenomenon of the PEB treated negative photoresist film is dipped in 0.1 to 10% of TetraMethyl Ammonium Hydroxide (TMAH) solution for 55 to 65 seconds. It is done in such a way as to.
부가해서, 상기 실릴레이션 처리는 헥사메틸 디실라잔, 테트라메틸 디실라잔, 비스디메틸아미오 디메틸실란, 비스디메틸아미노 메틸실란, 디메틸실릴 디메틸아민, 디메틸실릴 디에틸아민, 트리메틸실릴 디메틸아민, 트리메틸실릴 디에틸아민 및 디메틸아미노 펜타메틸디실란 중의 어느 하나의 실릴화제(silylating agent)를 이용하여 110∼130℃에서 80∼100초간 수행한다.In addition, the silylation treatment is carried out in hexamethyl disilazane, tetramethyl disilazane, bisdimethylamio dimethylsilane, bisdimethylamino methylsilane, dimethylsilyl dimethylamine, dimethylsilyl diethylamine, trimethylsilyl dimethylamine, trimethyl The silylating agent of any one of silyl diethylamine and dimethylamino pentamethyldisilane is used at 110 to 130 ° C. for 80 to 100 seconds.
본 발명에 따르면, 감광막 패턴을 2층 구조로 형성하되, 상부 감광막의 도포두께를 낮춤으로써 붕괴 현상을 방지할 수 있고, 반면, 하부 감광막의 도포 두께는 두껍게 함으로써 감광막 패턴이 식각 베리어로서의 기능을 행할 수 있다.According to the present invention, the photosensitive film pattern is formed in a two-layer structure, and the collapse of the upper photosensitive film can be prevented by lowering the coating thickness of the upper photoresist film, while the coating thickness of the lower photoresist film is thickened so that the photosensitive film pattern functions as an etching barrier. Can be.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 미세 라인 엔 스페이스 감광막 패턴 형성방법을 설명하기 위한 공정별 단면도이다.2A through 2D are cross-sectional views illustrating processes of forming a fine line-n-space photosensitive film pattern according to an embodiment of the present invention.
도 2a를 참조하면, 소정의 하부패턴(도시안됨)이 구비된 반도체 기판(1) 상에 식각대상층, 즉, 도전층(2)을 증착하고, 이후에 도포될 감광막의 접착력을 증대시키기 위해 상기 도전층(2)의 표면을 핫 플레이트(hot plate) 상에서 기상의 헥사메틸 디실라잔(HexaMethyl DiSilazane : HMDS)으로 표면처리한다.Referring to FIG. 2A, an etching target layer, that is, a conductive layer 2, is deposited on a semiconductor substrate 1 having a predetermined lower pattern (not shown), and the adhesion of the photoresist film to be applied thereafter is increased. The surface of the conductive layer 2 is surface treated with hexamethyl disilazane (HMDS) in a gas phase on a hot plate.
그런다음, 상기 헥사메틸 디실라잔으로 표면 처리된 도전층(2) 상에 식각 내성이 우수한 특성을 갖는 I-line 감광막(3)을 0.5∼3.0㎛ 두께로 도포하고, 이 결과물에 대해 100∼300℃에서 50∼300초간, 바람직하게, 200℃에서 90초간 하드 베이크(hard bake)를 수행한다.Then, an I-line photosensitive film 3 having a characteristic of excellent etching resistance was applied on the conductive layer 2 surface-treated with hexamethyl disilazane to a thickness of 0.5 to 3.0 µm, and 100 to about the resultant product. Hard bake is carried out at 300 ° C. for 50 to 300 seconds, preferably at 200 ° C. for 90 seconds.
연이어, 하드 베이크된 I-line 감광막(3) 상에 KrF, ArF, EUV, E-beam, ion-beam 및 X-ray 광원에 반응하는 화학증폭형의 네가티브형 감광막(4)을 0.05∼0.2㎛ 두께로 도포하고, 상기 결과물에 대해 100∼120℃에서 80∼100초간, 바람직하게, 110℃에서 90초간 소프트 베이크(soft bake)를 수행한다.Subsequently, the chemically amplified negative photosensitive film 4 reacting with KrF, ArF, EUV, E-beam, ion-beam, and X-ray light sources was subjected to 0.05 to 0.2 µm on the hard-baked I-line photosensitive film 3. Apply to thickness, and perform a soft bake on the resultant at 100-120 ° C. for 80-100 seconds, preferably at 110 ° C. for 90 seconds.
다음으로, 임의의 노광마스크(20)를 이용해서 네가티브형 감광막을 ArF 광원을 구비한 노광장비(NA=0.6, Off-axis)로 노광한다. 이때, 상기 노광은 ArF 광원을 구비한 노광장비 대신에 KrF, EUV, E-beam, ion-beam 및 X-ray 중에서 선택되는 어느 하나의 광원을 구비한 노광장비를 사용하여 수행하는 것도 가능하다.Next, using an arbitrary exposure mask 20, the negative photosensitive film is exposed to exposure equipment (NA = 0.6, Off-axis) equipped with an ArF light source. In this case, the exposure may be performed using an exposure apparatus having any one light source selected from KrF, EUV, E-beam, ion-beam, and X-ray instead of the exposure apparatus having an ArF light source.
이어서, 상기 결과물에 대해 80∼150℃에서 60∼200초간, 바람직하게 110℃에서 90초간 PEB(post exposure bake) 처리를 행한다.The resultant is then subjected to a post exposure bake (PEB) treatment at 80 to 150 ° C. for 60 to 200 seconds, preferably at 110 ° C. for 90 seconds.
도 2b를 참조하면, 0.1∼10%, 바람직하게 2.38% TMAH(TetraMethyl Ammonium Hydroxide) 용액에 상기 결과물을 55∼65초간, 바람직하게 60초간 디핑(dipping)시키는 방식으로 노광된 네가티브형 감광막에 대한 현상을 수행하고, 이 결과로서, I-line 감광막(3) 상에 상부 감광막 패턴(4a)을 형성한다. 이때, 상기 상부 감광막 패턴(4a)은 그 도포 두께가 높지 않기 때문에 전술한 현상 공정에서, 보다 정확하게는 현상 공정에서의 스핀 건조에서 붕괴 현상은 일어나지 않는다.Referring to Figure 2b, the phenomenon for the negative photosensitive film exposed by dipping the resultant in 0.1-10%, preferably 2.38% TetraMethyl Ammonium Hydroxide (TMAH) solution for 55-65 seconds, preferably 60 seconds As a result, the upper photoresist pattern 4a is formed on the I-line photoresist 3. At this time, since the coating thickness of the upper photosensitive film pattern 4a is not high, in the above-described developing step, more precisely, no collapse occurs during spin drying in the developing step.
도 2c를 참조하면, 상부 감광막 패턴(4a)이 형성된 상기 결과물에 대해 기상의 헥사메틸 디실라잔을 이용해서 110∼130℃에서 80∼100초간, 바람직하게, 120℃에서 90초간 실릴레이션(silylation) 공정을 수행하고, 이 결과로, 상기 상부 감광막 패턴(4a)의 표면에 실리콘 화합물층(5)를 형성한다.Referring to FIG. 2C, silylation of the resultant on which the upper photoresist pattern 4a is formed is performed for 80 to 100 seconds at 110 to 130 ° C., preferably at 120 ° C. for 90 seconds, using hexamethyl disilazane in the gas phase. ), And as a result, the silicon compound layer 5 is formed on the surface of the upper photoresist pattern 4a.
여기서, 상기 실릴레이션 공정에 사용되는 실릴화제(silylating agent)로서는 상기 헥사메틸 디실라잔 대신에, 테트라메틸 디실라잔, 비스디메틸아미오 디메틸실란, 비스디메틸아미노 메틸실란, 디메틸실릴 디메틸아민, 디메틸실릴 디에틸아민, 트리메틸실릴 디메틸아민, 트리메틸실릴 디에틸아민 및 디메틸아미노 펜타메틸디실란 중에서 선택되는 어느 하나를 이용할 수 있다.Here, as the silylating agent used in the silylation process, instead of the hexamethyl disilazane, tetramethyl disilazane, bisdimethylamio dimethylsilane, bisdimethylamino methylsilane, dimethylsilyl dimethylamine, dimethyl Any one selected from silyl diethylamine, trimethylsilyl dimethylamine, trimethylsilyl diethylamine, and dimethylamino pentamethyldisilane can be used.
도 2d를 참조하면, 연속해서 상부 감광막 패턴(4a)을 식각 베리어로 이용하여 I-line 감광막를 O2 플라즈마로 건식 식각하고, 그 결과로 얻어진 하부 감광막 패턴(3a)과 상기 상부 감광막 패턴(4a)으로 구성된 감광막 패턴(10)을 이용해서 도전층을 건식 식각함으로써, 비트라인과 같은 도전 라인(2a)을 형성한다. 이때, 상기 O2 플라즈마를 이용한 건식식각은 500W의 탑 파워(top power), 100W의 바텀 파워(bottom power), 75W의 바이어스, 30℃ 및 5mTorr의 압력에서 O2의 유량을 35sccm으로 하는 공정 조건으로 수행함이 바람직하다.Referring to FIG. 2D, the I-line photoresist film is dry-etched with O 2 plasma using the upper photoresist pattern 4a as an etch barrier, and the resulting lower photoresist pattern 3a and the upper photoresist pattern 4a are etched. The dry etching of the conductive layer using the configured photosensitive film pattern 10 forms a conductive line 2a such as a bit line. In this case, dry etching using the O2 plasma is performed under process conditions such that the flow rate of O2 is 35 sccm at a top power of 500 W, a bottom power of 100 W, a bias of 75 W, and a pressure of 30 ° C. and 5 mTorr. This is preferred.
여기서, 상기 네가티브형 감광막을 실릴레이션시킨 후에 O2 플라즈마를 이용한 건식 식각을 수행하게 되면, 상기 네가티브형 감광막 내에 함유되어 있는 수산화기(-OH)가 실릴레이션되어 실리콘 화합물층을 형성한 후에 O2 플라즈마 식각 단계에서 실리콘산화막(5a)을 형성하게 된다.Here, when dry etching using an O 2 plasma is performed after the negative photosensitive film is silylated, the hydroxyl group (-OH) contained in the negative photosensitive film is silylated to form a silicon compound layer, followed by an O 2 plasma etching step. The silicon oxide film 5a is formed.
이에 따라, 상기 실리콘산화막(5a)은 I-line 감광막의 건식 식각시에 식각 베리어로서 기능하게 되며, 그래서, 상기 I-line 감광막의 도포 두께를 두껍게 하더라도 산화막과 감광막간의 식각 선택비 차이에 의해 상기 I-line 감광막의 식각이 가능하게 된다.Accordingly, the silicon oxide film 5a functions as an etching barrier during dry etching of the I-line photosensitive film, and thus, even if the coating thickness of the I-line photosensitive film is thickened, the silicon oxide film 5a may be formed by the difference in etching selectivity between the oxide film and the photosensitive film. The I-line photoresist can be etched.
또한, 상기 I-line 감광막은 노광 및 현상에 의해 패터닝되는 것이 아니라, O2 플라즈마를 이용한 건식 식각에 의해 패터닝되는 것이므로, 현상 공정에 의한 붕괴 현상은 일어나지 않는다.In addition, since the I-line photoresist is not patterned by exposure and development, but by patterning by dry etching using an O 2 plasma, a collapse phenomenon by a developing process does not occur.
따라서, 본 발명은 미세 라인 엔 스페이스 감광막 패턴을 2층 구조로 형성하되, 상부 감광막의 도포 두께를 낮춤으로써 붕괴 현상이 야기되는 것을 방지할 수있고, 아울러, 상부 감광막 패턴에 대한 실릴레이션 및 O2 플라즈마 처리를 행하여 그 표면에 식각 베리어로서 기능할 수 있는 실리콘산화막을 형성함으로써 하부 감광막의 도포 두께를 두껍게 할 수 있으며, 결국, 식각 베리어의 기능이 가능한 도포 두께의 감광막 패턴을 형성하여 비트라인과 같은 도전 배선을 형성을 안정적으로 수행할 수 있다.Accordingly, the present invention can form a fine line-n-space photosensitive film pattern in a two-layer structure, but can prevent the collapse phenomenon caused by lowering the coating thickness of the upper photosensitive film, and also, the silylation and O2 plasma for the upper photosensitive film pattern. By processing to form a silicon oxide film capable of functioning as an etch barrier on the surface thereof, it is possible to thicken the coating thickness of the lower photoresist film, and finally, to form a photoresist pattern having a coating thickness capable of functioning as an etch barrier to form a conductive layer such as a bit line The wiring can be formed stably.
이상에서와 같이, 본 발명은 미세 라인 엔 스페이스 감광막 패턴을 하층은 두껍고, 상층은 얇은 2층 구조로 형성함으로써, 현상 공정에서의 붕괴 현상을 방지할 수 있으며, 이에 따라, 감광막 패턴의 신뢰성을 확보할 수 있는 바, 제조 수율을 향상시킬 수 있다.As described above, according to the present invention, by forming the fine line-n-space photosensitive film pattern in a two-layer structure having a thick lower layer and an upper layer having a thin layer, the collapse phenomenon in the developing process can be prevented, thereby ensuring the reliability of the photosensitive film pattern. As a result, production yield can be improved.
또한, 본 발명은 미세 라인 엔 스페이스 감광막 패턴의 신뢰성을 확보할 수 있는 바, 미세 폭의 라인 패턴을 용이하게 형성할 수 있으며, 그래서, 고집적 소자에 유리하게 적용할 수 있다.In addition, the present invention can ensure the reliability of the fine line-n-space photosensitive film pattern, so that a fine-width line pattern can be easily formed, and thus can be advantageously applied to a highly integrated device.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0085871A KR100447974B1 (en) | 2001-12-27 | 2001-12-27 | Method for forming photo resist pattrn |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0085871A KR100447974B1 (en) | 2001-12-27 | 2001-12-27 | Method for forming photo resist pattrn |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030055790A KR20030055790A (en) | 2003-07-04 |
KR100447974B1 true KR100447974B1 (en) | 2004-09-10 |
Family
ID=32214038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0085871A KR100447974B1 (en) | 2001-12-27 | 2001-12-27 | Method for forming photo resist pattrn |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100447974B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100781876B1 (en) * | 2006-12-28 | 2007-12-05 | 주식회사 하이닉스반도체 | Method for manufacturing of semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920005352A (en) * | 1990-08-08 | 1992-03-28 | 김광호 | Micro pattern formation method using multilayer resist |
KR930024088A (en) * | 1992-05-16 | 1993-12-21 | 김광호 | Pattern Formation Method |
KR940016481A (en) * | 1992-12-04 | 1994-07-23 | 김광호 | Fine pattern formation method by photolithography process |
KR19990058937A (en) * | 1997-12-30 | 1999-07-26 | 구본준 | Patterning method of semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950006347B1 (en) * | 1992-05-16 | 1995-06-14 | 삼성전자주식회사 | Patterning method |
-
2001
- 2001-12-27 KR KR10-2001-0085871A patent/KR100447974B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920005352A (en) * | 1990-08-08 | 1992-03-28 | 김광호 | Micro pattern formation method using multilayer resist |
KR930024088A (en) * | 1992-05-16 | 1993-12-21 | 김광호 | Pattern Formation Method |
KR940016481A (en) * | 1992-12-04 | 1994-07-23 | 김광호 | Fine pattern formation method by photolithography process |
KR19990058937A (en) * | 1997-12-30 | 1999-07-26 | 구본준 | Patterning method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20030055790A (en) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6599844B2 (en) | Method and forming fine patterns of semiconductor devices using passivation layers | |
JP2002110510A (en) | Pattern forming method | |
US6764946B1 (en) | Method of controlling line edge roughness in resist films | |
US5922516A (en) | Bi-layer silylation process | |
KR100415091B1 (en) | method for manufacturing fine pattern | |
KR100741926B1 (en) | Method for forming poly-silicon pattern | |
KR100447974B1 (en) | Method for forming photo resist pattrn | |
JP2674589B2 (en) | Method of forming resist pattern | |
US20220057715A1 (en) | Substrate treating composition and method for fabricating a semiconductor device using the same | |
JP2932462B1 (en) | Surface patterning method for semiconductor manufacturing | |
JPH07321091A (en) | Etching and wiring forming method | |
KR100810422B1 (en) | Method of forming pattern in a semiconductor device | |
JPH058856B2 (en) | ||
KR19990059158A (en) | Method of forming photoresist pattern using silicide | |
KR910006544B1 (en) | Process for forming contact hole | |
KR100607776B1 (en) | Method for forming hard mask in semiconductor lithography procedure | |
KR960000186B1 (en) | Fine pattern forming method of semiconductor device | |
JPH0344646A (en) | Formation of resist pattern | |
KR100672725B1 (en) | Method for Fabrication Semiconductor Device | |
JPH0343741A (en) | Production of semiconductor device | |
KR19990057381A (en) | Manufacturing method of fine pattern of semiconductor device | |
JPH01297648A (en) | Production of semiconductor device | |
JPH04155816A (en) | Manufacture of semiconductor device | |
JPS60106132A (en) | Formation of pattern | |
KR20040063192A (en) | Photograph etching method for producing semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |