JPH05326503A - Forming method of line pattern - Google Patents

Forming method of line pattern

Info

Publication number
JPH05326503A
JPH05326503A JP14859492A JP14859492A JPH05326503A JP H05326503 A JPH05326503 A JP H05326503A JP 14859492 A JP14859492 A JP 14859492A JP 14859492 A JP14859492 A JP 14859492A JP H05326503 A JPH05326503 A JP H05326503A
Authority
JP
Japan
Prior art keywords
pattern
film
sidewall
forming
line pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14859492A
Other languages
Japanese (ja)
Inventor
Kiyoshi Kishimoto
喜芳 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14859492A priority Critical patent/JPH05326503A/en
Publication of JPH05326503A publication Critical patent/JPH05326503A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable fine line pattern, hardly formed by photolithography, to be formed easily. CONSTITUTION:After the formation of a pattern 13 on a substrate 11 in the first step, a side wall forming film 14 is formed as if covering the pattern 13 later to form a sidewall 15 out of the sidewall forming film 14 on the sidewall of the pattern 13. Next, the pattern 13 is removed in the second step. Resultantly, the remaining sidewall 15 is to become a wire pattern 16. Besides, the other step to remove the upper part only of the wire pattern 16 can be performed. Otherwise, after the formation of another sidewall outside the sidewall forming film 14, the sidewall forming film 14 is etched away and then the pattern 13 and the other sidewall are removed so as to form the title wire pattern.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置を形成する
線パターンの形成方法であって、特に微細な線幅を有す
る線パターンの形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a line pattern for forming a semiconductor device, and more particularly to a method for forming a line pattern having a fine line width.

【0002】[0002]

【従来の技術】半導体装置に用いる線パターンの幅は、
半導体装置が高集積化するにともなって縮小化されてい
る。特にゲート長の短いトランジスタを形成するうえ
で、線パターン幅の縮小化が要求されている。幅の狭い
線パターンを形成する方法には、紫外線露光を用いる方
法として、i線(波長が364nm)を用いる露光法が
ある。この場合には、0.4μm〜0.5μmの幅の線
パターンが得られる。
2. Description of the Related Art The width of a line pattern used in a semiconductor device is
As semiconductor devices become highly integrated, they are being downsized. Particularly in forming a transistor having a short gate length, it is required to reduce the line pattern width. As a method of forming a narrow line pattern, there is an exposure method using i-line (wavelength is 364 nm) as a method using ultraviolet light exposure. In this case, a line pattern having a width of 0.4 μm to 0.5 μm is obtained.

【0003】またエキシマレーザ光を露光光源に用いる
エキシマレーザ露光法では、0.30μm程度の幅の線
パターンを形成することができる。また多層レジスト法
と上記エキシマレーザ露光法とを組み合わせたリソグラ
フィー技術では、0.25μm〜0.3μmの幅の線パ
ターンを形成することができる。さらに微細な幅(例え
ば0.2μmまたはそれ以下の幅)の線パターンを形成
するには、電子線による直接描画を行わなければならな
い。
In the excimer laser exposure method using an excimer laser beam as an exposure light source, a line pattern having a width of about 0.30 μm can be formed. Also, a line pattern having a width of 0.25 μm to 0.3 μm can be formed by a lithography technique that combines the multilayer resist method and the excimer laser exposure method. In order to form a line pattern with a finer width (for example, 0.2 μm or less), direct writing with an electron beam must be performed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、次世代
のトランジスタでは、0.1μm程度のゲート長が要求
されている。このため、上記i線露光法、エキシマレー
ザ露光法、多層レジスト法と上記エキシマレーザ露光法
とを組み合わせたリソグラフィー技術等では、実現が不
可能である。また電子線による直接描画では、非常に時
間がかかり、量産技術としては不適当である。
However, in the next-generation transistors, a gate length of about 0.1 μm is required. Therefore, it cannot be realized by the i-line exposure method, the excimer laser exposure method, the lithography technique that combines the multilayer resist method and the excimer laser exposure method, and the like. In addition, direct drawing with an electron beam takes a very long time and is not suitable for mass production technology.

【0005】本発明は、微細な幅の線パターンを容易に
形成するのに優れた線パターンの形成方法を提供するこ
とを目的とする。
An object of the present invention is to provide a method for forming a line pattern which is excellent in easily forming a line pattern having a fine width.

【0006】[0006]

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、第1の方
法としては、第1の工程で、基板上にパターンを形成し
た後、パターンを覆う状態にサイドウォール形成膜を形
成し、次いでパターンの側壁に形成したサイドウォール
形成膜の部分を除く他の部分の当該サイドウォール形成
膜を除去して、パターンの側壁にサイドウォールを形成
する。その後第2の工程で、パターンを除去してサイド
ウォールを残すことにより線パターンを形成する。ある
いは第2の方法としては、上記第2の工程を行った後
に、線パターンの上部を除去する工程を行う。
The present invention is a method made to achieve the above object. That is, as the first method, in the first step, after forming the pattern on the substrate, the sidewall forming film is formed so as to cover the pattern, and then the side wall forming film portion formed on the side wall of the pattern is formed. The sidewall forming film in other portions except for is removed to form sidewalls on the sidewalls of the pattern. Then, in a second step, the line pattern is formed by removing the pattern and leaving the sidewall. Alternatively, as a second method, a step of removing the upper portion of the line pattern is performed after performing the second step.

【0007】また第3の方法としては、第1の工程で、
基板上にパターンを形成した後、パターンを覆う状態に
第1の膜を形成し、次いで第1の膜の表面に第2の膜を
形成した後、パターンの側壁側の第1の膜の側部に、第
2の膜で第1のサイドウォールを形成する。その後第2
の工程で、第1のサイドウォールをエッチングマスクに
して、第1のサイドウォールとパターンとの間の第1の
膜の部分を除く他の部分の第1の膜を除去して、パター
ンの側壁に第1の膜で第2のサイドウォールを形成す
る。次いで第3の工程で、パターンと第2のサイドウォ
ールとを除去して、第2のサイドウォールのみを残す。
そして第4の工程で、第1のサイドウォールに覆われて
いた部分の第2のサイドウォールと、第2のサイドウォ
ールの上部とを除去して、線パターンを形成する。
As a third method, in the first step,
After forming the pattern on the substrate, forming the first film so as to cover the pattern, and then forming the second film on the surface of the first film, and then the side of the pattern on the side of the first film. A first sidewall is formed of the second film in the portion. Then second
In the step of, the first side wall of the pattern is removed by using the first side wall as an etching mask and removing the first film of the part other than the part of the first film between the first side wall and the pattern. Then, a second sidewall is formed of the first film. Then, in a third step, the pattern and the second sidewall are removed, leaving only the second sidewall.
Then, in a fourth step, a portion of the second sidewall covered with the first sidewall and the upper portion of the second sidewall are removed to form a line pattern.

【0008】さらに第4の方法としては、第1の工程
で、基板上にパターンを形成した後、パターンを覆う状
態に第1の膜を形成し、次いで第1の膜の表面に平坦な
表面を有する第2の膜を形成した後、パターンとほぼ同
一高さになるまで第2の膜を除去する。次いで第2の工
程で、パターン上の第1の膜を除去してパターンを露出
させ、第3の工程で、パターンと第2の膜とを除去す
る。その後第3の工程で、第2の膜で覆われていた部分
の第1の膜と第1の膜の上部とを除去して、線パターン
を形成する。
As a fourth method, in the first step, after forming a pattern on a substrate, a first film is formed so as to cover the pattern, and then a flat surface is formed on the surface of the first film. After the formation of the second film having the pattern, the second film is removed until the height is almost the same as the pattern. Next, in a second step, the first film on the pattern is removed to expose the pattern, and in a third step, the pattern and the second film are removed. Then, in a third step, the line pattern is formed by removing the portion of the first film and the upper portion of the first film which were covered with the second film.

【0009】[0009]

【作用】上記第1〜第3の方法による線パターンの形成
方法では、サイドウォールまたは第2のサイドウォール
を利用して線パターンを形成するので、線パターンが自
己整合的に形成される。このため、線パターンの幅がサ
イドウォール形成膜の膜厚または第1の膜の膜厚によっ
て決定されるので、線パターンは0.1μm程度または
それ以下の幅に形成される。
In the method of forming a line pattern according to the first to third methods, the line pattern is formed by utilizing the side wall or the second side wall, so that the line pattern is formed in a self-aligned manner. Therefore, since the width of the line pattern is determined by the film thickness of the sidewall forming film or the film thickness of the first film, the line pattern is formed with a width of about 0.1 μm or less.

【0010】また上記第4の方法による線パターンの形
成方法では、第2の膜をパターンとほぼ同一の高さまで
除去することにより、残った第2の膜は第3の方法にお
ける第1のサイドウォールと同様になる。したがって、
線パターンの幅が第1の膜の膜厚によって決定されるの
で、線パターンは0.1μm程度またはそれ以下の幅に
形成される。
In the line pattern forming method according to the fourth method, the second film is removed to a height substantially equal to the pattern, so that the remaining second film is removed from the first side of the third method. Similar to a wall. Therefore,
Since the width of the line pattern is determined by the film thickness of the first film, the line pattern is formed to have a width of about 0.1 μm or less.

【0011】[0011]

【実施例】本発明の第1の実施例を図1に示す形成工程
図により説明する。図1の(1)に示す第1の工程を行
う。この工程では、例えば通常の化学的気相成長法によ
って、基板11上にパターンを形成する膜として、例え
ば酸化シリコン膜12を成膜する。次いで通常のホトリ
ソグラフィーとエッチングとによって、上記酸化シリコ
ン膜12の2点鎖線で示す部分を除去して、残りの酸化
シリコン膜12でパターン13を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to the forming process diagram shown in FIG. The first step shown in (1) of FIG. 1 is performed. In this step, for example, a silicon oxide film 12 is formed as a film for forming a pattern on the substrate 11 by a normal chemical vapor deposition method. Then, the portion indicated by the chain double-dashed line of the silicon oxide film 12 is removed by ordinary photolithography and etching, and the pattern 13 is formed by the remaining silicon oxide film 12.

【0012】その後図1の(2)に示すように、例えば
通常の化学的気相成長法によって、上記パターン13を
覆う状態に、例えば多結晶シリコンよりなるサイドウォ
ール形成膜14を形成する。次いで通常のエッチバック
処理によって、上記パターン13の側壁に形成した上記
サイドウォール形成膜14を除く残りのサイドウォール
形成膜14(2点鎖線で示す部分)を除去することによ
り、上記パターン13の側壁にサイドウォール15を形
成する。
Thereafter, as shown in FIG. 1B, a sidewall forming film 14 made of, for example, polycrystalline silicon is formed in a state of covering the pattern 13 by, for example, an ordinary chemical vapor deposition method. Then, by a normal etch-back process, the remaining sidewall forming film 14 (the portion indicated by the chain double-dashed line) except the sidewall forming film 14 formed on the sidewall of the pattern 13 is removed, whereby the sidewall of the pattern 13 is removed. Sidewalls 15 are formed on.

【0013】次いで図1の(3)に示す第2の工程を行
う。この工程では、通常のエッチングによって、パター
ン13(2点鎖線で示す部分)を除去して前記サイドウ
ォール15を残すことにより、当該サイドウォール15
よりなる線パターン16が形成される。なお上記方法に
よる線パターン16は基板11の表面に矩形状に形成さ
れる。したがって、通常のホトリソグラフィーとエッチ
ングによって、不必要な部分の線パターン16を除去す
ることにより、所望の線パターン(図示せず)が得られ
る。
Then, the second step shown in FIG. 1C is performed. In this step, the pattern 13 (the portion indicated by the chain double-dashed line) is removed by ordinary etching to leave the side wall 15, and thus the side wall 15 is removed.
The line pattern 16 is formed. The line pattern 16 formed by the above method is formed in a rectangular shape on the surface of the substrate 11. Therefore, a desired line pattern (not shown) can be obtained by removing the line pattern 16 in an unnecessary portion by usual photolithography and etching.

【0014】上記第1の実施例による線パターンの形成
方法では、サイドウォール15で線パターン16を形成
するので、線パターン16は自己整合的に形成される。
このため、線パターン16の幅をサイドウォール形成膜
14の膜厚によって決定することが可能になるので、
0.1μm程度またはそれ以下の幅の線パターン16を
形成することが可能になる。
In the method of forming a line pattern according to the first embodiment, the line pattern 16 is formed by the side wall 15, so that the line pattern 16 is formed in a self-aligned manner.
Therefore, the width of the line pattern 16 can be determined by the film thickness of the sidewall forming film 14,
It becomes possible to form the line pattern 16 having a width of about 0.1 μm or less.

【0015】次に第2の実施例を図2に示す形成工程図
により説明する。なお第1の実施例で説明したと同様の
構成部品には同一符号を付す。前記第1の実施例で説明
した工程を終了した後、図に示すように、例えば基板1
1に対して垂直方向にエッチングが進行する異方性エッ
チングによって、前記線パターン16の上部17(2点
鎖線で示す部分)を除去する。
Next, a second embodiment will be described with reference to the forming process diagram shown in FIG. The same components as those described in the first embodiment are designated by the same reference numerals. After completing the steps described in the first embodiment, as shown in the figure, for example, the substrate 1
The upper portion 17 (the portion indicated by the chain double-dashed line) of the line pattern 16 is removed by anisotropic etching in which the etching proceeds in the direction perpendicular to 1.

【0016】なお上記エッチング工程は、通常のホトリ
ソグラフィーとエッチングによって、不必要な部分の線
パターン16を除去して所望の線パターン(図示せず)
を得た後に行うことも可能である。
In the above etching step, unnecessary line patterns 16 are removed by ordinary photolithography and etching to remove a desired line pattern (not shown).
It is also possible to do after obtaining.

【0017】上記第2の実施例による線パターンの形成
方法では、線パターン16の上部17を除去するので、
線パターン16の上部が丸くなる。このため線パターン
16上に膜形成した場合には、形成した膜のカバレジが
よくなる。
In the method of forming a line pattern according to the second embodiment, since the upper portion 17 of the line pattern 16 is removed,
The upper part of the line pattern 16 is rounded. Therefore, when a film is formed on the line pattern 16, the formed film has good coverage.

【0018】次に第3の実施例を図3に示す形成工程図
により説明する。図3の(1)に示す第1の工程を行
う。この工程では、前記第1の実施例で説明したパター
ン(13)の形成方法と同様にして、基板31上にパタ
ーン32を形成する。次いで例えば通常の化学的気相成
長法によって、パターン32を覆う状態に、例えば多結
晶シリコンよりなる第1の膜33を形成する。続いて通
常の化学的気相成長法によって、第1の膜33の表面に
第2の膜34を形成する。その後、通常のエッチバック
処理によって、第2の膜34の2点鎖線で示す部分を除
去し、上記パターン32の側壁側の上記第1の膜33の
側部に、当該第2の膜34よりなる第1のサイドウォー
ル35を形成する。
Next, a third embodiment will be described with reference to the forming process diagram shown in FIG. The first step shown in FIG. 3A is performed. In this step, the pattern 32 is formed on the substrate 31 in the same manner as the method of forming the pattern (13) described in the first embodiment. Then, a first film 33 made of, for example, polycrystalline silicon is formed in a state of covering the pattern 32 by, for example, a normal chemical vapor deposition method. Then, the second film 34 is formed on the surface of the first film 33 by a normal chemical vapor deposition method. After that, the portion indicated by the chain double-dashed line of the second film 34 is removed by a normal etchback process, and the side wall of the first film 33 on the side wall of the pattern 32 is covered with the second film 34. The first sidewall 35 is formed.

【0019】次いで図3の(2)に示す第2の工程を行
う。この工程では、上記第1のサイドウォール35をエ
ッチングマスクにした通常の異方性エッチングによっ
て、第1の膜33の2点鎖線で示す部分を除去し、上記
パターン32の側壁に上記第1の膜33よりなる第2の
サイドウォール36を形成する。
Then, a second step shown in FIG. 3B is performed. In this step, the portion indicated by the chain double-dashed line of the first film 33 is removed by normal anisotropic etching using the first sidewall 35 as an etching mask, and the first sidewall 33 is covered with the first sidewall. A second sidewall 36 made of the film 33 is formed.

【0020】続いて図3の(3)に示す第3の工程を行
う。この工程では、通常のエッチングによって、上記パ
ターン32(2点鎖線で示す部分)と上記第2のサイド
ウォール36(1点鎖線で示す部分)とを除去して、上
記第2のサイドウォール36のみを残す。
Subsequently, a third step shown in FIG. 3C is performed. In this step, the pattern 32 (the portion indicated by the two-dot chain line) and the second sidewall 36 (the portion indicated by the one-dot chain line) are removed by normal etching, and only the second sidewall 36 is removed. Leave.

【0021】その後図3の(4)に示す第4の工程を行
う。この工程では、基板31に対してほぼ垂直方向にエ
ッチングが進行する異方性エッチングによって、上記第
1のサイドウォール(35)に覆われていた部分の上記
第2のサイドウォール36(2点鎖線で示す部分)と、
上記第2のサイドウォール36の上部37(1点鎖線で
示す部分)とを除去する。そして線パターン38を形成
する。
Thereafter, a fourth step shown in FIG. 3 (4) is performed. In this step, the portion of the second sidewall 36 (two-dot chain line) covered by the first sidewall (35) is anisotropically etched so that the etching proceeds substantially perpendicularly to the substrate 31. Part indicated with),
The upper portion 37 of the second sidewall 36 (the portion indicated by the alternate long and short dash line) is removed. Then, the line pattern 38 is formed.

【0022】上記第3の実施例による線パターンの形成
方法では、第1のサイドウォール35とパターン32と
で第1の膜33を挟む状態にして当該第1の膜33をエ
ッチングするので、形成される第2のサイドウォール3
6の上部は丸く形成される。また第2のサイドウォール
36を異方性エッチングして線パターン38を形成する
ので、線パターン38は自己整合的に形成される。この
ため、線パターン38の幅を第1の膜33の膜厚によっ
て決定することが可能になるので、0.1μm程度また
はそれ以下の幅の線パターン38を形成することが可能
になる。
In the method of forming a line pattern according to the third embodiment, the first film 33 is etched with the first side wall 35 and the pattern 32 sandwiching the first film 33, so that the first film 33 is formed. Second side wall 3
The upper portion of 6 is rounded. Further, since the line pattern 38 is formed by anisotropically etching the second sidewall 36, the line pattern 38 is formed in a self-aligned manner. Therefore, the width of the line pattern 38 can be determined by the film thickness of the first film 33, so that the line pattern 38 having a width of about 0.1 μm or less can be formed.

【0023】なお上記方法による線パターン38は、基
板31の表面上に、矩形状に形成される。したがって、
通常のホトリソグラフィーとエッチングによって、不必
要な部分の線パターン38を除去することにより、所望
の線パターン(図示せず)が得られる。また第3の工程
で第2のサイドウォール36を形成した後に不必要な部
分の第2のサイドウォール36を除去し、その後第4の
工程を行って、所望の線パターン(図示せず)を得るこ
とも可能である。
The line pattern 38 formed by the above method is formed in a rectangular shape on the surface of the substrate 31. Therefore,
A desired line pattern (not shown) is obtained by removing the line pattern 38 in an unnecessary portion by usual photolithography and etching. In addition, after forming the second sidewall 36 in the third step, the unnecessary portion of the second sidewall 36 is removed, and then the fourth step is performed to form a desired line pattern (not shown). It is also possible to obtain.

【0024】次に第4の実施例を図4に示す形成工程図
により説明する。図4の(1)に示す第1の工程を行
う。この工程では、前記第1の実施例で説明したパター
ン(13)の形成方法と同様にして、基板41上にパタ
ーン42を形成する。次いで例えば通常の化学的気相成
長法によって、パターン42を覆う状態に、例えば多結
晶シリコンよりなる第1の膜43を形成する。続いて通
常の化学的気相成長法によって、第1の膜43の表面に
平坦化層よりなる第2の膜44を形成する。その後通常
のエッチバック処理によって、上記第2の膜44が上記
パターン42と同等の高さになるまで、当該第2の膜4
4の2点鎖線で示す部分を除去する。
Next, a fourth embodiment will be described with reference to the forming process diagram shown in FIG. The first step shown in FIG. 4A is performed. In this step, the pattern 42 is formed on the substrate 41 in the same manner as the method of forming the pattern (13) described in the first embodiment. Then, a first film 43 made of, for example, polycrystalline silicon is formed in a state of covering the pattern 42 by, for example, a normal chemical vapor deposition method. Then, a second film 44 made of a planarizing layer is formed on the surface of the first film 43 by a normal chemical vapor deposition method. Then, the second film 44 is subjected to a normal etch-back process until the second film 44 has a height equivalent to that of the pattern 42.
The portion indicated by the two-dot chain line in 4 is removed.

【0025】次いで図4の(2)に示す第2の工程を行
う。この工程では、通常のエッチバック処理によって、
上記パターン42上の第1の膜43の2点鎖線で示す部
分を除去する。そしてパターン42の上面を表出させ
る。
Then, the second step shown in FIG. 4B is performed. In this process, by the usual etch back process,
The portion of the first film 43 on the pattern 42 indicated by the chain double-dashed line is removed. Then, the upper surface of the pattern 42 is exposed.

【0026】続いて図4の(3)に示す第3の工程を行
う。この工程では、通常のエッチングによって、上記パ
ターン42(2点鎖線で示す部分)と上記第2の膜44
(1点鎖線で示す部分)とを除去する。
Subsequently, the third step shown in FIG. 4C is performed. In this step, the pattern 42 (the portion indicated by the chain double-dashed line) and the second film 44 are formed by normal etching.
(The portion indicated by the one-dot chain line) is removed.

【0027】その後図4の(4)に示す第4の工程を行
う。この工程では、基板41に対してほぼ垂直方向にエ
ッチングが進行する異方性エッチングによって、上記第
2の膜(44)で覆われていた部分の上記第1の膜43
(2点鎖線で示す部分)と当該第1の膜43の上部(1
点鎖線で示す部分)とを除去する。そして残った第1の
膜43が線パターン45になる。
Thereafter, a fourth step shown in FIG. 4 (4) is performed. In this step, the portion of the first film 43 covered with the second film (44) is anisotropically etched so that the etching proceeds in a direction substantially perpendicular to the substrate 41.
(The part indicated by the chain double-dashed line) and the upper part of the first film 43 (1
(Dashed line) and are removed. Then, the remaining first film 43 becomes the line pattern 45.

【0028】上記第4の実施例による線パターンの形成
方法では、第2の膜44をパターン42とほぼ同一の高
さまで除去することにより、残った第2の膜44は第3
の実施例で説明した第2のサイドウォール(35)と同
様の働きをする。したがって線パターン45が自己整合
的に形成されるので、線パターン45の幅は第1の膜4
3の膜厚によって決定される。よって、線パターン45
は、0.1μm程度またはそれ以下の幅に形成される。
In the method of forming a line pattern according to the fourth embodiment, the second film 44 is removed to a height substantially the same as that of the pattern 42, so that the remaining second film 44 becomes a third film.
The same function as the second sidewall (35) described in the above embodiment. Therefore, since the line pattern 45 is formed in a self-aligned manner, the width of the line pattern 45 is equal to that of the first film 4.
It is determined by the film thickness of 3. Therefore, the line pattern 45
Is formed to have a width of about 0.1 μm or less.

【0029】なお上記方法による線パターン45は、基
板41の表面上に矩形状に形成される。したがって、通
常のホトリソグラフィーとエッチングによって、不必要
な部分の線パターン45を除去することにより、所望の
線パターン(図示せず)が得られる。また第3の工程を
終了した後に不必要な部分の第1の膜43を除去し、そ
の後第4の工程を行って、所望の線パターン(図示せ
ず)を得ることも可能である。
The line pattern 45 formed by the above method is formed in a rectangular shape on the surface of the substrate 41. Therefore, a desired line pattern (not shown) can be obtained by removing the line pattern 45 in an unnecessary portion by usual photolithography and etching. It is also possible to remove the unnecessary portion of the first film 43 after the third step and then perform the fourth step to obtain a desired line pattern (not shown).

【0030】[0030]

【発明の効果】以上、説明したように本発明によれば、
パターンの側壁に形成した膜を利用して線パターンを形
成するので、線パターンが自己整合的に形成される。こ
のため、線パターンの幅をパターンの側壁に形成したサ
イドウォール形成膜の膜厚または第1の膜の膜厚によっ
て決定することができる。したがって、0.1μm程度
またはそれ以下の幅の線パターンを形成することができ
る。よって、例えばゲート長が非常に短いトランジスタ
を形成することが可能になり、トランジスタの高集積化
を一段と進めることが可能になる。
As described above, according to the present invention,
Since the line pattern is formed using the film formed on the sidewall of the pattern, the line pattern is formed in a self-aligned manner. Therefore, the width of the line pattern can be determined by the film thickness of the sidewall forming film formed on the side wall of the pattern or the film thickness of the first film. Therefore, a line pattern having a width of about 0.1 μm or less can be formed. Therefore, for example, a transistor having a very short gate length can be formed, and high integration of the transistor can be further advanced.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例の形成工程図である。FIG. 1 is a diagram illustrating a forming process according to a first embodiment.

【図2】第2の実施例の形成工程図である。FIG. 2 is a diagram illustrating a forming process according to a second embodiment.

【図3】第3の実施例の形成工程図である。FIG. 3 is a diagram illustrating a forming process according to a third embodiment.

【図4】第4の実施例の形成工程図である。FIG. 4 is a diagram illustrating a forming process according to a fourth embodiment.

【符号の説明】[Explanation of symbols]

11 基板 13 パターン 14 サイドウォール形成膜 15 サイドウォール 16 線パターン 17 線パターンの上部 31 基板 32 パターン 33 第1の膜 34 第2の膜 35 第1のサイドウォール 36 第2のサイドウォール 37 第2のサイドウォールの上部 38 線パターン 41 基板 42 パターン 43 第1の膜 44 第2の膜 45 線パターン 11 Substrate 13 Pattern 14 Sidewall Forming Film 15 Sidewall 16 Line Pattern 17 Top of Line Pattern 31 Substrate 32 Pattern 33 First Film 34 Second Film 35 First Sidewall 36 Second Sidewall 37 Second Upper part of sidewall 38 Line pattern 41 Substrate 42 Pattern 43 First film 44 Second film 45 Line pattern

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上にパターンを形成した後、前記パ
ターンを覆う状態にサイドウォール形成膜を形成し、次
いで前記パターンの側壁に形成した前記サイドウォール
形成膜の部分を除く他の部分の当該サイドウォール形成
膜を除去して、前記パターンの側壁にサイドウォールを
形成する第1の工程と、 前記パターンを除去して前記サイドウォールを残すこと
により、当該サイドウォールで線パターンを形成する第
2の工程とを行うことを特徴とする線パターンの形成方
法。
1. After forming a pattern on a substrate, a side wall forming film is formed in a state of covering the pattern, and then a part of the side wall forming film other than the side wall forming film formed on the side wall of the pattern is formed. A first step of removing the sidewall formation film to form a sidewall on the sidewall of the pattern; and a second step of removing the pattern and leaving the sidewall to form a line pattern with the sidewall. And a step of forming a line pattern.
【請求項2】 前記請求項1記載の線パターンの形成方
法において、 前記第1の工程と前記第2の工程とを行った後に、前記
線パターンの上部のみを除去する工程を行うことを特徴
とする線パターンの形成方法。
2. The method for forming a line pattern according to claim 1, wherein after the first step and the second step, a step of removing only an upper portion of the line pattern is performed. And a method of forming a line pattern.
【請求項3】 基板上にパターンを形成した後、当該パ
ターンを覆う状態に第1の膜を形成し、次いで前記第1
の膜の表面に第2の膜を形成した後、前記パターンの側
壁側の前記第1の膜の側部に、前記第2の膜で第1のサ
イドウォールを形成する第1の工程と、 前記第1のサイドウォールをエッチングマスクにして、
前記第1のサイドウォールと前記パターンとの間の前記
第1の膜の部分を除く他の部分の当該第1の膜を除去し
て、前記パターンの側壁に前記第1の膜で第2のサイド
ウォールを形成する第2の工程と、 前記パターンと前記第2のサイドウォールとを除去し
て、前記第2のサイドウォールのみを残す第3の工程
と、 前記第1のサイドウォールに覆われていた部分の前記第
2のサイドウォールと、前記第2のサイドウォールの上
部とを除去して、線パターンを形成する第4の工程とを
行うことを特徴とする線パターンの形成方法。
3. After forming a pattern on a substrate, a first film is formed so as to cover the pattern, and then the first film is formed.
A second step of forming a second film on the surface of the film, and then forming a first sidewall of the second film on a side portion of the first film on the side wall side of the pattern, Using the first sidewall as an etching mask,
A portion of the first film other than the portion of the first film between the first sidewall and the pattern is removed, and a second film of the first film is formed on a sidewall of the pattern. A second step of forming sidewalls; a third step of removing the pattern and the second sidewalls, leaving only the second sidewalls; and a step of being covered with the first sidewalls. The method of forming a line pattern, comprising: performing a fourth step of forming a line pattern by removing the second side wall and the upper portion of the second side wall of the existing portion.
【請求項4】 基板上にパターンを形成した後、当該パ
ターンを覆う状態に第1の膜を形成し、次いで前記第1
の膜の表面に平坦な表面を有する第2の膜を形成した
後、前記パターンとほぼ同一高さになるまで前記第2の
膜を除去する第1の工程と、 前記パターン上の前記第1の膜を除去することにより当
該パターンを表出させる第2の工程と、 前記パターンと前記第2の膜とを除去する第3の工程
と、 前記第2の工程において前記第2の膜で覆われていた部
分の第1の膜と前記第1の膜の上部とを除去することに
より残った前記第1の膜で線パターンを形成する第4の
工程とを行うことを特徴とする線パターンの形成方法。
4. After forming a pattern on a substrate, a first film is formed so as to cover the pattern, and then the first film is formed.
Forming a second film having a flat surface on the surface of the first film, and then removing the second film until the second film has substantially the same height as the pattern; and the first step on the pattern. A second step of exposing the pattern by removing the second film, a third step of removing the pattern and the second film, and a step of covering the second film in the second step. And a fourth step of forming a line pattern with the remaining first film by removing the portion of the first film and the upper portion of the first film that were left open. Forming method.
JP14859492A 1992-05-15 1992-05-15 Forming method of line pattern Pending JPH05326503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14859492A JPH05326503A (en) 1992-05-15 1992-05-15 Forming method of line pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14859492A JPH05326503A (en) 1992-05-15 1992-05-15 Forming method of line pattern

Publications (1)

Publication Number Publication Date
JPH05326503A true JPH05326503A (en) 1993-12-10

Family

ID=15456250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14859492A Pending JPH05326503A (en) 1992-05-15 1992-05-15 Forming method of line pattern

Country Status (1)

Country Link
JP (1) JPH05326503A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334992A (en) * 2001-05-10 2002-11-22 Kawasaki Microelectronics Kk Semiconductor device and manufacturing method thereof
US6828634B2 (en) 2001-01-29 2004-12-07 Fujitsu Limited Semiconductor device with two types of FET's having different gate lengths and its manufacture method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828634B2 (en) 2001-01-29 2004-12-07 Fujitsu Limited Semiconductor device with two types of FET's having different gate lengths and its manufacture method
JP2002334992A (en) * 2001-05-10 2002-11-22 Kawasaki Microelectronics Kk Semiconductor device and manufacturing method thereof
JP4707259B2 (en) * 2001-05-10 2011-06-22 川崎マイクロエレクトロニクス株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP3406302B2 (en) Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device
US6514672B2 (en) Dry development process for a bi-layer resist system
US4707218A (en) Lithographic image size reduction
JP4046436B2 (en) Contact formation method for semiconductor device
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
JP2002280388A (en) Manufacturing method of semiconductor device
US20030064585A1 (en) Manufacture of semiconductor device with spacing narrower than lithography limit
JP3866155B2 (en) Semiconductor device and manufacturing method thereof
US20060011575A1 (en) [method of reducing pattern pitch in integrated circuits]
US5693548A (en) Method for making T-gate of field effect transistor
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
JP2765561B2 (en) Fabrication method of fine aerial wiring
JP4095588B2 (en) Method for defining a minimum pitch that exceeds photolithographic resolution in an integrated circuit
JP3585039B2 (en) Hole forming method
JPH05326503A (en) Forming method of line pattern
JP3685832B2 (en) Manufacturing method of semiconductor device
JP3090838B2 (en) Method for manufacturing semiconductor device
JPH06120211A (en) Manufacture of semiconductor device
US6583036B1 (en) Method of manufacturing a semiconductor device
JP2932462B1 (en) Surface patterning method for semiconductor manufacturing
JP3203845B2 (en) Method of forming gate electrode
JPH03257825A (en) Manufacture of semiconductor device
JPS63258020A (en) Formation of element isolation pattern
US20040132273A1 (en) Formation method of gate electrode in semiconductor