KR100928510B1 - Implant Pattern CD-JEV and Method of Producing the Same - Google Patents

Implant Pattern CD-JEV and Method of Producing the Same Download PDF

Info

Publication number
KR100928510B1
KR100928510B1 KR1020070136633A KR20070136633A KR100928510B1 KR 100928510 B1 KR100928510 B1 KR 100928510B1 KR 1020070136633 A KR1020070136633 A KR 1020070136633A KR 20070136633 A KR20070136633 A KR 20070136633A KR 100928510 B1 KR100928510 B1 KR 100928510B1
Authority
KR
South Korea
Prior art keywords
pattern
implant
oxide layer
poly
layer
Prior art date
Application number
KR1020070136633A
Other languages
Korean (ko)
Other versions
KR20090068848A (en
Inventor
김호근
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070136633A priority Critical patent/KR100928510B1/en
Publication of KR20090068848A publication Critical patent/KR20090068848A/en
Application granted granted Critical
Publication of KR100928510B1 publication Critical patent/KR100928510B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Abstract

반도체 임플란 패턴 공정에서 폴리 블럭 생성 공정을 게이트 레티클 제작시 삽입하므로써 소자의 특성을 안정화시킬 수 있는 임플란트 패턴 CD KEY 생성 방법.Implant pattern CD KEY generation method which can stabilize device characteristics by inserting poly block generation process in gate reticle in semiconductor implant pattern process.

임플란트, 폴리, 임계치수 Implant, Poly, Critical Dimension

Description

임플란트 패턴 ＣＤ-ＫＥＹ 및 그 생성 방법{An implant pattern CD key and a method of fabricating the same}An implant pattern CD key and a method of fabricating the same

본 발명은 반도체 제조 방법에 관한 것으로서, 더욱 상세하게는 임플란트 패턴의 크기를 일정하게 조절하기 위한 임플란트 패턴 CD key의 생성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor, and more particularly, to a method of generating an implant pattern CD key for constantly adjusting the size of the implant pattern.

일반적으로 반도체 소자를 제조하기 위한 공정에서 소자 분리막은 도 1a 내지 도 1h의 공정에 따라 생성된다.In general, in the process for manufacturing a semiconductor device, the device isolation layer is formed according to the process of FIGS. 1A to 1H.

반도체 기판(11)위에 산화막(oxide)(12)과 질화막(nitride)(13)을 올리고, 그 위에 감광막(photo resistor)(14)을 도포한다. 이어, 마스크를 이용하여 패턴을 뜨고 산화막(12)과 질화막(13)의 일부를 식각한다. 감광막(14)을 제거한 후, 상기 질화막(13)을 마스크로 하여 트렌치(15)를 형성한다. 이어, 산화규소(si-oxide)(16)로 이루어진 산화층을 충진한다. 화학기계적평탄화(Chemical mechanical planarization) 공정을 수행한다.An oxide 12 and a nitride 13 are placed on the semiconductor substrate 11, and a photoresist 14 is applied thereon. Subsequently, a pattern is formed using a mask to etch portions of the oxide film 12 and the nitride film 13. After removing the photosensitive film 14, the trench 15 is formed using the nitride film 13 as a mask. Subsequently, an oxide layer made of silicon oxide (si-oxide) 16 is filled. A chemical mechanical planarization process is performed.

소자가 전기적으로 작동하기 위해서 일정 부위에 임플란트(implant)를 주입하는 공정을 수행한다. 이때 사전에 도 1i에서와 같이 감광막(17)을 이용하여 소 자의 일정 크기 영역을 선택적으로 마스킹하는 것을 임플란트 패턴 공정이라 한다.In order to operate the device electrically, an implant is implanted into a predetermined part. In this case, selectively masking a predetermined size region of the element by using the photosensitive layer 17 as shown in FIG. 1I is called an implant pattern process.

안정적인 소자 특성을 확보하기 위해 이 임플란트 패턴의 임계치수(critical dimension: 이하 "CD"라 칭함)가 일정하게 조절되어야 한다. 임플란트 패턴의 임계치수를 조절하기 위해 소자의 특정부위에 임플란트 CD KEY를 생성하여 임계치수를 관리한다. 종래 기술에 따르면, 트렌치에 대한 평탄화 공정 후 산화층 위의 임플란트 CD KEY를 측정하게 된다. 이때, 상기 산화층(si-oxide)의 두께(thickness) 변동으로 인해 빛의 반사(Reflectivity) 산포가 발생하게 된다. 빛의 반사는 결국 이온 주입 등에 영향을 주어 임플란트 CD의 산포가 심하게 발생한다. 이런 산포로 인해 임플란트 패턴 임계치수의 공정능력이 떨어져 소자 불량 현상이 발생하고 있다.In order to ensure stable device characteristics, the critical dimension (hereinafter referred to as "CD") of this implant pattern must be constantly adjusted. In order to control the critical dimension of the implant pattern, an implant CD key is generated in a specific part of the device to manage the critical dimension. According to the prior art, the implant CD KEY on the oxide layer is measured after the planarization process for the trench. At this time, reflectance of light is scattered due to variation in thickness of the oxide (si-oxide). The reflection of light eventually affects ion implantation and the like, and the scatter of implant CD is severely generated. Due to this dispersion, the defect of the implant pattern critical dimension is reduced, causing device defects.

본 발명은 반도체 소자의 특성을 안정화시킬 수 있는 임플란트 패턴 CD Key 생성 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide an implant pattern CD key generation method that can stabilize the characteristics of the semiconductor device.

본 발명의 다른 목적은 일정 시간 내의 처리량을 개선할 수 있는 임플란트 패턴 CD Key 생성 방법을 제공하는 것이다.Another object of the present invention is to provide a method for generating an implant pattern CD key which can improve throughput within a certain time.

본 발명의 또 다른 목적은 임플란트 패턴 공정에서의 빛의 반사에 의한 영향을 줄일 수 있는 임플란트 패턴 CD Key 생성 방법을 제공하는 것이다.Still another object of the present invention is to provide an implant pattern CD key generation method which can reduce the influence of light reflection in the implant pattern process.

이러한 목적을 달성하기 위한 본 발명에 따른 임플란트 패턴 CD Key 생성 방법은 폴리 패턴을 이용하는 것을 특징으로 한다.The method for generating an implant pattern CD key according to the present invention for achieving this object is characterized by using a poly pattern.

본 발명에 따른 임플란트 패턴 CD Key 생성 방법의 다른 특징은 반도체 기판 위에 트렌치를 형성하는 과정; 상기 트렌치에 산화규소로 이루어진 산화층을 충진하는 과정; 상기 산화층을 평탄화하는 과정; 상기 산화층 위에 폴리 층을 증착한 후, 상기 산화층 상에만 남도록 상기 폴리 층을 패터닝 하여 폴리 패턴을 형성하는 과정; 및 상기 폴리 패턴이 형성된 상기 반도체 기판 전면에 감광막을 형성한 후, 임플란트 주입을 위해 상기 폴리 패턴의 일부 영역이 노출되도록 상기 감광막을 패터닝 하는 과정을 포함하여 이루어지는 점이다.Another aspect of the method for generating an implant pattern CD Key according to the present invention comprises the steps of forming a trench on a semiconductor substrate; Filling the trench with an oxide layer of silicon oxide; Planarizing the oxide layer; Depositing a poly layer on the oxide layer and patterning the poly layer to remain only on the oxide layer to form a poly pattern; And forming a photoresist film on the entire surface of the semiconductor substrate on which the poly pattern is formed, and then patterning the photoresist film to expose a portion of the poly pattern for implant implantation.

본 발명에 따른 임플란트 패턴 CD Key 생성 방법의 구체적 특징은 상기 폴리 패턴형성과정이 게이트 레티클(reticle) 제작시에 이루어지는 점이다.A specific feature of the method for generating an implant pattern CD key according to the present invention is that the poly pattern forming process is performed at the time of manufacturing a gate reticle.

본 발명에 따른 임플란트 패턴 CD key 생성방법은 다음과 같은 효과를 갖는 다.The implant pattern CD key generation method according to the present invention has the following effects.

첫째, 임플란트 패턴 공정에서 빛의 반사에 의한 영향을 줄일 수 있는 효과를 기대할 수 있다.First, the effect of reducing the influence of light reflection in the implant pattern process can be expected.

둘째, 반도체 소자의 특성을 안정화시킬 수 있는 효과를 기대할 수 있다.Second, the effect of stabilizing the characteristics of the semiconductor device can be expected.

셋째, 일정 시간 내의 처리량을 개선할 수 있는 효과를 기대할 수 있다.Third, the effect of improving the throughput within a certain time can be expected.

이하, 첨부된 도면을 참조로 본 발명에 따른 임플란트 패턴 CD key 생성방법을 설명하기로 한다.Hereinafter, a method of generating an implant pattern CD key according to the present invention will be described with reference to the accompanying drawings.

도 2a 내지 도 2h까지의 공정은 종래 기술과 동일하다. 즉, 반도체 기판(21)위에 산화막(oxide)(22)과 질화막(nitride)(23)을 올리고, 그 위에 감광막(photo resistor)(24)을 도포한다. 이어, 마스크를 이용하여 도 2b에서와 같이, 패턴을 뜨고 도 2c에서와 같이 산화막(22)과 질화막(23)의 일부를 식각한다. 이어 도 2d에서 보는 바와 같이 감광막(24)을 제거한 후, 상기 질화막(13)을 마스크로 하여 도 2e에서 보는 바와 같이 트렌치(25)를 형성한다. 이어, 도 2f와 같이 산화규소(si-oxide)로 이루어진 산화층(26)을 충진한다. 화학기계적평탄화(Chemical mechanical planarization) 공정을 수행하여 도 2g에서와 같이 산화층(26)을 평탄화한다. 이 상태에서 도 2h와 같이 산화막(22)과 질화막(23)을 제거하여 산화층(26)이 돌출되는 형태가 되도록 한다.The process up to FIGS. 2A-2H is the same as in the prior art. That is, an oxide 22 and a nitride 23 are placed on the semiconductor substrate 21, and a photo resistor 24 is applied thereon. Subsequently, as shown in FIG. 2B, a pattern is formed using a mask, and portions of the oxide film 22 and the nitride film 23 are etched as shown in FIG. 2C. Subsequently, the photoresist film 24 is removed as shown in FIG. 2D, and the trench 25 is formed as shown in FIG. 2E by using the nitride film 13 as a mask. Next, as shown in FIG. 2F, an oxide layer 26 made of silicon oxide (si-oxide) is filled. A chemical mechanical planarization process is performed to planarize the oxide layer 26 as shown in FIG. 2G. In this state, as illustrated in FIG. 2H, the oxide film 22 and the nitride film 23 are removed so that the oxide layer 26 protrudes.

이어, 도 2i에서와 같이 상기 반도체 기판 전면에 폴리 막(Poly layer)(27)을 형성한 다음, 그 위에 도 2j와 같이 감광막(28)을 도포한다. 이후, 상기 산화 층(26) 위에 남겨질 폴리 막(poly layer)(27)의 넓이만큼의 감광막(28)을 남긴다.Next, as shown in FIG. 2I, a poly layer 27 is formed on the entire surface of the semiconductor substrate, and then a photoresist layer 28 is coated thereon as shown in FIG. 2J. Thereafter, the photoresist layer 28 as much as the width of the poly layer 27 to be left on the oxide layer 26 is left.

도 2l에서 보는 바와 같이, 전면 노광을 수행하여 상기 감광막(28)을 마스크로 하여 폴리 층(27)을 식각하면 도 2m에서 보는 바와 같이 형성된다. 이후, 도 2n에서와 같이 폴리 패턴(27a)만 남도록 위의 감광막(28)을 제거한다.As shown in FIG. 2L, the poly layer 27 is etched using the photosensitive film 28 as a mask by performing front exposure, as shown in FIG. 2M. Thereafter, the photoresist layer 28 is removed such that only the poly pattern 27a remains as shown in FIG. 2N.

이어, 임플란트를 주입하기 위한 패턴을 형성하기 위한 공정이 수행된다. 즉, 도 2o와 같이 폴리 패턴(27a)이 형성된 반도체 기판 전면에 감광막(29)을 형성한다. 이어, 도 2p와 같이 임플란트를 주입하기 위해 상기 감광막(29)에 패턴을 형성한다. 이때, 산화층(26) 위의 폴리 패턴(27a)에 의해 빛의 난반사가 차단된다. 따라서, 임플란트 패턴의 임계치수(CD)가 정확하게 조절될 수 있다.Subsequently, a process for forming a pattern for implanting an implant is performed. That is, as illustrated in FIG. 2O, the photosensitive film 29 is formed on the entire surface of the semiconductor substrate on which the poly pattern 27a is formed. Subsequently, a pattern is formed on the photoresist layer 29 to implant the implant as shown in FIG. 2P. At this time, diffuse reflection of light is blocked by the poly pattern 27a on the oxide layer 26. Thus, the critical dimension CD of the implant pattern can be accurately adjusted.

도 3a 및 도 3b는 종래 기술 및 본 발명에 따른 임플란트 CD 생성 방법에 따른 CD 산포를 측정한 결과를 비교하여 나타낸 것이다.3a and 3b show a comparison of the results obtained by measuring the CD distribution according to the implant CD production method according to the prior art and the present invention.

도 3a에서 보는 바와 같이, 종래 기술에 따른 임플란트 CD 생성 방법에서는 트렌치의 산화층의 두께가 약 80nm의 산포를 발생하는 경우, 임플란트 CD의 산포가 약 100nm에 이르렀다.As shown in FIG. 3A, in the implant CD production method according to the related art, when the thickness of the oxide layer of the trench produces about 80 nm of dispersion, the distribution of the implant CD reaches about 100 nm.

그러나, 본 발명에 따른 방법을 적용한 경우에는 도 3b에서와 같이, 동일한 두께의 산화층 산포가 발생하는 경우에도 폴리 패턴의 두께가 10nm이상만 되면 임플란트 산포가 전혀 발생하지 않는 것을 알 수 있다.However, in the case of applying the method according to the present invention, as shown in FIG. 3B, even when an oxide layer dispersion of the same thickness occurs, it can be seen that implant dispersion does not occur at all when the thickness of the poly pattern is 10 nm or more.

도 1a 내지 도 1j는 종래 기술에 따른 임플란트 패턴 CD Key 생성공정에서의 반도체 단면을 나타낸 예시도이다.1A to 1J are exemplary views showing a semiconductor cross section in an implant pattern CD key generation process according to the prior art.

도 2a 내지 도 2p는 본 발명에 따른 임플란트 패턴 CD Key 생성공정에서의 반도체 단면을 나타낸 예시도이다.2A to 2P are exemplary views showing a semiconductor cross section in an implant pattern CD key generation process according to the present invention.

도 3a 및 도 3b는 종래 기술 및 본 발명에 따른 임플란트 CD 생성 방법에 따른 CD 산포를 측정한 결과를 비교하여 나타낸 것이다.3a and 3b show a comparison of the results obtained by measuring the CD distribution according to the implant CD production method according to the prior art and the present invention.

Claims (4)

반도체 기판 위에 트렌치를 형성하는 과정;Forming a trench on the semiconductor substrate; 상기 트렌치에 산화규소로 이루어진 산화층을 충진하는 과정;Filling the trench with an oxide layer of silicon oxide; 상기 산화층을 평탄화하는 과정;Planarizing the oxide layer; 상기 산화층 위에 폴리 층을 증착한 후, 상기 산화층 상에만 남도록 상기 폴리 층을 패터닝 하여 폴리 패턴을 형성하는 과정;Depositing a poly layer on the oxide layer and patterning the poly layer to remain only on the oxide layer to form a poly pattern; 상기 폴리 패턴이 형성된 상기 반도체 기판 전면에 감광막을 형성한 후, 임플란트 주입을 위해 상기 폴리 패턴의 일부 영역이 노출되도록 상기 감광막을 패터닝 하는 과정을 포함하여 이루어지는 임플란트 패턴 시디 키(CD KEY) 생성 방법.And forming a photoresist film on the entire surface of the semiconductor substrate on which the poly pattern is formed, and then patterning the photoresist film to expose a portion of the poly pattern for implant implantation. 제 1 항에 있어서, 상기 폴리 패턴은 게이트 레티클(reticle) 제작시에 형성되는 것을 특징으로 하는 임플란트 패턴 시디 키(CD KEY) 생성 방법.The method of claim 1, wherein the poly pattern is formed during fabrication of a gate reticle. 반도체 기판;Semiconductor substrates; 상기 기판에 형성된 트렌치에 충진되며, 상기 기판보다 돌출되도록 형성된 산화층;An oxide layer filled in the trench formed in the substrate and protruding from the substrate; 상기 산화층 위에 상기 산화층과 충첩되도록 형성된 폴리 패턴을 포함하여 이루어지는 임플란트 패턴 시디 키(CD KEY).An implant pattern CD key comprising a poly pattern formed on the oxide layer so as to be folded with the oxide layer. 제 1 항에 있어서, The method of claim 1, 상기 산화층은 상기 반도체 기판보다 돌출되도록 형성되는 것을 특징으로 하는 임플란트 패턴 시디 키(CD KEY) 생성 방법.And the oxide layer is formed to protrude from the semiconductor substrate.
KR1020070136633A 2007-12-24 2007-12-24 Implant Pattern CD-JEV and Method of Producing the Same KR100928510B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136633A KR100928510B1 (en) 2007-12-24 2007-12-24 Implant Pattern CD-JEV and Method of Producing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136633A KR100928510B1 (en) 2007-12-24 2007-12-24 Implant Pattern CD-JEV and Method of Producing the Same

Publications (2)

Publication Number Publication Date
KR20090068848A KR20090068848A (en) 2009-06-29
KR100928510B1 true KR100928510B1 (en) 2009-11-26

Family

ID=40996178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136633A KR100928510B1 (en) 2007-12-24 2007-12-24 Implant Pattern CD-JEV and Method of Producing the Same

Country Status (1)

Country Link
KR (1) KR100928510B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040101715A (en) * 2003-05-26 2004-12-03 주식회사 하이닉스반도체 Method of forming overlay vernier of flash memory device
KR20070019473A (en) * 2005-08-12 2007-02-15 삼성전자주식회사 Method for fabricating align key during well structure formation process and method for fabricating isolation structure using the same
JP2007194357A (en) 2006-01-18 2007-08-02 Fujifilm Corp Registration mark and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040101715A (en) * 2003-05-26 2004-12-03 주식회사 하이닉스반도체 Method of forming overlay vernier of flash memory device
KR20070019473A (en) * 2005-08-12 2007-02-15 삼성전자주식회사 Method for fabricating align key during well structure formation process and method for fabricating isolation structure using the same
JP2007194357A (en) 2006-01-18 2007-08-02 Fujifilm Corp Registration mark and manufacturing method thereof

Also Published As

Publication number Publication date
KR20090068848A (en) 2009-06-29

Similar Documents

Publication Publication Date Title
TWI474391B (en) A nano imprint technique with increased flexibility with respect to alignment and feature shaping
KR100928510B1 (en) Implant Pattern CD-JEV and Method of Producing the Same
US7845868B1 (en) Apparatus for semiconductor manufacturing process
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100807074B1 (en) Method for fabrication a semiconductor device
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR20060134596A (en) Method for manufacturing semiconductor device
KR100395908B1 (en) Method for manufacturing an alignment key of semiconductor device
CN112670168B (en) Method for forming semiconductor structure and transistor
KR100638958B1 (en) Method for forming fine patterns of semiconductor device
KR100866681B1 (en) Method for forming pattern of semiconductor device
KR100827520B1 (en) Method for manufacturing semiconductor device
KR100880234B1 (en) Method for fabricating optical proximity correction mask
JP2010021416A (en) Method for manufacturing semiconductor device
KR100370159B1 (en) Method for Fabricating Semiconductor Device
KR100586531B1 (en) Method for settlement of etching time of pattern by pattern density
US20090201474A1 (en) Semiconductor Devices and Methods of Manufacture Thereof
US20050026049A1 (en) Method for forming an opening on an alternating phase shift mask
KR20060074968A (en) Method for fabricating semiconductor device
KR20060136174A (en) Method for manufacturing fine pattern
KR20070006055A (en) Method of forming fine hole and landing pad of a semiconductor device simultaneously
KR20070081214A (en) Method for fabricating the same of semiconductor
KR20080095606A (en) Method of forming a photoresist pattern in a semiconductor device
KR20070000204A (en) Method for manufacturing fine pattern
KR20040099620A (en) A method for being smooth of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee