KR100638958B1 - Method for forming fine patterns of semiconductor device - Google Patents

Method for forming fine patterns of semiconductor device Download PDF

Info

Publication number
KR100638958B1
KR100638958B1 KR1020040114107A KR20040114107A KR100638958B1 KR 100638958 B1 KR100638958 B1 KR 100638958B1 KR 1020040114107 A KR1020040114107 A KR 1020040114107A KR 20040114107 A KR20040114107 A KR 20040114107A KR 100638958 B1 KR100638958 B1 KR 100638958B1
Authority
KR
South Korea
Prior art keywords
amorphous carbon
carbon layer
forming
fine pattern
film
Prior art date
Application number
KR1020040114107A
Other languages
Korean (ko)
Other versions
KR20060075333A (en
Inventor
복철규
이원욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114107A priority Critical patent/KR100638958B1/en
Publication of KR20060075333A publication Critical patent/KR20060075333A/en
Application granted granted Critical
Publication of KR100638958B1 publication Critical patent/KR100638958B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 비결정 탄소층으로 미세 패턴의 단차를 매립하고 상기 비결정 탄소층 상부에 얇고 균일한 두께의 감광막을 형성하여 해상도, 노광 여유도 및 초점 여유도를 향상시키며, 임플란트 공정시 반사 방지막 및 감광막 패턴의 이중막이 임플란트 마스크 역할을 하므로 임플란트 불량을 방지하는 기술이다.The present invention relates to a method for forming a fine pattern of a semiconductor device, by filling a step of a fine pattern with an amorphous carbon layer and forming a thin and uniform thickness photosensitive film on the amorphous carbon layer to improve the resolution, exposure margin and focus margin In the implant process, an anti-reflection film and a double layer of a photoresist pattern serve as an implant mask, thereby preventing implant defects.

Description

반도체 소자의 미세 패턴 형성 방법{METHOD FOR FORMING FINE PATTERNS OF SEMICONDUCTOR DEVICE}METHOD FOR FORMING FINE PATTERNS OF SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도들. 1A to 1D are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the prior art.

도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도들. 2A to 2H are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the present invention.

< 도면의 주요 부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>

10, 100 : 반도체 기판 20, 110 : 미세 패턴10, 100: semiconductor substrate 20, 110: fine pattern

30, 130, 150 : 감광막 40, 160 : 노광 마스크30, 130, 150: photosensitive film 40, 160: exposure mask

50, 170 : 임플란트 영역 120 : 비결정 탄소층50, 170: implant region 120: amorphous carbon layer

140 : 반사 방지막 140: antireflection film

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 비결정 탄소층으로 미세 패턴의 단차를 매립하여 상기 비결정 탄소층 상부에 얇고 균일한 두께의 감광막을 형성하여 해상도, 노광 여유도 및 초점 여유도를 향상시키며, 임플란 트 공정시 반사 방지막 및 감광막 패턴의 이중막이 임플란트 마스크 역할을 하므로 임플란트 불량을 방지하는 기술이다.The present invention relates to a method for forming a fine pattern of a semiconductor device, by filling a step of a fine pattern with an amorphous carbon layer to form a thin and uniform thickness photosensitive film on the amorphous carbon layer to improve the resolution, exposure margin and focus margin In the implant process, an antireflection film and a double layer of a photoresist pattern serve as an implant mask, thereby preventing implant defects.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도들이다. 1A to 1D are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the prior art.

도 1a를 참조하면, 단차가 있는 미세 패턴(20)이 형성된 반도체 기판(10) 상부에 감광막(30)을 형성한다. Referring to FIG. 1A, the photosensitive layer 30 is formed on the semiconductor substrate 10 on which the stepped fine pattern 20 is formed.

이때, 상기 단차상에 감광막(30)이 완전히 매립되지 않아 'A'와 같은 보이드가 발생된다. 상기 보이드는 단차의 깊이가 깊을수록 단차간의 간격이 좁을 수록 많이 발생된다. At this time, the photoresist film 30 is not completely embedded in the stepped phase, thereby generating voids such as 'A'. The voids are generated more as the depth of the step becomes deeper.

도 1b를 참조하면, 소정의 노광 마스크(40)를 사용하여 감광막(30)을 노광한다.Referring to FIG. 1B, the photosensitive film 30 is exposed using a predetermined exposure mask 40.

도 1c를 참조하면, 임플란트 예정 부분만 제거되도록 감광막(30)을 현상한다. 감광막(30)을 현상한 후에도 'A'와 같은 보이드가 남게 된다. Referring to FIG. 1C, the photosensitive film 30 is developed such that only an implant predetermined portion is removed. After developing the photoresist film 30, voids such as 'A' remain.

도 1d를 참조하면, 감광막(30)을 마스크로 임플란트를 수행한다. 이때, 상기'A'와 같은 보이드로 인해 감광막(30)의 두께가 얇아져서'B'와 같이 예정되지 않은 부분에도 임플란트 되는 문제점이 발생한다. Referring to FIG. 1D, an implant is performed using the photosensitive film 30 as a mask. At this time, the thickness of the photoresist film 30 is reduced due to the void such as 'A', so that a problem arises that the implant is also implanted in an unscheduled portion such as 'B'.

상술한 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법에서, 단차가 있는 미세 패턴 상부에 감광막을 형성하면 보이드가 발생한다. 상기 보이드는 단차의 깊이가 깊고 단차간의 간격이 좁을 수록 많이 발생하며, 임플란트 예정 부분만 제거되도록 감광막을 노광하는 과정에서 마스크로 작용하는 상기 감광막의 두께가 얇아져서 임플란트시 원하지 않는 영역에도 임플란트가 수행되는 문제점이 있다. In the above-described method of forming a fine pattern of a semiconductor device according to the related art, voids are generated when a photosensitive film is formed on an upper portion of a fine pattern having steps. The voids are generated more as the depth of the step is deeper and the gap between the steps is narrower, and the thickness of the photosensitive film acting as a mask becomes thinner in the process of exposing the photoresist film so that only the portion of the implant is to be removed. There is a problem.

상기 문제점을 해결하기 위하여, 비결정 탄소층으로 미세 패턴의 단차를 매립하고 상기 비결정 탄소층 상부에 얇고 균일한 두께의 감광막을 형성하여 해상도, 노광 여유도 및 초점 여유도를 향상시키며, 임플란트 공정시 반사 방지막 및 감광막 패턴의 이중막이 임플란트 마스크 역할을 하므로 임플란트 불량을 방지하는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것을 그 목적으로 한다. In order to solve the above problems, a step of filling a fine pattern with an amorphous carbon layer and forming a thin and uniform thickness photosensitive film on the amorphous carbon layer to improve the resolution, exposure margin and focus margin, reflection in the implant process It is an object of the present invention to provide a method for forming a fine pattern of a semiconductor device that prevents implant defects because the double layer of the anti-film and the photosensitive film pattern serves as an implant mask.

본 발명에 따른 반도체 소자의 미세 패턴 형성 방법은Method for forming a fine pattern of a semiconductor device according to the present invention

반도체 기판 상부에 미세 패턴을 형성하는 단계와,Forming a fine pattern on the semiconductor substrate;

상기 미세 패턴을 포함하는 반도체 기판 상부에 비결정 탄소층를 형성하는 단계와,Forming an amorphous carbon layer on the semiconductor substrate including the fine pattern;

상기 비결정 탄소층 상부에 제 1 감광막을 형성하는 단계와,Forming a first photoresist film on the amorphous carbon layer;

상기 제 1 감광막 및 소정 두께의 비결정 탄소층을 평탄화하는 단계와,Planarizing the first photosensitive film and the amorphous carbon layer having a predetermined thickness;

평탄화된 비결정 탄소층 상부에 반사 방지막을 형성하는 단계와,Forming an anti-reflection film on the planarized amorphous carbon layer,

상기 반사 방지막 상부에 제 2 감광막을 형성하는 단계와,Forming a second photoresist film on the anti-reflection film;

소정의 노광 마스크를 사용하여 상기 제 2 감광막을 노광하고 현상하여 제 2 감광막 패턴을 형성하는 단계와,Exposing and developing the second photoresist film using a predetermined exposure mask to form a second photoresist pattern;

상기 제 2 감광막 패턴을 마스크로 상기 반사 방지막을 식각하는 단계와,Etching the anti-reflection film using the second photoresist pattern as a mask;

상기 제 2 감광막 패턴 및 상기 반사 방지막을 마스크로 상기 비결정 탄소층 과 제 2 감광막 패턴을 동시에 제거하는 단계와,Simultaneously removing the amorphous carbon layer and the second photoresist pattern using the second photoresist pattern and the anti-reflection coating as a mask;

상기 반사 방지막 및 비결정 탄소층을 마스크로 임플란트를 수행하는 단계Implanting the anti-reflection film and the amorphous carbon layer as a mask

를 포함하는 것을 특징으로 한다. Characterized in that it comprises a.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도들이다. 2A to 2H are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to the present invention.

도 2a를 참조하면, 반도체 기판(100) 상부에 단차가 있는 미세 패턴(110)을 형성하고, 미세 패턴(110)을 포함하는 반도체 기판(100) 상부에 비결정 탄소층(120)을 형성한다. Referring to FIG. 2A, the stepped micro pattern 110 is formed on the semiconductor substrate 100, and the amorphous carbon layer 120 is formed on the semiconductor substrate 100 including the micro pattern 110.

비결정 탄소층(120)은 CCP(Capacitive Coupled PE-CVD)공정으로 400 내지 550℃의 온도 및 1 내지 5 Torr 압력에서 형성하며, 미세 패턴(110) 상부로부터 1800 내지 2200Å의 두께가 되도록 형성한다. 이때, 비결정 탄소층(120)은 미세 패턴(110)의 단차를 따라 형성되는 컨포멀 코팅(Conformal Coating)으로 보이드가 발생하지 않는다. The amorphous carbon layer 120 is formed at a temperature of 400 to 550 ° C. and a pressure of 1 to 5 Torr by a capacitive coupled PE-CVD (CCP) process, and is formed to have a thickness of 1800 to 2200 μs from the top of the fine pattern 110. In this case, the amorphous carbon layer 120 does not generate voids by the conformal coating formed along the step of the fine pattern 110.

도 2b 및 도 2c를 참조하면, 비결정 탄소층(120) 상부에 제 1 감광막(130)을 1000 내지 2000Å의 두께로 형성하고, O2 플라즈마를 이용하여 제 1 감광막(130) 및 소정 두께의 비결정 탄소층(120)을 평탄화하여 도 2c와 같이 평탄화된 비결정 탄소층(120)을 형성한다. 2B and 2C, the first photoresist layer 130 is formed on the amorphous carbon layer 120 to a thickness of 1000 to 2000 μs, and the first photoresist layer 130 and the amorphous layer have a predetermined thickness using O 2 plasma. The carbon layer 120 is planarized to form the planarized amorphous carbon layer 120 as shown in FIG. 2C.

도 2d를 참조하면, 평탄화된 비결정 탄소층(120) 상부에 반사 방지막(140) 및 제 2 감광막(150)을 형성하고, 소정의 노광 마스크(160)를 사용하여 제 2 감광막(150)을 노광한다. Referring to FIG. 2D, an antireflection film 140 and a second photosensitive film 150 are formed on the planarized amorphous carbon layer 120, and the second photosensitive film 150 is exposed using a predetermined exposure mask 160. do.

이때, 반사 방지막(140)은 450 내지 550Å 두께의 SiON층으로 형성하며, 제 2 감광막(150)은 각각 1000 내지 2000Å의 두께로 형성하는 것이 바람직하다. At this time, the anti-reflection film 140 is formed of a SiON layer having a thickness of 450 to 550 kPa, and the second photosensitive film 150 is preferably formed to have a thickness of 1000 to 2000 kPa.

도 2e를 참조하면, 제 2 감광막(150)을 현상하여 제 2 감광막 패턴(155)을 형성한다. 제 2 감광막(150)의 현상 공정은 표준적 알칼리 현상액인 2.38% TMAH(tetra-methylammonium hydroxide) 용액을 이용하여 30 내지 40초 동안 수행하는 것이 바람직하다. Referring to FIG. 2E, the second photoresist film 150 is developed to form the second photoresist film pattern 155. The development process of the second photoresist film 150 is preferably performed for 30 to 40 seconds using a 2.38% TMAH (tetra-methylammonium hydroxide) solution which is a standard alkaline developer.

도 2f를 참조하면, 제 2 감광막 패턴(155)을 마스크로 반사 방지막(140)을 식각한다. Referring to FIG. 2F, the anti-reflection film 140 is etched using the second photoresist pattern 155 as a mask.

여기서, 반사 방지막(140)을 식각하는 공정은 CF4 플라즈마를 사용하여 수행한다. Here, the process of etching the anti-reflection film 140 is performed using CF 4 plasma.

도 2g를 참조하면, 제 2 감광막 패턴(155) 및 반사 방지막(140)을 마스크로 비결정 탄소층(120)을 식각함과 동시에 제 2 감광막 패턴(155)을 제거한다. Referring to FIG. 2G, the amorphous carbon layer 120 is etched using the second photoresist layer pattern 155 and the anti-reflection layer 140 as a mask, and the second photoresist layer pattern 155 is removed.

비결정 탄소층(120)을 식각하는 공정은 O2 플라즈마를 사용하여 수행하며, 이때 제 2 감광막 패턴(155)이 동시에 식각되어 제거된다. The etching of the amorphous carbon layer 120 is performed using an O 2 plasma, in which the second photoresist pattern 155 is simultaneously etched and removed.

도 2h를 참조하면, 반사 방지막(140) 및 비결정 탄소층(120)을 마스크로 임플란트를 수행한다. Referring to FIG. 2H, an implant is performed using the anti-reflection film 140 and the amorphous carbon layer 120 as a mask.                     

이때, 반사 방지막(140) 및 비결정 탄소층(120)의 이중막이 임플란트 마스크 역할을 하므로 임플란트 불량이 발생하지 않는다. At this time, since the double layer of the anti-reflection film 140 and the amorphous carbon layer 120 serves as an implant mask, implant defects do not occur.

본 발명에 따른 반도체 소자의 미세 패턴 형성 방법은 비결정 탄소층으로 미세패턴의 단차를 매립하고 상기 비결정 탄소층 상부에 얇고 균일한 두께의 감광막을 형성하여 해상도, 노광 여유도 및 초점 여유도를 향상시키며, 임플란트 공정시 반사 방지막 및 감광막 패턴의 이중막이 임플란트 마스크 역할을 하므로 임플란트 불량이 방지되는 효과가 있다. The method of forming a fine pattern of a semiconductor device according to the present invention improves resolution, exposure margin and focus margin by filling a step of fine pattern with an amorphous carbon layer and forming a thin and uniform photosensitive film on the amorphous carbon layer. In the implant process, an antireflection film and a double layer of a photoresist pattern serve as an implant mask, thereby preventing implant defects.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다





In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range





Claims (9)

반도체 기판 상부에 미세 패턴을 형성하는 단계;Forming a fine pattern on the semiconductor substrate; 상기 미세 패턴을 포함하는 반도체 기판 상부에 비결정 탄소층를 형성하는 단계; Forming an amorphous carbon layer on the semiconductor substrate including the fine pattern; 상기 비결정 탄소층 상부에 제 1 감광막을 형성하는 단계;Forming a first photosensitive film on the amorphous carbon layer; 상기 제 1 감광막 및 소정 두께의 비결정 탄소층을 평탄화하는 단계;Planarizing the first photosensitive film and the amorphous carbon layer having a predetermined thickness; 평탄화된 비결정 탄소층 상부에 반사 방지막을 형성하는 단계;Forming an anti-reflection film on the planarized amorphous carbon layer; 상기 반사 방지막 상부에 제 2 감광막을 형성하는 단계;Forming a second photoresist film on the anti-reflection film; 소정의 노광 마스크를 사용하여 상기 제 2 감광막을 노광하고 현상하여 제 2 감광막 패턴을 형성하는 단계;Exposing and developing the second photoresist film using a predetermined exposure mask to form a second photoresist pattern; 상기 제 2 감광막 패턴을 마스크로 상기 반사 방지막을 식각하는 단계;Etching the anti-reflection film using the second photoresist pattern as a mask; 상기 제 2 감광막 패턴 및 상기 반사 방지막을 마스크로 상기 비결정 탄소층과 제 2 감광막 패턴을 동시에 제거하는 단계;Simultaneously removing the amorphous carbon layer and the second photoresist pattern using the second photoresist pattern and the anti-reflection coating as a mask; 상기 반사 방지막 및 비결정 탄소층을 마스크로 임플란트를 수행하는 단계;Performing an implant with the anti-reflection film and the amorphous carbon layer as a mask; 를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. Method of forming a fine pattern of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 비결정 탄소층은 CCP(Capacitive Coupled PECVD)공정을 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. The amorphous carbon layer is formed by performing a Capacitive Coupled PECVD (CCP) process. 제 1 항에 있어서, The method of claim 1, 상기 비결정 탄소층은 400 내지 550℃의 온도 및 1 내지 5 Torr 압력에서 형성하되, 상기 미세 패턴 상부로부터 1800 내지 2200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. The amorphous carbon layer is formed at a temperature of 400 to 550 ℃ and 1 to 5 Torr pressure, the fine pattern forming method of a semiconductor device, characterized in that formed in a thickness of 1800 to 2200 2 from the top of the fine pattern. 제 2 항에 있어서, The method of claim 2, 상기 제 1 및 제 2 감광막은 각각 1000 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. The first and the second photosensitive film is a fine pattern forming method of a semiconductor device, characterized in that each formed to a thickness of 1000 to 2000Å. 제 1 항에 있어서, The method of claim 1, 상기 제 1 감광막 및 비결정 탄소층의 평탄화 공정은 각각 산소 플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. The planarization of the first photoresist film and the amorphous carbon layer is performed using an oxygen plasma, respectively. 제 1 항에 있어서,The method of claim 1, 상기 반사 방지막은 450 내지 550Å의 두께의 SiON층으로 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. The anti-reflection film is formed of a SiON layer having a thickness of 450 to 550 450. 제 1 항에 있어서,The method of claim 1, 상기 현상 공정은 표준적 알칼리 현상액인 2.38% TMAH(tetra-methylammonium hydroxide) 용액을 이용하여 30 내지 40초 동안 수행되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. The developing process is a fine pattern forming method of a semiconductor device, characterized in that performed for 30 to 40 seconds using a standard alkaline developer 2.38% TMAH (tetra-methylammonium hydroxide) solution. 제 1 항에 있어서,The method of claim 1, 상기 반사 방지막을 식각하는 공정은 CF4 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. Etching the anti-reflection film is performed using a CF 4 plasma. 제 1 항에 있어서,The method of claim 1, 상기 비결정 탄소층을 식각하는 공정은 O2 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법. The etching of the amorphous carbon layer is a method of forming a fine pattern of a semiconductor device, characterized in that performed using O 2 plasma.
KR1020040114107A 2004-12-28 2004-12-28 Method for forming fine patterns of semiconductor device KR100638958B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114107A KR100638958B1 (en) 2004-12-28 2004-12-28 Method for forming fine patterns of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114107A KR100638958B1 (en) 2004-12-28 2004-12-28 Method for forming fine patterns of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060075333A KR20060075333A (en) 2006-07-04
KR100638958B1 true KR100638958B1 (en) 2006-10-26

Family

ID=37167884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114107A KR100638958B1 (en) 2004-12-28 2004-12-28 Method for forming fine patterns of semiconductor device

Country Status (1)

Country Link
KR (1) KR100638958B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843948B1 (en) 2006-07-10 2008-07-03 주식회사 하이닉스반도체 Method for forming fine pattern of semiconductor device
KR100912958B1 (en) * 2006-09-28 2009-08-20 주식회사 하이닉스반도체 Method for fabricating fine pattern in semiconductor device
DE102006053956B4 (en) * 2006-11-15 2011-03-31 Qimonda Ag Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041212A (en) 1996-07-23 1998-02-13 Oki Electric Ind Co Ltd Resist pattern forming method
JP2000138156A (en) 1998-11-04 2000-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041212A (en) 1996-07-23 1998-02-13 Oki Electric Ind Co Ltd Resist pattern forming method
JP2000138156A (en) 1998-11-04 2000-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method

Also Published As

Publication number Publication date
KR20060075333A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
JP5290204B2 (en) Fine pattern mask, method of manufacturing the same, and method of forming fine pattern using the same
US8268535B2 (en) Pattern formation method
KR20080061651A (en) Method for forming semiconductor device
KR20090124353A (en) Method for forming pattern of semiconductor device
JP2005277052A (en) Pattern forming method and method for manufacturing semiconductor device
KR100638958B1 (en) Method for forming fine patterns of semiconductor device
KR100907887B1 (en) Method for manufacturing halftone phase shift mask
KR20070000204A (en) Method for manufacturing fine pattern
US8138059B2 (en) Semiconductor device manufacturing method
KR20060134596A (en) Method for manufacturing semiconductor device
KR100300073B1 (en) Manufacturing method for photoresist pattern in semiconductor device
KR20060136174A (en) Method for manufacturing fine pattern
KR100866681B1 (en) Method for forming pattern of semiconductor device
KR20100026732A (en) Method for fabricating the semiconductor device
KR100673099B1 (en) A method for forming a fine pattern transistor of a semiconductor device
KR100702114B1 (en) Method for solution gap of photoresist by photoresist processing
KR20070006055A (en) Method of forming fine hole and landing pad of a semiconductor device simultaneously
KR100570057B1 (en) Method for manufacturing semiconductor device
KR0179339B1 (en) Method of forming photoresist pattern
KR100596860B1 (en) A method for forming a fine pattern transistor of a semiconductor device
KR20070044186A (en) Forming method of pattern for semiconductor device
KR100510616B1 (en) Patterning and etching method in a semiconductor manufacturing process
KR100880234B1 (en) Method for fabricating optical proximity correction mask
JPH0313949A (en) Resist pattern forming method
KR20030032179A (en) Method of forming the resist pattern

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee