KR20060074968A

KR20060074968A - Method for fabricating semiconductor device

Info

Publication number: KR20060074968A
Application number: KR1020040113511A
Authority: KR
Inventors: 김영득
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-12-28
Filing date: 2004-12-28
Publication date: 2006-07-04

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 5 이상의 고종횡비의 패턴 상부에 형성되는 이온주입 마스크인 감광막 패턴이 점도가 높아 패턴의 하부를 안정적으로 메우지 못하는 것을 고려하여 감광막 패턴과는 다른 방법으로 제거할 수 있는 저점도 물질층을 패턴 하부 전면에 형성하고, 감광막 패턴을 형성한 후 노출된 저점도 물질층을 디스컴 공정을 제거하고 이온주입을 실시하였으므로, 고종횡비에 의해 감광막 패턴의 하부에 공동이 생성되는 것을 방지하여 불필요한 부분에 이온주입이 되는 것을 방지하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
The present invention relates to a method for manufacturing a semiconductor device, and in particular, the photoresist pattern, which is an ion implantation mask formed on the upper portion of the pattern having a high aspect ratio of 5 or more, has a high viscosity and is different from the photoresist pattern in consideration of the fact that the lower portion of the pattern cannot be filled in a stable manner. The low-viscosity material layer that can be removed by the method was formed on the entire surface of the lower part of the pattern, the photosensitive film pattern was formed, and the exposed low-viscosity material layer was removed by ion implantation after removing the descom process. By preventing the formation of cavities in the lower portion, it is possible to prevent ion implantation in unnecessary portions, thereby improving process yield and reliability of device operation.

고종횡비, 이온주입 마스크 High aspect ratio, ion implantation mask

Description

Manufacturing method of semiconductor device {METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 반도체소자의 단면 SEM 사진.1 is a cross-sectional SEM photograph of a semiconductor device according to the prior art.

도 2는 본 발명에 따른 반도체소자의 단면도.2 is a cross-sectional view of a semiconductor device according to the present invention.

도 3은 도 2상태의 반도체소자의 단면 SEM 사진.3 is a cross-sectional SEM photograph of the semiconductor device in FIG.

도 4는 도 3에서 BARC가 제거된 상태의 단면 SEM 사진.
4 is a cross-sectional SEM photograph of the BARC is removed in Figure 3;

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

10 : 반도체기판 12 : 고종횡비 패턴10: semiconductor substrate 12: high aspect ratio pattern

14 : 저점도 물질층 16 : 감광막 패턴14 low-viscosity material layer 16 photosensitive film pattern

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 고종횡비 상태의 기판 상에 이온주입 마스크를 형성하는 공정에서 감광막의 점도 특성에 의한 공동 생성을 방지하여 안정적인 이온주입 마스크를 형성할 수 있는 반도체소자의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, in the process of forming an ion implantation mask on a substrate having a high aspect ratio, a semiconductor device capable of forming a stable ion implantation mask by preventing the formation of voids due to the viscosity characteristics of the photosensitive film. It relates to a manufacturing method of.

최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영 향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다. The recent trend toward higher integration of semiconductor devices has been greatly affected by the development of fine pattern formation technology, and the miniaturization of photoresist patterns, which are widely used as masks such as etching or ion implantation processes, are essential in the manufacturing process of semiconductor devices. .

이러한 감광막 패턴의 분해능(R)은 감광막 자체의 재질이나 기판과의 접착력 등과도 밀접한 연관이 있으나, 일차적으로는 사용되는 축소노광장치의 광원 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다. The resolution (R) of the photoresist pattern is closely related to the material of the photoresist itself or the adhesion to the substrate. It is inversely proportional to the lens aperture (NA, numerical aperture) of the device.

여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 라인/스페이스 패턴의 경우 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해서는 이보다 파장이 더 작은 원자외선(deep ultra violet; DUV), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하여야 한다. Here, the wavelength of the light source is reduced to improve the optical resolution of the reduced exposure apparatus. For example, the G-line and i-line reduced exposure apparatus having wavelengths of 436 and 365 nm have a process resolution of a line / space pattern. The limit is about 0.7 and 0.5 μm, respectively, and in order to form a fine pattern of 0.5 μm or less, deeper ultra violet (DUV) wavelengths, for example, KrF laser having a wavelength of 248 nm or 193 nm An exposure apparatus using an ArF laser as a light source should be used.

또한 축소노광장치와는 별도로 공정 상의 방법으로는 노광마스크(photo mask)로서 위상반전마스크(phase shift mask)를 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다. In addition to the reduction exposure apparatus, the process method includes a method of using a phase shift mask as a photo mask, or forming a separate thin film on the wafer to improve image contrast. A contrast enhancement layer (CEL) method or a tri layer resister (hereinafter referred to as a TLR) method in which an intermediate layer such as spin on glass (SOG) is interposed between two photoresist layers. In addition, a silicide method for selectively injecting silicon into the upper side of the photosensitive film has been developed to lower the resolution limit.

도 1은 종래 기술에 따라 형성된 반도체소자의 단면 SEM 사진으로서, 반도체 기판상에 중첩되어 있는 게이트전극과 하드마스크층 패턴을 형성하고, 반도체기판에 불순물영역을 형성하기 위한 이온주입 마스크인 감광막 패턴을 형성한 상태의 단면을 도시하고 있다. 1 is a cross-sectional SEM photograph of a semiconductor device formed according to the prior art, wherein a photoresist pattern, which is an ion implantation mask for forming a gate electrode and a hard mask layer pattern superimposed on a semiconductor substrate and forming an impurity region on a semiconductor substrate, is shown. The cross section of the formed state is shown.

여기서 상기 게이트전극과 하드마스크층 패턴의 높이가 증가되어 고종횡비, 예를 들어 5 이상의 고종횡비를 가지게 되어 현재 사용되고 있는 감광막으로는 점도를 가능한 한계까지 낮추어도 원활하게 패턴 하부를 채우기가 어려워 도 1에서와 같이 공동이 생기게 되어 이온주입 마스크가 정확하게 형성되지 않는다. Here, the height of the gate electrode and the hard mask layer pattern is increased to have a high aspect ratio, for example, a high aspect ratio of 5 or more, so that it is difficult to fill the lower part of the pattern smoothly even if the viscosity is lowered to the limit as currently used. As can be seen, the cavity is formed and the ion implantation mask is not formed correctly.

상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 소자가 고집적화되어 고종횡비를 가지는 소자, 예를 들어 다결정실리콘층/W층/하드마스크층의 적층된 게이트 구조나, 캐패시터 등의 구조를 형성하고, 그 표면에 이온주입 마스크인 감광막 패턴을 형성하는 공정에서 감광막의 점도가 높아 패턴의 하부를 원활하게 채우지 못하여 공동이 발생하게 되고, 이러한 공동에 의해 이온주입되지 않아야 할 곳에 이온주입이 되거나 그 반대의 경우도 발생할 수 있어 공정 수율 및 소자 동작의 신뢰성을 저하시키는 문제점이 있다.
The method of manufacturing a semiconductor device according to the prior art as described above forms a structure such as a stacked gate structure of a device having a high aspect ratio such as a polysilicon layer, a W layer, and a hard mask layer, a capacitor, etc. In the process of forming a photoresist pattern, which is an ion implantation mask, on the surface thereof, the photoresist film has a high viscosity, so that a cavity is not formed to fill the lower part of the pattern smoothly, and ion implantation is performed where the ion should not be implanted by such a cavity or vice versa. In this case, there is a problem in that process yield and device reliability are lowered.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 점도가 낮은 물질로 고종횡비 패턴의 하부를 일차로 채우고 그 상부에 이온주입 마스크를 형성하여 마스크 불량이 의한 소자 불량을 방지하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
The present invention is to solve the above problems, an object of the present invention is to fill the lower portion of the high aspect ratio pattern as a primary material with a low viscosity and to form an ion implantation mask on the upper to prevent device defects due to mask failure It is to provide a method for manufacturing a semiconductor device that can improve the process yield and the reliability of device operation.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은, Features of the semiconductor device manufacturing method according to the present invention for achieving the above object,

반도체기판상에 종횡비를 가지는 패턴을 형성하는 공정과, Forming a pattern having an aspect ratio on the semiconductor substrate;

상기 구조의 전표면에 패턴의 일부 두께를 메우는 저점도 물질층을 형성하는 공정과, Forming a low viscosity material layer filling a part thickness of the pattern on the entire surface of the structure;

상기 저점도 물질층상에 이온주입 마스크인 감광막 패턴을 형성하는 공정과, Forming a photoresist pattern as an ion implantation mask on the low viscosity material layer;

상기 감광막 패턴에 의해 노출되어 있는 저점도 물질층을 제거하여 반도체기판을 노출시키는 공정과, Exposing the semiconductor substrate by removing the low viscosity material layer exposed by the photosensitive film pattern;

상기 감광막 패턴을 마스크로 노출되어 있는 반도체기판에 불순물 이온을 이온주입하는 공정을 구비함에 있다. And implanting impurity ions into the semiconductor substrate exposing the photosensitive film pattern as a mask.

또한 본 발명의 다른 특징은, 상기 저점도 물질층을 BARC 인 것을 특징으로 한다. In addition, another feature of the present invention is characterized in that the low viscosity material layer is BARC.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다. Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 반도체소자의 단면도로서, 게이트전극 형성후 불순물영역 형성을 위한 제조 공정중간 단계의 예이며, 이를 참조하여 제조방법을 살펴보면 다음과 같다. 2 is a cross-sectional view of a semiconductor device according to the present invention, which is an example of an intermediate step of a manufacturing process for forming an impurity region after forming a gate electrode. Referring to this, a manufacturing method is as follows.

먼저, 반도체기판(10)상에 게이트 산화막(도시되지 않음)을 형성하고, 상기 게이트산화막상에 하드마스크층 패턴과 중첩되어 있는 게이트전극을 형성하여 고종횡비의 패턴(12)을 형성한다. 여기서 상기 게이트전극은 다결정실리콘층/W층의 적층 구조이며, 하드마스크층은 질화막 등으로 형성된다. First, a gate oxide film (not shown) is formed on the semiconductor substrate 10, and a gate electrode overlapping the hard mask layer pattern is formed on the gate oxide film to form a high aspect ratio pattern 12. The gate electrode is a stacked structure of a polysilicon layer / W layer, and the hard mask layer is formed of a nitride film or the like.

그다음 상기 구조의 전표면에 스핀 코팅 등의 방법으로 저점도의 수지, 예를 들어 바닥 반사방지코팅(bottom anti reflection coating; 이하 BARC라 칭함) 물질을 도포하여 상기 패턴(12)들 하부의 반도체기판(10)상에 저점도 물질층(14)을 형성한 후, 상기 저점도 물질층(14)상에 이온주입 마스크인 감광막 패턴(16)을 형성한다. 이때 상기 저점도 물질층(14)이 패턴(12)의 하부를 메우고 있어 감광막 패턴(16)이 점도가 높아 패턴(12) 하부에 공동이 형성되는 것을 방지한다. Subsequently, a low viscosity resin, for example, a bottom anti reflection coating (hereinafter referred to as BARC) material is applied to the entire surface of the structure by spin coating or the like to form a semiconductor substrate under the patterns 12. After the low viscosity material layer 14 is formed on (10), the photosensitive film pattern 16 as an ion implantation mask is formed on the low viscosity material layer 14. In this case, the low-viscosity material layer 14 fills the lower portion of the pattern 12, so that the photoresist pattern 16 has a high viscosity to prevent a cavity from being formed in the lower portion of the pattern 12.

그 후, 도시되어 있지는 않으나, 상기 감광막 패턴(16)에 의해 노출되어 있는 저점도 물질층(14)을 BARC로 되어 있어 O2 플라즈마를 이용한 디스컴 공정을 제거하여 반도체기판(10)을 노출시킨 후, 상기 감광막 패턴(10)을 마스크로 노출되어 있는 반도체기판(10)에 불순물 이온을 이온주입하여 반도체기판(10)에 불순물영역(도시되지 않음)을 형성한다. Thereafter, although not shown, the low-viscosity material layer 14 exposed by the photosensitive film pattern 16 is made of BARC, so that the semiconductor substrate 10 is exposed by removing the discom process using O2 plasma. Impurity ions are implanted into the semiconductor substrate 10 exposing the photoresist pattern 10 as a mask to form an impurity region (not shown) in the semiconductor substrate 10.

도 3은 감광막 패턴이 형성되어있는 상태를 도시한 것으로 감광막 패턴이 저점도 물질층 상부에 안정적으로 형성되어 있는 것을 알 수 있으며, 도 4는 감광막 패턴에 의해 노출되어 있는 저점도 물질층을 디스컴 공정을 제거한 상태를 도시한 것으로서, 이온주입 마스크인 감광막 패턴이 제대로 나마 있고 반도체기판이 노출되어 있는 상태를 확인할 수 있다.
3 illustrates a state in which the photoresist pattern is formed, and it can be seen that the photoresist pattern is stably formed on the low viscosity material layer, and FIG. 4 shows the low viscosity material layer exposed by the photoresist pattern. As a state in which the process is removed, it is possible to confirm a state in which the photoresist pattern, which is an ion implantation mask, is properly formed and the semiconductor substrate is exposed.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은 5 이상의 고종횡비의 패턴 상부에 형성되는 이온주입 마스크인 감광막 패턴이 점도가 높아 패턴의 하부를 안정적으로 메우지 못하는 것을 고려하여 감광막 패턴과는 다른 방법으로 제거할 수 있는 저점도 물질층을 패턴 하부 전면에 형성하고, 감광막 패턴을 형성한 후 노출된 저점도 물질층을 디스컴 공정을 제거하고 이온주입을 실시하였으므로, 고종횡비에 의해 감광막 패턴의 하부에 공동이 생성되는 것을 방지하여 불필요한 부분에 이온주입이 되는 것을 방지하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

As described above, the method of fabricating a semiconductor device according to the present invention may be performed by considering that the photoresist pattern, which is an ion implantation mask formed on the upper portion of the pattern having a high aspect ratio of 5 or more, has a high viscosity so that the lower portion of the pattern may not be stably filled. Since the low-viscosity material layer which can be removed by another method is formed on the entire surface of the lower part of the pattern, the photosensitive film pattern is formed, and then the exposed low-viscosity material layer is removed and the ion implantation is performed. By preventing the formation of cavities in the lower part of the pattern to prevent the ion implantation in unnecessary parts, there is an advantage that can improve the process yield and the reliability of device operation.

Claims

Forming a pattern having an aspect ratio on the semiconductor substrate;

Forming a low viscosity material layer filling a part thickness of the pattern on the entire surface of the structure;

Forming a photoresist pattern as an ion implantation mask on the low viscosity material layer;

Exposing the semiconductor substrate by removing the low viscosity material layer exposed by the photosensitive film pattern;

And implanting impurity ions into the semiconductor substrate having the photoresist pattern exposed as a mask.

The method of claim 1, wherein the low viscosity material layer is BARC.