KR100928096B1 - 전압 제어 발진기 - Google Patents

전압 제어 발진기 Download PDF

Info

Publication number
KR100928096B1
KR100928096B1 KR1020070112978A KR20070112978A KR100928096B1 KR 100928096 B1 KR100928096 B1 KR 100928096B1 KR 1020070112978 A KR1020070112978 A KR 1020070112978A KR 20070112978 A KR20070112978 A KR 20070112978A KR 100928096 B1 KR100928096 B1 KR 100928096B1
Authority
KR
South Korea
Prior art keywords
voltage
electrically connected
controlled oscillator
transistor
oscillator
Prior art date
Application number
KR1020070112978A
Other languages
English (en)
Other versions
KR20090047020A (ko
Inventor
김상준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070112978A priority Critical patent/KR100928096B1/ko
Priority to US12/258,416 priority patent/US20090115533A1/en
Priority to TW097141698A priority patent/TW200922113A/zh
Publication of KR20090047020A publication Critical patent/KR20090047020A/ko
Application granted granted Critical
Publication of KR100928096B1 publication Critical patent/KR100928096B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 전압 제어 발진기에 관한 것으로, 해결하고자 하는 기술적 과제는 전압 제어 발진기에 인가되는 제1전압이 변화되어도, 전압 제어 발진기에서 출력되는 전압의 주파수가 일정하게 유지되도록 하는 데 있다.
이를 위해 본 발명은 기준전압을 생성하는 기준전압 생성부와, 기준전압 생성부와 전기적으로 연결되며, 기준전압 생성부에서 기준전압을 인가받아, 기준전압을 전류로 변환하는 전압-전류 변환부 및 전압-전류 변환부와 전기적으로 연결되며, 전압-전류 변환부에서 인가되는 전류에 비례하는 주파수를 출력하며, 홀수개의 인버터부를 포함하는 발진부를 포함하는 전압 제어 발진기에 있어서, 인버터부는 제1전압선과 제2전압선 사이에 전기적으로 연결된 제1피모스 트랜지스터와, 제1전압선과 인버터부의 출력단자 사이에 전기적으로 연결된 제2피모스 트랜지스터와, 제1피모스 트래지스터와 제2전압선 사이에 전기적으로 연결된 제1엔모스 트랜지스터와, 제1엔모스 트랜지스터와 제2전압선 사이에 전기적으로 연결된 제2엔모스 트랜지스터 및 제2엔모스 트랜지스터에 전기적으로 연결되며, 제어전극이 제1피모스 트랜지스터와 제2피모스 트랜지스터 사이에 전기적으로 연결된 제3엔모스 트랜지스터를 포함하는 전압 제어 발진기를 개시한다.
전압제어발진기, 발진부, 주파수, 제1전압, VDD

Description

전압 제어 발진기{VOLTAGE CONTROLLED OSCILLATOR}
본 발명은 전압 제어 발진기(VCO: Voltage Controlled Oscillator)에 관한 것으로서, 보다 자세하게는 전압 제어 발진기에 인가되는 제1전압이 변화되어도, 전압 제어 발진기에서 출력되는 전압의 주파수가 일정하게 유지될 수 있는 전압 제어 발진기에 관한 것이다.
전압 제어 발진기는 외부에서 인가된 전압으로 원하는 주파수를 출력할 수 있게 해주는 장치이다. 전압 제어 발진기는 아날로그 음향 합성 장치, 이동 통신 단말기 등에서 주로 쓰인다. 전압 제어 발진기는 음향 장치에서 피치와 파형을 발생시키는 장치로 사인파, 톱니파, 펄스파, 사각파, 삼각파 등을 만들어 기본 소리를 만들어 내는 역할을 한다. 그리고 전압 제어 발진기는 이동 통신 기기에서 위상 고정 루프(PLL; Phase Locked Loop)모듈에서 사용되어, 채널을 할당하고 주파수를 무선 주파수(RF; Radio Frequency) 또는 중간 주파수(IF; Intermediate Frequency)로 변환하는 국부 발진기(Local Oscillator)의 역할을 한다.
도 1은 종래의 전압 제어 발진기의 발진부의 회로도를 도시하고 있다. 도시된 바와 같이 종래의 전압 제어 발진기는 발진부를 포함하며, 상기 발진부는 일반 적으로 홀수개의 공핍형 인버터부(S_Inv)와 인버터(Inv)로 구성되어 있다. 상기 인버터(Inv)는 홀수개의 공핍형 인버터부(S_Inv)중, 마지막 공핍형 인버터부(S_Inv)에서 출력되는 출력신호를 반전하여 출력한다. 상기 공핍형 인버터부(S_Inv)는 제1트랜지스터(M1) 내지 제4트랜지스터(M4)를 포함한다. 그리고 제2트랜지스터(M2)와 제3트랜지스터(M3)는 인버터로 동작하고, 상기 제1트랜지스터(M1)와 상기 제4트랜지스터(M4)는 커런트 소스(Current Source)로 동작한다. 이러한 제1트랜지스터(M1)와 제4트랜지스터(M4)는 인버터로 동작하는 제2트랜지스터(M2)와 제3트랜지스터(M3)에 인가되는 전류를 제한하는 기능을 갖는다. 상기 제1트랜지스터(M1)와 상기 제4트랜지스터(M4)는 제1입력단자와 제2입력단자로부터 전류를 인가받아 공핍형 인버터부(S_Inv)에 흐르는 전류를 생성한다.
하기의 수학식 2는 종래의 전압 제어 발진기에서 출력되는 전압(Vs_out)의 주파수를 도시하기 위한 식이다.
Figure 112007079814077-pat00001
여기서 ID는 상기 공핍형 인버터부(S_Inv)에 흐르는 전류이고, N은 전압 제어 발진기에 구비된 공핍형 인버터부(S_Inv)의 개수이며, C는 공핍형 인버터부(S_Inv)의 트랜지스터의 입력단에서 바라본 기생 캐패시턴스(Parasitic Capacitance)의 총 합이고, VDD는 발진부에 인가되는 제1전압이다. 그리고 F(Vsout)는 발진부로 출력되는 전압의 주파수 이다. 상기 주파수는 공핍형 인버터부(S_Inv)에 흐르는 전류(ID)에 비례하여 선형적으로 변화한다. 그리고 제1전압(VDD)에 반비례하여 변화하게 된다. 그러나 제1전압(VDD)의 전압레벨은 여러 가지 요인들에 의하여 쉽게 변화될 수 있고, 이러한 제1전압의 전압레벨 변화로 인하여, 발진부에서 출력되는 전압의 주파수(F(Vsout))의 변화가 발생된다. 이러한 전압 제어 발진기는 전압변화에 둔감하게 일정 출력 주파수를 필요로 하는 회로에서 사용이 제한된다.
도 2는 도 1의 전압 제어 발진기의 발진부의 제1전압에 따른 주파수 특성을 시뮬레이션한 결과 파형을 도시하고 있다. 도 2의 결과 파형은 제1전압(VDD)의 변화가 1.6V 내지 2.0V일 때, 발진부에서 출력되는 전압의 주파수를 나타낸다. 도시된 바와 같이 종래의 전압 제어 발진기의 발진부에서 제1전압(VDD)의 전압레벨이 변화함에 따라서 전압 제어 발진기에서 출력되는 전압의 주파수가 약 60MHz에서 40MHz로 감소하면서 변화한다. 즉, 제1전압이 0.2V가 변화함에 따라 주파수는 10MHz 변화함으로, 제1전압이 변화함에 따라 주파수가 변화하는 변화폭이 상당히 크다. 그리고 이러한 주파수 변화로 인하여 지터(jitter)와 같은 문제점이 발생된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 전압 제어 발진기에 인가되는 제1전압이 변화되어도, 전압 제어 발진기에서 출력되는 전압의 주파수가 일정하게 유지되도록 할 수 있는 전압 제어 발진기를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 전압 제어 발진기는 기준전압을 생성하는 기준전압 생성부와, 상기 기준전압 생성부와 전기적으로 연결되며, 상기 기준전압 생성부에서 기준전압을 인가받아, 상기 기준전압을 전류로 변환하는 전압-전류 변환부 및 상기 전압-전류 변환부와 전기적으로 연결되며, 상기 전압-전류 변환부에서 인가되는 전류에 비례하는 주파수를 출력하며, 홀수개의 인버터부를 포함하는 발진부를 포함하는 전압 제어 발진기에 있어서, 상기 홀수개의 인버터부는 제1전압선과 제2전압선 사이에 전기적으로 연결된 제1피모스 트랜지스터와, 상기 제1전압선과 상기 인버터부의 출력단자 사이에 전기적으로 연결된 제2피모스 트랜지스터와, 상기 제1피모스 트래지스터와 상기 제2전압선 사이에 전기적으로 연결된 제1엔모스 트랜지스터와, 상기 제1엔모스 트랜지스터와 상기 제2전압선 사이에 전기적으로 연결된 제2엔모스 트랜지스터 및 상기 제2엔모스 트랜지스터에 전기적으로 연결되며, 제어전극이 상기 제1피모스 트랜지스터와 상기 제2피모스 트랜지스터 사이에 전기적으로 연결된 제3엔모스 트랜지스터를 포함할 수 있다.
상기 제2피모스 트랜지스터는 제어전극이 제1입력단자에 전기적으로 연결되며, 상기 제1입력단자는 상기 전압-전류변환부에서 상기 발진부에 인가되는 제1입력신호를 인가받을 수 있다.
상기 제2엔모스 트랜지스터는 제어전극이 제2입력단자에 전기적으로 연결되며, 상기 제2입력단자는 상기 전압-전류변환부에서 상기 발진부에 인가되는 제2입력신호를 인가받을 수 있다.
상기 제1엔모스 트랜지스터와 상기 제1피모스 트랜지스터는 제어전극이 제3입력단자에 전기적으로 연결되고, 상기 제3입력단자는 이전 인버터부의 출력단자와 전기적으로 연결될 수 있다.
상기 인버터부 중에 제1인버터부의 제3입력단자는 발진기의 출력단자와 전기적으로 연결될 수 있다.
상술한 바와 같이, 본 발명에 의한 전압 제어 발진기는 전압 제어 발진기에 인가되는 제1전압이 변화되어도, 전압 제어 발진기에서 출력되는 전압의 주파수가 일정하게 유지되도록 할 수 있게 된다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결(electrically coupled)되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 3을 참조하면, 본 발명의 일실시예에 따른 전압 제어 발진기의 블록도가 도시되어 있다.
도 3에서 도시된 바와 같이 전압 제어 발진기(100)는 기준전압 생성부(110), 전압-전류 변환부(120) 및 발진부(130)를 포함한다.
상기 기준전압 생성부(110)는 전압-전류 변환부(120)와 전기적으로 연결되며, 입력단자(IN)로 초기신호를 인가받아 기준전압을 생성하여, 전압-전류 변환부(120)에 기준전압을 인가한다.
상기 전압-전류 변환부(120)는 기준전압 생성부(110)와 발진부(130) 사이에 전기적으로 연결되며, 상기 기준전압 생성부(110)에서 기준전압을 인가받아, 상기 기준전압을 전류로 변환하여, 제1입력신호와 제2입력신호를 상기 발진부(130)에 인가한다.
상기 발진부(130)는 전압-전류 변환부(120)와 전기적으로 연결되며, 전압-전류 변환부(120)에서 제1입력신호와 제2입력신호를 인가받으며 상기 제1입력신호와 상기 제2입력신호에 비례하는 주파수를 갖는 전압을 출력단자(OUT)로 출력한다.
도 4를 참조하면, 도 3의 전압 제어 발진기의 발진부의 회로도가 도시되어 있다.
도 4에서 도시된 바와 같이 전압 제어 발진기의 발진부(130)는 홀수개의 인버터부인 제1인버터부(Inv1) 내지 제n인버터부(Invn)와 하나의 인버터(Inv)를 포함한다. 상기 홀수개의 인버터부(Inv1, Inv2, …, Invn)는 트랜지스터 5개를 포함하며, 모두 동일한 구조로 이루어진다. 상기 인버터부(Inv1, Inv2, …, Invn)는 제1전압선(VDD)와 제2전압선(VSS) 사이에 전기적으로 연결되어, 상기 인버터부(Inv1, Inv2, …, Invn)에 제1전압과 제2전압을 공급한다. 상기 인버터부(Inv1, Inv2, …, Invn)는 제1인버터부(Inv1) 내지 제n인버터부(Inv2)가 제1인버터부(Inv1) 부터 순차적으로 전기적으로 연결된다. 상기 인버터(Inv)는 제n인버터부(Invn)에서 출력되는 출력신호를 반전하여 출력한다.
여기서, 홀수개의 인버터부(Inv1, Inv2, …, Invn)는 제1피모스 트랜지스터(P1), 제2피모스 트랜지스터(P2), 제1엔모스 트랜지스터(N1), 제2엔모스 트랜지스터(N2) 및 제3엔모스 트랜지스터(N3)를 포함한다.
상기 제1피모스 트랜지스터(P1)는 제1전극(드레인 전극 또는 소스 전극)이 제1전압선(VDD)에 전기적으로 연결되고 제2전극(소스 전극 또는 드레인 전극)이 제1엔모스 트랜지스터(N1)의 제1전극과 인버터부 출력단자(Inv_OUT) 사이에 전기적으로 연결되며, 제어전극(게이트 전극)이 제3입력단자(IN3)와 제1엔모스 트랜지스터(N1)의 제어전극 사이에 전기적으로 연결된다.
상기 제1엔모스 트랜지스터(N1)는 제1전극이 인버터부(Inv1, Inv2, …, Invn)의 출력단자(Inv_OUT)와 제1피모스 트랜지스터(P1)의 제2전극 사이에 전기적으로 연결되고, 제2전극이 제2엔모스 트랜지스터(N2)의 제1전극에 전기적으로 연결되며, 제어전극이 제3입력단자(IN3)와 제1피모스 트랜지스터(P1)의 제어전극 사이에 전기적으로 연결된다. 상기 제1피모스 트랜지스터(P1)와 상기 제1엔모스 트랜지스터(N1)는 인버터 구조로 연결되어 있으며, 인버터로 동작한다. 즉, 제3입력단자(IN3)로 인가되는 신호에 위상이 반대되는 신호를 출력단자(Inv_OUT)로 출력한다.
상기 제2피모스 트랜지스터(P2)는 제1전극이 제1전압선(VDD)에 전기적으로 연결되고, 제2전극이 출력단자(Inv_OUT)와 제3엔모스 트랜지스터(N3)의 제어전극 사이에 전기적으로 연결되며, 제어전극이 제1입력단자(IN1)에 전기적으로 연결된다. 상기 제2피모스 트랜지스터(P2)는 인버터 구조인 제1엔모스 트랜지스터(N1)와 제1피모스 트랜지스터(P1)가 스위칭 동작할 때, 제1피모스 트랜지스터(P1)가 턴오프된 후에도 제1전압선(VDD)에서 인가되는 전압으로 적은 전류를 인버터부(Inv1, Inv2, …, Invn)에 흐르게 함으로써, 인버터부(Inv1, Inv2, …, Invn)가 종래보다 제1전압의 변화에 안정적으로 동작한다.
상기 제2엔모스 트랜지스터(N2)는 제1전극이 제1엔모스 트랜지스터(N1)의 제2전극에 전기적으로 연결되고, 제2전극은 제2전압선(VSS)에 전기적으로 연결되며, 제어전극이 제2입력단자(IN2)에 전기적으로 연결된다. 상기 제2엔모스 트랜지스터(N2)는 커런트 소스(Current Source)로 동작하며, 제1엔모스 트랜지스터(N1)에 인가되는 전류를 제한하는 기능을 갖는다. 상기와 같이 커런트 소스(Current Source)로 동작하는 트랜지스터를 종래의 공핍형 인버터부와 다르게 제1엔모스 트랜지스터(N1)와 제2전압선(VSS) 사이에만 형성하여, 제1전압선(VDD)에서 인가되는 제1전압에 의한 전류 변화를 줄일 수 있다.
상기 제3엔모스 트랜지스터(N3)는 제1전극이 제2전압선(VSS)에 전기적으로 연결되고, 제2전극도 제2전압선(VSS)에 전기적으로 연결되며, 제어전극이 출력단자(Inv_OUT)에 전기적으로 연결된다. 상기 제3엔모스 트랜지스터(N3)는 제1전극과 제2전극이 제2전압선(VSS)에 동일하게 연결되어 캐패시터로서의 역할을 하며, 인버터부(Inv1, Inv2, …, Invn)의 다른 트랜지스터(N1, N2, P1, P2)에 비하여 더 큰 캐패시터 값을 갖는다. 그 캐패시터 값은 인버터부(Inv1, Inv2, …, Invn)의 출력단자(Inv_OUT)로 출력되는 신호에 가장 큰 영향을 미치는 값으로 작용된다.
이때, 상기 제1입력단자(IN1)는 전압-전류 변환부(120)에서 발진부(130)에 인가되는 제1입력신호를 인가받는 단자이고, 제2입력단자(IN2)는 전압-전류 변환부(120)에서 발진부(130)에 인가되는 제2입력신호를 인가받는 단자이다. 제1인버터부(Inv1) 내지 제n인버터부(Invn)의 제1입력단자(IN1)와 제2입력단자(IN2)는 모두 동일한 제1입력신호와 제2입력신호를 인가받는다. 상기 제3입력단자(IN3)는 이전 인버터부의 출력단자(Inv_OUT)와 전기적으로 연결되어 이전 인버터부의 출력신호를 인가받는다. 예를 들어 제n인버터부(Invn)의 이전 인버터부는 제n-1인버터부(Invn-1)이며, 상기 제n인버터부(Invn)는 제3입력단자(IN3)가 제n-1인버터부(Invn-1)의 출력단자(Inv_OUT)와 전기적으로 연결된다. 그리고 제1인버터부(Inv1)는 제3입력단 자(IN3)가 제n인버터부(Invn)의 출력단자(Inv_OUT)와 전기적으로 연결되어, 제n인버터부(Invn)의 출력단자(Inv_OUT)에서 출력신호를 인가받는다.
도 5를 참조하면, 도 4의 전압 제어 발진기의 발진부의 제1전압에 따른 주파수 특성을 시뮬레이션한 결과 파형이 도시되어 있다.
도 5에서 도시된 바와 같이 전압 제어 발진기의 발진부(130)의 시뮬레이션한 결과 파형은 제1전압선(VDD)에서 인가되는 제1전압의 변화가 1.6V 내지 2.0V일 때, 발진부(130)에서 출력되는 전압의 주파수를 나타낸다. 상기 발진부(130)에서 제1전압선(VDD)에서 인가되는 제1전압의 전압레벨이 변화함에 따라서 발진부(130)에서 출력되는 전압의 주파수가 약 52MHz에서 48MHz로 감소하면서 변화한다. 다시 말해서, 제1전압선(VDD)에서 인가되는 제1전압이 0.2V가 변화함에 따라 발진부(130)의 출력 주파수는 2MHz 변화함으로, 제1전압선(VDD)에서 인가되는 제1전압이 변화함에 따라 주파수가 변화하는 변화폭이 종래에 제1전압이 0.2V가 변화함에 따라 발진부의 출력 주파수는 10MHz비하면, 상당히 작아진 것을 알 수 있다. 상기 발진부(130)를 포함하는 전압 제어 발진기(100)는 제1전압 변화에 따라 기준 주파수에서 ㅁ5%이내의 주파수 변동이 있으므로 제1전압이 변화에 비교적 일정한 출력 주파수를 출력한다고 볼 수 있다.
이상에서 설명한 것은 본 발명에 의한 전압 제어 발진기를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발 명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 일반적인 전압 제어 발진기의 발진부를 도시한 회로도이다.
도 2는 도 1의 전압 제어 발진기의 발진부의 제1전압에 따른 주파수 특성을 시뮬레이션한 결과 파형이다.
도 3은 본 발명의 일실시예에 따른 전압 제어 발진기를 도시한 블록도이다.
도 4는 도 3의 전압 제어 발진기의 발진부를 도시한 회로도이다.
도 5는 도 4의 전압 제어 발진기의 발진부의 제1전압에 따른 주파수 특성을 시뮬레이션한 결과 파형이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 전압 제어 발진기 110; 기준전압 생성부
120; 전압-전류 변환부 130; 발진부
Inv1 내지 Invn; 인버터부 P1; 제1피모스 트랜지스터
P2; 제2피모스 트랜지스터 N1; 제1엔모스 트랜지스터
N2; 제2엔모스 트랜지스터 N3; 제3엔모스 트랜지스터

Claims (5)

  1. 기준전압을 생성하는 기준전압 생성부;
    상기 기준전압 생성부와 전기적으로 연결되며, 상기 기준전압 생성부에서 기준전압을 인가받아, 상기 기준전압을 전류로 변환하는 전압-전류 변환부; 및
    상기 전압-전류 변환부와 전기적으로 연결되며, 상기 전압-전류 변환부에서 인가되는 전류에 비례하는 주파수를 출력하며, 인버터와 홀수개의 인버터부인 제1인버터부 내지 제n인버터부를 갖는 발진부를 포함하는 전압 제어 발진기에 있어서,
    상기 인버터부는
    제1전압선과 제2전압선 사이에 전기적으로 연결된 제1피모스 트랜지스터;
    상기 제1전압선과 상기 인버터부의 출력단자 사이에 전기적으로 연결된 제2피모스 트랜지스터;
    상기 제1피모스 트래지스터와 상기 제2전압선 사이에 전기적으로 연결된 제1엔모스 트랜지스터;
    상기 제1엔모스 트랜지스터와 상기 제2전압선 사이에 전기적으로 연결된 제2엔모스 트랜지스터; 및
    상기 제2엔모스 트랜지스터와 상기 제2전압선에 전기적으로 연결되며, 제어전극이 상기 제1피모스 트랜지스터, 상기 제2피모스 트랜지스터 및 상기 인버터부의 출력 단자에 전기적으로 연결된 제3엔모스 트랜지스터를 포함하여 이루어진 것을 특징으로 하는 전압 제어 발진기.
  2. 제 1 항에 있어서,
    상기 인버터부는 상기 제2피모스 트랜지스터의 제어전극이 제1입력단자에 전기적으로 연결되며, 상기 제1입력단자는 상기 전압-전류변환부에서 상기 발진부에 인가되는 제1입력신호를 인가받는 것을 특징으로 하는 전압 제어 발진기.
  3. 제 1 항에 있어서,
    상기 인버터부는 상기 제2엔모스 트랜지스터의 제어전극이 제2입력단자에 전기적으로 연결되며, 상기 제2입력단자는 상기 전압-전류변환부에서 상기 발진부에 인가되는 제2입력신호를 인가받는 것을 특징으로 하는 전압 제어 발진기.
  4. 제 1 항에 있어서,
    상기 제2인버터부 내지 상기 제n인버터부는 상기 제1엔모스 트랜지스터와 상기 제1피모스 트랜지스터의 제어전극이 제3입력단자에 전기적으로 연결되고, 상기 제3입력단자는 이전 인버터부의 출력단자와 전기적으로 연결되는 것을 특징으로 하는 전압 제어 발진기.
  5. 제 1 항에 있어서,
    상기 제1인버터부의 상기 제1엔모스 트랜지스터와 상기 제1피모스 트랜지스터의 제어전극이 제3입력단자에 전기적으로 연결되고, 상기 제3입력단자는 제n인버터부의 출력단자와 전기적으로 연결되는 것을 특징으로 하는 전압 제어 발진기.
KR1020070112978A 2007-11-07 2007-11-07 전압 제어 발진기 KR100928096B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070112978A KR100928096B1 (ko) 2007-11-07 2007-11-07 전압 제어 발진기
US12/258,416 US20090115533A1 (en) 2007-11-07 2008-10-26 Voltage controlled oscillator
TW097141698A TW200922113A (en) 2007-11-07 2008-10-29 Voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112978A KR100928096B1 (ko) 2007-11-07 2007-11-07 전압 제어 발진기

Publications (2)

Publication Number Publication Date
KR20090047020A KR20090047020A (ko) 2009-05-12
KR100928096B1 true KR100928096B1 (ko) 2009-11-24

Family

ID=40587519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112978A KR100928096B1 (ko) 2007-11-07 2007-11-07 전압 제어 발진기

Country Status (3)

Country Link
US (1) US20090115533A1 (ko)
KR (1) KR100928096B1 (ko)
TW (1) TW200922113A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170086804A (ko) * 2016-01-19 2017-07-27 주식회사 동부하이텍 전자 소자 및 이를 포함하는 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242811A (ja) 1997-02-21 1998-09-11 Nec Corp 電圧制御発振器
KR20020086358A (ko) * 2002-09-26 2002-11-18 주식회사 더즈텍 전원전압의 영향을 저감할 수 있는 가변 지연 회로 및이를 이용한 페이즈-락 루프
JP2003046377A (ja) * 2001-05-22 2003-02-14 Seiko Epson Corp リング発振回路および遅延回路
KR20050028172A (ko) * 2003-09-17 2005-03-22 삼성전자주식회사 고속 전압 제어 발진기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324712A (ja) * 1986-07-17 1988-02-02 Toshiba Corp Ｍｏｓ型半導体回路
US5036216A (en) * 1990-03-08 1991-07-30 Integrated Circuit Systems, Inc. Video dot clock generator
US5302920A (en) * 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
US8054139B2 (en) * 2008-02-19 2011-11-08 Silicon Labs Spectra, Inc. Voltage-controlled oscillator topology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242811A (ja) 1997-02-21 1998-09-11 Nec Corp 電圧制御発振器
JP2003046377A (ja) * 2001-05-22 2003-02-14 Seiko Epson Corp リング発振回路および遅延回路
KR20020086358A (ko) * 2002-09-26 2002-11-18 주식회사 더즈텍 전원전압의 영향을 저감할 수 있는 가변 지연 회로 및이를 이용한 페이즈-락 루프
KR20050028172A (ko) * 2003-09-17 2005-03-22 삼성전자주식회사 고속 전압 제어 발진기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170086804A (ko) * 2016-01-19 2017-07-27 주식회사 동부하이텍 전자 소자 및 이를 포함하는 시스템
KR102495033B1 (ko) 2016-01-19 2023-02-02 주식회사 디비하이텍 전자 소자 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
TW200922113A (en) 2009-05-16
US20090115533A1 (en) 2009-05-07
KR20090047020A (ko) 2009-05-12

Similar Documents

Publication Publication Date Title
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
Mandal et al. Ring oscillators: Characteristics and applications
Suman et al. Analysis and design of current starved ring VCO
US8610509B2 (en) Flexible low current oscillator for multiphase operations
US20080231379A1 (en) Injection locker frequency divider
CN107294506B (zh) 晶体振荡器电路
US6366482B1 (en) Voltage conversion circuit
US7489174B2 (en) Dynamic flip-flop circuit
RU2397603C1 (ru) Широкодиапазонный кольцевой генератор, управляемый напряжением
US20060232346A1 (en) Integrated circuit including a ring oscillator circuit
CN111033274B (zh) 低功率低占空比开关电容器分压器
US6611177B2 (en) Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
KR100928096B1 (ko) 전압 제어 발진기
US7321270B2 (en) Current-controlled CMOS ring oscillator circuit
US10756710B2 (en) Integrated ring oscillator clock generator
JPH0427729B2 (ko)
JP2003283307A (ja) Ｃｒ発振回路
US8519799B2 (en) Voltage controlled oscillator
KR100868944B1 (ko) 전압 제어 발진기 및 전압 제어 지연회로
US11664787B2 (en) CMOS laddered inverter ring oscillator
JP2018042430A (ja) 信号生成回路
US7920002B2 (en) Pulse synthesis circuit
JP4281360B2 (ja) チャージポンプ回路
RU2485668C1 (ru) Октавный микропотребляющий высокочастотный кмоп генератор, управляемый напряжением

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee