이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 수광 소자를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 수광 소자는 기판(100) 상에 차례로 적층된 복수의 반도체층들(105, 115, 125, 135)을 포함한다. 도 1에는, 제1 반도체층(105), 제2 반도체층(115), 제3 반도체층(125) 및 제4 반도체층(135)이 도시되어 있다. 이와는 달리, 상기 기판(100) 상에는 3개의 반도체층들이 적층되어 있거나, 5개 이상의 반도체층들이 적층될 수 있다. 본 발명의 일 실시예에 따르면, 상기 반도체층들(105, 115, 125, 135)은 3층 이상인 것이 바람직하다.
상기 복수의 반도체층들(105, 115, 125, 135) 내에 복수의 광전변환부들(110, 120, 130, 140; photoelectric conversion units)이 각각 배치된다. 즉, 상기 제1 반도체층(105) 내에 제1 광전변환부(110)가 배치되고, 상기 제2 반도체층(115) 내에 제2 광전변환부(120)가 배치되고, 상기 제3 반도체층(125) 내에 제3 광전변환부(130)가 배치되며, 상기 제4 반도체층(135) 내에 제4 광전변환부(140)가 배치된다. 상기 광전변환부들(110, 120, 130, 140)은 광신호를 전기적 신호로 변환시킨다. 상기 광전변환부들(110, 120, 130, 140)은 서로 다른 분광감도를 갖는다. 예컨대, 상기 각 광전변환부들(110, 120, 130, 140)은 특정 파장 이하의 광들을 흡수할 수 있다. 이때, 상기 광전변환부들(110, 120, 130, 140)이 흡수할 수 있는 특정 파장들은 서로 다른 것이 바람직하다.
상기 제1 광전변환부(110)는 상기 제1 반도체층(105)내에 광다이오드 형태로 배치될 수 있다. 즉, 상기 제1 광전변환부(110)는 상기 제1 반도체층(105) 내에 제1 도펀트로 도핑된 제1 도핑된 영역(107, first doped region) 및 제2 도펀트로 도핑된 제2 도핑된 영역(109)을 포함한다. 상기 제1 도핑된 영역(107) 및 제2 도핑된 영역(109) 중에서 어느 하나는 N 도핑된 영역이고, 다른 하나는 P 도핑된 영역이다. 상기 제1 광전변환부(110)는 상기 제1 도핑된 영역(107) 및 제2 도핑된 영역(109) 사이에 개재된 진성 영역(108, intrinsic region)을 더 포함할 수 있다. 상기 제1 광전변환부(110)는 공핍 영역을 포함한다.
이와 마찬가지로, 상기 제2, 제3 및 제4 광전변환부들(120, 130, 140)은 상기 제2, 제3 및 제4 반도체층들(115, 125, 135) 내에 각각 광다이오드 형태로 형성 될 수 있다. 구체적으로, 상기 제2 광전변환부들(120)는 상기 제2 반도체층(115) 내에 형성된 제1 도핑된 영역(117) 및 제2 도핑된 영역(119)을 포함하며, 상기 제1 및 제2 도핑된 영역들(117, 119) 사이에 개재된 진성 영역(118)을 더 포함할 수 있다. 상기 제2 반도체층(115)내 제1 및 제2 도핑된 영역들(117, 119) 중에 어느 하나는 N 도핑된 영역이고, 다른 하나는 P 도핑된 영역이다. 상기 제3 광전변환부들(130)는 상기 제3 반도체층(125) 내에 형성된 제1 도핑된 영역(127) 및 제2 도핑된 영역(129)을 포함하며, 상기 제1 및 제2 도핑된 영역들(127, 129) 사이에 개재된 진성 영역(128)을 더 포함할 수 있다. 상기 제3 반도체층(125)내 제1 및 제2 도핑된 영역들(127, 129) 중에 어느 하나는 N 도핑된 영역이고, 다른 하나는 P 도핑된 영역이다. 상기 제4 광전변환부들(140)는 상기 제4 반도체층(135) 내에 형성된 제1 도핑된 영역(137) 및 제2 도핑된 영역(139)을 포함하며, 상기 제1 및 제2 도핑된 영역들(137, 139) 사이에 개재된 진성 영역(138)을 더 포함할 수 있다. 상기 제4 반도체층(135)내 제1 및 제2 도핑된 영역들(137, 139) 중에 어느 하나는 N 도핑된 영역이고, 다른 하나는 P 도핑된 영역이다.
상기 반도체층들(105, 115, 125, 135)은 서로 다른 에너지 밴드 갭(energy band gap)을 갖는 것이 바람직하다. 이로써, 상기 광전변환부들(110, 120, 130, 140)은 서로 다른 분광감도를 가질 수 있다. 상기 반도체층들(105, 115, 125, 135)의 에너지 밴드 갭들은 상기 기판(100)으로부터 높아질수록 감소하는 것이 바람직하다. 즉, 상기 반도체층들(105, 115, 125, 135) 중에서 최하층의 제1 반도체층(105)의 에너지 밴드 갭이 가장 크고, 최상층의 제4 반도체층(135)의 에너 지 밴드 갭이 가장 작다.
상기 최하층의 제1 반도체층(105)은 제1 반도체로 형성되고, 상기 최상층의 제4 반도체층(135)은 제2 반도체로 형성된다. 이때, 상기 최하층의 제1 반도체층(105) 및 상기 최상층의 제4 반도체층(135) 사이에 개재된 제2 및 제3 반도체층들(115, 125)은 상기 제1 반도체 및 상기 제2 반도체가 혼합된 헤테로 반도체(hetero-semiconductor)로 형성되는 것이 바람직하다. 상기 개재된 반도체층들(115, 125)의 제2 반도체 농도들은 상기 기판(100)으로부터 높아질수록 증가되는 것이 바람직하다. 이때, 상기 제2 반도체층(115)은 전 영역에 걸쳐 균일한 제2 반도체 농도를 갖고, 또한, 상기 제3 반도체층(125)도 전 영역에 걸쳐 균일한 제2 반도체 농도를 갖는다.
상기 최하층의 제1 반도체층(105)은 실리콘으로 형성되고, 상기 최상층의 제4 반도체층(135)은 게르마늄으로 형성되는 것이 바람직하다. 이들 사이에 개재된 상기 제2 및 제3 반도체층들(115, 125)은 실리콘-게르마늄으로 형성되는 것이 바람직하다. 이때, 상기 제3 반도체층(125)의 게르마늄 농도는 상기 제2 반도체층(115)의 게르마늄 농도 보다 크다. 게르마늄의 에너지 밴드 갭은 실리콘의 에너지 밴드 갭 보다 작다. 실리콘-게르마늄의 에너지 밴드 갭은 게르마늄 농도에 따라 달라진다. 즉, 게르마늄 농도가 증가될수록 실리콘-게르마늄의 에너지 밴드 갭은 감소된다. 따라서, 상기 기판(100)으로부터 높아질수록 상기 반도체층들(105, 115, 125, 135)의 에너지 밴드 갭들은 감소된다.
상기 반도체층들(105, 115, 125, 135) 사이에 버퍼층들(112, 122, 132)이 각 각 개재된다. 즉, 제1 버퍼층(112)이 상기 제1 및 제2 반도체층들(105, 115) 사이에 개재되고, 제2 버퍼층(122)이 상기 제2 및 제3 반도체층들(115, 125) 사이에 개재되고, 제3 버퍼층(132)이 상기 제3 및 제4 반도체층들(125, 135) 사이에 개재된다.
상술한 바와 같이, 상기 반도체층들(105, 115, 125, 135)은 서로 다른 종류 및/또는 조성비의 반도체로 형성된다. 이에 따라, 상기 반도체층들(105, 115, 125, 135)의 격자들의 크기가 다르다. 이에 따라, 상기 반도체층들(105, 115, 125, 135) 간에 스트레스가 발생될 수 있다. 이때, 상기 버퍼층들(112, 122, 132)은 상기 반도체층들(105, 115, 125, 135) 간의 스트레스를 완화시킨다. 구체적으로, 상기 버퍼층들(112, 122, 132)은 실리콘-게르마늄으로 형성될 수 있다. 이때, 각 버퍼층들(112, 122, 132)의 게르마늄 농도는 상기 각 버퍼층들(112, 122, 132)의 하부면으로부터 상부면으로 높아질수록 점진적으로 증가하는 것이 바람직하다.
상기 각 버퍼층들(112, 122, 132)의 하부면의 게르마늄 농도는 상기 각 버퍼층들(112, 122, 132)의 바로 아래에 위치한 반도체층(105, 115 또는 125)의 게르마늄 농도와 동일하고, 상기 각 버퍼층(112, 122, 132)의 상부면의 게르마늄 농도는 상기 각 버퍼층들(112, 122, 132)의 바로 위에 위치한 반도체층(115, 125 또는 135)의 게르마늄 농도와 동일한 것이 바람직하다. 예컨대, 상기 제1 버퍼층(112)의 하부면의 게르마늄 농도는 실리콘으로 형성된 상기 제1 반도체층(105)과 동일한 0(zero)이고, 상기 제1 버퍼층(112)의 상부면의 게르마늄 농도는 상기 제2 반도체층(115)의 게르마늄 농도와 동일하다. 상기 제2 버퍼층(122)의 하부면 및 상부면의 게르마늄 농도들은 상기 제2 및 제3 반도체층들(115, 125)의 게르마늄 농도들과 각각 동일하다. 상기 제3 버퍼층(132)의 하부면 및 상부면의 게르마늄 농도들은 상기 제3 및 제4 반도체층들(125, 135)의 게르마늄 농도들과 각각 동일하다. 상기 버퍼층들(112, 122, 132)의 게르마늄 농도들이 점진적으로 변함으로써, 서로 다른 격자 크기들을 갖는 상기 반도체층들(105, 115, 125, 135)간의 스트레스가 완화된다.
서로 다른 파장을 갖는 복수의 서브(sub) 광들(W, X, Y, Z)을 포함하는 외부 광(200)이 입사될지라도, 서로 다른 분광감도를 갖는 상기 광전변환부들(110, 120, 130, 140)로 인하여 상기 수광 소자는 상기 서브 광들(W, X, Y, Z)의 강도들을 각각 추출할 수 있다.
본 발명의 실시예에 따른 수광 소자는 상기 광전변환부들(110, 120, 130, 140)에 전기적으로 접속된 신호검출회로(300)를 더 포함할 수 있다. 상기 신호검출회로(300)는 복수의 검출기들(310a, 310b, 310c, 310d) 및 연산부(320)를 포함한다. 제1, 제2, 제3 및 제4 검출기들(310a, 310b, 310c, 310d)이 상기 제1, 제2, 제3 및 제4 광전변환부들(110, 120, 130, 140)에 각각 전기적으로 접속된다. 상기 제1 검출기(310a)는 상기 제1 광전변환부(110)에 흡수된 광의 강도를 전기적 신호로 추출한다. 이와 마찬가지로, 상기 제2, 제3 및 제4 검출기들(310b, 310c, 310d)은 상기 제2, 제3 및 제4 광전변환부들(120, 130, 140)에 흡수된 광의 강도를 전기적 신호로 추출한다. 상기 연산부(320)는 적어도 상기 검출기들(310a, 310b, 310c, 310d)에 의해 추출된 신호들, 상기 반도체층들(105, 115, 125, 135)의 파장에 따른 흡수 계수들, 및 상기 광전변환부들(110, 120, 130, 140)의 두께들로부터 상기 서브 광들(W, X, Y, Z)의 강도들을 각각 산출한다.
다음으로, 본 발명의 실시예에 따른 수광 소자의 동작 원리를 도면들을 참조하여 설명한다.
도 2는 본 발명의 실시예에 따른 수광 소자의 동작 원리를 설명하기 위한 개념도이다.
도 1 및 도 2를 참조하면, 서로 다른 파장을 갖는 복수의 서브 광들(W, X, Y, Z)을 포함하는 외부 광(200)이 광전변환부들(110, 120, 130, 140)에 입사된다. 제1 서브 광(W)이 가장 짧은 파장을 가지고, 제2 서브 광(X)이 상기 제1 서브 광(W) 보다 긴 파장을 가지고, 제3 서브 광(Y)이 상기 제2 서브 광(X) 보다 긴 파장을 가지며, 제4 서브 광(Z)이 상기 제3 서브 광(Y) 보다 긴 파장을 갖는다. 상기 제4 서브 광(Z)이 가장 긴 파장을 갖는다. 즉, 상기 제1 서브 광(W)은 상대적으로 가장 높은 에너지를 가지고, 상기 제4 서브 광(Z)은 상대적으로 가장 낮은 에너지를 갖는다. 상기 제2 서브 광(X)은 상기 제1 및 제3 서브 광들(W, Y) 사이의 에너지를 가지며, 상기 제3 서브 광(Y)은 상기 제2 및 제4 서브 광들(X, Z) 사이의 에너지를 갖는다.
반도체층들(105, 115, 125, 135) 중에서, 가장 작은 에너지 밴드 갭을 갖는 제4 반도체층(135)은 가장 긴 파장을 갖는 상기 제4 서브 광(Z)의 에너지와 같거나 작은 에너지 밴드 갭을 갖는다. 제3 반도체층(125)은 상기 제4 서브 광(Z)의 에너지 보다 크고 상기 제3 서브 광(Y)의 에너지와 같거나 작은 에너지 밴드 갭을 갖는다. 제2 반도체층(115)은 상기 제3 서브 광(Y)의 에너지 보다 크고 상기 제2 서브 광(X)의 에너지와 같거나 작은 에너지 밴드 갭을 갖는다. 상기 제1 반도체층(105)은 상기 제2 서브 광(X)의 에너지 보다 크고 상기 제1 서브 광(W)의 에너지와 같거나 작은 에너지 밴드 갭을 갖는다. 상기 반도체층들(105, 115, 125, 135)은 상기 서브 광들(W, X, Y, Z)에 대한 흡수 계수들을 갖는다. 상기 흡수 계수들은 상기 반도체층들(105, 115, 125, 135)내의 반도체 조성비에 의하여 결정될 수 있다. 상기 반도체층들의 흡수 계수들은 상기 서브 광들(W, X, Y, Z)의 파장에 따라 달라질수 있다.
상기 제1 내지 제4 서브 광들(W, X, Y, Z)은 상기 제4 반도체층(135)의 에너지 밴드 갭 이상의 에너지들을 가짐으로써, 상기 제4 반도체층(135) 내의 상기 제4 광전변환부(140)는 상기 제1 내지 제4 서브 광들(W, X, Y, Z)의 일부들을 흡수한다. 상기 제1 내지 제3 서브 광들(W, X, Y)은 상기 제3 반도체층(125)의 에너지 밴드 갭 이상의 에너지들을 가짐으로써, 상기 제3 반도체층(125) 내의 상기 제3 광전변환부(130)는 상기 제1 내지 제3 서브 광들(W, X, Y)의 일부들을 흡수한다. 이때, 상기 제4 서브 광(Z)은 상기 제3 반도체층(125)의 에너지 밴드 갭 보다 작은 에너지를 가짐으로써, 상기 제3 광전변환부(130)는 상기 제4 서브 광(Z)을 흡수하지 않는다. 이와 유사하게, 상기 제2 반도체층(115) 내의 제2 광전변환부(120)는 상기 제1 및 제2 서브 광들(W, X)의 일부들을 하는 반면에, 상기 제3 및 제4 서브 광들(Y, Z)을 흡수하지 않는다. 상기 제1 반도체층(105) 내의 제1 광전변환부(110)는 상기 제1 서브 광(W)의 일부만을 흡수한다. 즉, 상기 제1 광전변환부(110)는 상기 제2 내지 제4 서브 광들(X, Y, Z)을 흡수하지 않는다.
다음으로, 상기 수광 소자를 이용하여 상기 서브 광들(W, X, Y, Z)의 강도들을 추출하는 방법을 좀더 구체적으로 설명한다.
상기 제1 서브 광(W)이 상기 제4 광전변환부(140)내로 입사되면, 상기 제1 서브 광(W)의 일부는 상기 제4 광전변환부(140) 내에 흡수되고, 다른 일부는 상기 제4 광전변환부(140)를 투과한다. 상기 제4 광전변환부(140)를 투과한 상기 제1 서브 광(W)의 일부는 다시 부분적으로 제3 광전변환부(130) 내에 흡수되고, 부분적으로 제3 광전변환부(130)를 투과한다. 이와 마찬가지로, 상기 제3 광전변환부(130)를 투과한 상기 제1 서브 광(W)의 일부는 부분적으로 제2 광전변환부(120) 내에 흡수되고, 부분적으로 제2 광전변환부(120)를 투과한다. 상기 제2 광전변환부(120)를 투과한 상기 제1 서브 광(W)의 일부는 부분적으로 상기 제1 광전변환부(110) 내에 흡수되고 부분적으로 제1 광전변환부(110)를 투과한다.
상기 제4 광전변환부(140) 내에 흡수된 제1 서브 광(W)의 강도를 제1 서브 광(W)의 제1 흡수 강도(W1a)라 하고, 상기 제4 광전변환부(140)를 투과한 제1 서브 광(W)의 강도를 제1 서브 광(W)의 제1 투과 강도(W1t)라 한다. 상기 제3 광전변환부(130) 내에 흡수된 제1 서브 광(W)의 강도를 제1 서브 광(W)의 제2 흡수 강도(W2a)라 하고, 상기 제3 광전변환부(130)를 투과한 제1 서브 광(W)의 강도를 제1 서브 광(W)의 제2 투과 강도(W2t)라 한다. 상기 제1 서브 광(W)의 제3 흡수 강도(W3a)는 상기 제2 광전변환부(120) 내에 흡수된 상기 제1 서브 광(W)의 강도이고, 상기 제1 서브 광(W)의 제3 투과 강도(W3t)는 상기 제2 광전변환부(120)를 투과한 상기 제1 서브 광(W)의 강도이다. 상기 제1 서브 광(W)의 제4 흡수 강도(W4a)는 상기 제1 광전변환부(110)에 흡수된 제1 서브 광(W)의 강도이고, 상기 제1 서브 광(W)의 제4 투과 강도(W4t)는 상기 제1 광전변환부(110)를 투과한 제1 서브 광(W)의 강도이다.
이와 유사하게, 상기 제2 서브 광(X)의 제1 흡수 강도(X1a)는 상기 제4 광전변환부(140) 내에 흡수된 상기 제2 서브 광(X)의 강도이고, 상기 제2 서브 광(X)의 제1 투과 강도(X1t)는 상기 제4 광전변환부(140)를 투과한 상기 제2 서브 광(X)의 강도이다. 상기 제2 서브 광(X)의 제2 흡수 강도(X2a)는 상기 제3 광전변환부(130) 내에 흡수된 상기 제2 서브 광(X)의 강도이고, 상기 제2 서브 광(X)의 제2 투과 강도(X2t)는 상기 제3 광전변환부(130)를 투과한 상기 제2 서브 광(X)의 강도이다. 상기 제2 서브 광(X)의 제3 흡수 강도(X3a)는 상기 제2 광전변환부(120) 내에 흡수된 상기 제2 서브 광(X)의 강도이고, 상기 제2 서브 광(X)의 제3 투과 강도(X3t)는 상기 제2 광전변환부(120)를 투과한 상기 제2 서브 광(X)의 강도이다. 상기 제2 광전변환부(120)를 투과한 상기 제2 서브 광(X)은 상기 제1 광전변환부(110)에 흡수되지 않는다.
상기 제3 서브 광(Y)의 제1 흡수 강도(Y1a)는 상기 제4 광전변환부(140) 내 에 흡수된 상기 제3 서브 광(Y)의 강도이고, 상기 제3 서브 광(Y)의 제1 투과 강도(Y1t)는 상기 제4 광전변환부(140)를 투과한 상기 제3 서브 광(Y)의 강도이다. 상기 제3 서브 광(Y)의 제2 흡수 강도(Y2a)는 상기 제3 광전변환부(130) 내에 흡수된 상기 제3 서브 광(Y)의 강도이고, 상기 제3 서브 광(Y)의 제2 투과 강도(Y2t)는 상기 제3 광전변환부(130)를 투과한 상기 제3 서브 광(Y)의 강도이다. 상기 제3 광전변환부(130)를 투과한 상기 제3 서브 광(Y)은 상기 제2 및 제1 광전변환부들(120, 110) 내에 흡수되지 않는다.
상기 제4 서브 광(Z)의 제1 흡수 강도(Z1a)는 상기 제4 광전변환부(140) 내에 흡수된 상기 제4 서브 광(Z)의 강도이고, 상기 제4 서브 광(Z)의 제1 투과 강도(Z1t)는 상기 제4 광전변환부(140)를 투과한 상기 제4 서브 광(Z)의 강도이다. 상기 제4 광전변환부(140)를 투과한 상기 제4 서브 광(Z)은 상기 제3, 제2 및 제1 광전변환부들(130, 120, 110) 내에 흡수되지 않는다.
상기 제1 서브 광(W)의 초기 강도(즉, 입사전의 강도)와 상기 제1 서브 광(W)의 제1 투과 강도(W1t)간의 관계는 다음의 수학식 1과 같다.
여기서, W0는 상기 제1 서브 광(W)의 초기 강도이며, AW1은 상기 제1 서브 광(W)의 제1 투과 강도(W1t)를 갖는 성분이 지나는 영역의 상기 제1 서브 광(W)에 대한 흡수 계수이다. 즉, AW1은 상기 제4 반도체층(135)의 상기 제1 서브 광(W)에 대한 흡수 계수이다. d1은 상기 제1 서브 광(W)의 제1 투과 강도(W1t)를 갖는 성분이 지나는 거리이다. 즉, 상기 d1은 상기 제4 반도체층(135)의 두께이다.
이와 유사하게, 상기 제1 및 제2 투과 강도들(W1t, W2t)간의 관계, 상기 제2 및 제3 투과 강도들(W2t, W3t)간의 관계 및 제3 및 제4 투과 강도들(W3t, W4t)간의 관계는 다음의 수학식 2에 개시된 것들과 같다.
여기서, AW2는 상기 제1 서브 광(W)의 제2 투과 강도(W2t)를 갖는 성분이 지 나는 영역(즉, 제3 반도체층(125))의 상기 제1 서브 광(W)에 대한 흡수 계수이고, AW3은 상기 제1 서브 광(W)의 제3 투과 강도(W3t)를 갖는 성분이 지나는 영역(즉, 제2 반도체층(115))의 상기 제1 서브 광(W)에 대한 흡수 계수이고, AW4는 상기 제1 서브 광(W)의 제4 투과 강도(W4t)를 갖는 성분이 지나는 영역(즉, 제1 반도체층(105))의 상기 제1 서브 광(W)에 대한 흡수 계수이다. d2는 상기 제3 반도체층(125)의 두께이고, d3은 상기 제2 반도체층(115)의 두께이며, d4는 상기 제1 반도체층(105)의 두께이다. 상기 수학식 2의 (1), (2) 및 (3)은 각각 제1 및 제2 투과 강도들(W1t, W2t)간 관계식, 제2 및 제3 투과 강도들(W2t, W3t)간 관계식 및 제3 및 제4 투과 강도들(W3t, W4t)간 관계식을 나타낸다.
상기 수학식 2에 개시된 제1 서브 광(W)의 제1, 제2 및 제3 투과 강도들(W1t, W2t, W3t)을 상기 수학식 1에 대입하면 다음의 수학식 3을 구할 수 있다.
상기 수학식 3에서 알 수 있듯이, 상기 제1 서브 광(W)의 초기 강도(W0)는 상기 제1 서브 광(W)이 흡수된 상기 반도체층들(135, 125, 115, 105)의 두께들(d1, d2, d3, d4) 및 상기 제1 서브 광(W)에 대한 흡수 계수들(AW1, AW2, AW3, AW4)과, 상기 제1 서브 광(W)이 마지막으로 흡수된 반도체층(즉, 상기 최하층의 제1 반도체층(105) 내에서의 투과 강도(즉, 상기 제4 투과 강도(W4t))에 의하여 결정된다. 상기 제1 반도체층(105)내 제1 광전변환부(110)는 상기 제1 서브 광(W)만을 흡수한다. 이에 따라, 상기 제1 광전변환부(110)에 의하여 추출된 제1 신호(E1)는 상기 제1 서브 광(W)의 상기 제4 흡수 강도(W4a)에 대응되는 신호이다.
상기 제1 서브 광(W)의 상기 제4 흡수 강도(W4a) 및 상기 제1 반도체층(105)의 상기 제1 서브 광(W)에 대한 흡수 계수(AW4)로 부터 다음의 수학식 4에 의하여 상기 제4 투과 강도(W4t)를 획득할 수 있다.
상기 수학식 4를 상기 수학식 3에 대입하면, 다음의 수학식 5를 얻을 수 있다.
상기 제1 서브 광(W)의 제4 흡수 강도(W4a)는 상기 제1 신호(E1)와 대응된다. 이에 따라, 상기 제1 서브 광(W)의 제4 흡수 강도(W4a)와 상기 제1 신호(E1)를 대체할 수 있다. 결과적으로, 상기 제1 서브 광(W)의 초기 강도(W0)와 상기 제1 신호(E1)간의 관계를 다음의 수학식 6과 같이 얻을 수 있다.
결과적으로, 상기 제1 서브 광(W)만을 흡수하는 상기 제1 광전변화부(110)로 부터 추출된 제1 신호(E1)로부터 상기 제1 서브 광(W)의 초기 강도(W0)에 대한 전기적 신호를 획득할 수 있다.
상기 제2 광전변환부(120)에는 상기 제1 서브 광(W)의 일부 및 상기 제2 서 브 광(X)의 일부가 흡수된다. 즉, 상기 제2 광전변환부(120)로부터 추출된 제2 신호(E2)는 상기 제1 서브 광(W)의 제3 흡수 강도(W3a) 및 상기 제2 서브 광(X)의 제3 흡수 강도(X3a)의 합에 대한 전기적 신호이다. 상기 제1 서브 광(W)의 제3 흡수 강도(W3a) 및 제3 투과 강도(W3t)의 합은 상기 제1 서브 광(W)의 제2 투과 강도(W2t)와 같다. 따라서, 상기 제1 서브 광(W)의 제3 흡수 강도(W3a)는 상기 제1 서브 광(W)의 제2 투과 강도(W2t)로 부터 상기 제1 서브 광(W)의 제3 투과 강도(W3t)를 뺀 값이다. 결론적으로, 상기 수학식 2의 (2) 및 (3)과 상기 수학식 4로 부터, 상기 제1 서브 광(W)의 제3 흡수 강도(W3a)는 상기 제1 서브 광(W)의 제4 흡수 강도(W4a)의 함수로 나타낼 수 있다. 이를 다음의 수학식 7에 개시한다.
상술한 바와 같이, 상기 제2 신호(E2)는 상기 제1 서브 광(W)의 제3 흡수 강도(W3a) 및 상기 제2 서브 광(X)의 제3 흡수 강도(X3a)의 합에 대한 전기적 신호이다. 따라서, 이에 따라, 상기 제2 서브 광(X)의 제3 흡수 강도(X3a)는 상기 수학식 7를 이용하여 상기 제1 신호(E1) 및 제2 신호(E2)의 함수로 나타낼 수 있다. 이를, 다음의 수학식 8에 개시한다.
상술한 수학식 5에서, 상기 제1 서브 광(W)의 초기 강도(W0)가 제4 흡수 강도(W4a)의 함수로 나타난 것과 유사하게, 상기 제2 서브 광(X)의 초기 강도는 상기 제2 서브 광(X)의 제3 흡수 강도(X3a)의 함수로 표현될 수 있다. 이는, 다음의 수학식 9와 같다.
여기서, X0 는 상기 제2 서브 광(X)의 초기 강도이고, AX1 은 상기 제2 서브 광(X)의 제1 투과 강도(X1t)를 갖는 성분이 지나는 영역의 상기 제2 서브 광(X)에 대한 흡수 계수(즉, 상기 제4 반도체층(135)의 상기 제2 서브 광(X)에 대한 흡수 계수)이고, AX2 는 상기 제2 서브 광(X)의 제2 투과 강도(X2t)를 갖는 성분이 지나는 영역의 상기 제2 서브 광(X)에 대한 흡수 계수(즉, 상기 제3 반도체층(125)의 상기 제2 서브 광(X)에 대한 흡수 계수)이며, AX3 은 상기 제2 서브 광(X)의 제3 투과 강도(X3t)를 갖는 성분이 지나는 영역의 상기 제2 서브 광(X)에 대한 흡수 계수(즉, 상기 제2 반도체층(115)의 상기 제2 서브 광(X)에 대한 흡수 계수)이다.
상기 수학식 8 및 수학식 9로부터 상기 제2 서브 광(X)의 초기 강도(X0)에 대한 전기적 신호를 산출할 수 있다.
상기 제3 광전변환부(130)로부터 추출된 제3 신호(E3)는 상기 제1 서브 광(W)의 제2 흡수 강도(W2a), 제2 서브 광(W)의 제2 흡수 강도(X2a) 및 제3 서브 광(Y)의 제2 흡수 강도(Y2a)을 합한 값에 대한 전기적 신호이다. 상술한 수학식들 및 상술한 수학식들에 대응되는 상기 제3 서브 광(Y)의 투과 강도들 및 흡수 강도들간의 관계식들을 이용하여 상기 제3 서브 광(Y)의 초기 강도를 상기 제1, 제2 및 제3 신호들(E1, E2, E3)의 관계식으로 표현될 수 있다. 이때, 상기 제3 서브 광(Y)를 나타내는 관계식은 상기 제3 서브 광(Y)이 투과하는 반도체층들(135, 125)의 상기 제3 서브 광(Y)에 대한 흡수 계수들 및 두께들을 포함한다.
상기 제4 광전변환부(140)로 부터 추출된 제4 신호(E4)는 상기 제1, 제2, 제3 및 제4 서브 광들(W, X, Y, Z)의 제1 흡수 강도들(W1a, X1a, Y1a, Z1a)을 합한 값에 대한 전기적 신호이다. 상술한 수학식들 및 상술한 수학식들에 대응되는 상기 제4 서브 광(Z)의 투과 강도들 및 흡수 강도들간의 관계식들을 이용하여 상기 제4 서브 광(Y)의 초기 강도를 상기 제1 내지 제4 신호들(E1, E2, E3, E4)의 관계식으로 표현될 수 있다. 이때, 상기 제4 서브 광(Z)를 나타내는 관계식은 상기 제4 서브 광(Z)이 투과하는 반도체층(135)의 상기 제4 서브 광(Z)에 대한 흡수 계수 및 두께를 포함한다.
상기 신호검출회로(300)의 상기 연산부(320)는 상술한 제1 내지 제4 신호들(E1, E2, E3, E4), 상기 반도체층들(105, 115, 125, 135)의 상기 서브 광들(W, X, Y, Z)에 대한 흡수 계수들 및 두께들로부터 상기 서브 광들(W, X, Y, Z)의 초기 강도들을 산출한다. 상기 연산부(320)는 상기 각 서브 광들(W, X, Y, Z)에 대응되는 상술한 수학식들을 이용하여 상기 초기 강도들을 산출할 수 있다.
상기 반도체층들(105, 115, 125, 135)의 흡수 계수들 및 두께들은 상기 연산부(320)내에 회로화될 수 있다. 이와는 달리, 상기 신호검출회로(300)는 저장부를 포함하고, 상기 저장부에 상기 반도체층들(105, 115, 125, 135)의 흡수 계수들 및 두께들이 저장될 수 있다. 이 경우에, 상기 연산부(320)는 상기 저장부에 저장된 흡수계수들 및 두께들을 이용하여 상기 서브 광들(W, X, Y, Z)의 초기 강도들을 산출할 수 있다. 상기 저장부는 비휘발성 기억 셀들을 포함할 수 있다.
한편, 상기 서브 광들(W, X, Y, Z)은 상기 버퍼층들(112, 122, 132)을 투과 한다. 상기 버퍼층들(112, 122, 132)은 상기 서브 광들(W, X, Y, Z)에 대한 흡수 계수들을 가질 수 있다. 상기 버퍼층들(112, 122, 132)의 두께들이 얇은 경우에, 상기 서브 광들(W, X, Y, Z)은 상기 버퍼층들(112, 122, 132)에 흡수되지 않고 모두 투과하는 것으로 간주할 수 있다.
이와는 달리, 상기 버퍼층들(112, 122, 132)의 두께가 두꺼운 경우에, 상기 서브 광들(W, X, Y, Z)의 일부들을 흡수할 수도 있다. 이 경우에, 상술한 수학식들에 의하여 산출된 상기 서브 광들(W, X, Y, Z)의 초기 강도들은 보정이 요구될 수도 있다. 상기 버퍼층들(112, 122, 132)에 의한 보정은 다음의 수학식 10을 참조하여 설명한다.
여기서, ABW (112) 는 제1 버퍼층(112)의 상기 제1 서브 광(W)에 대한 흡수 계수이고, ABW (122) 는 제2 버퍼층(122)의 상기 제1 서브 광(W)에 대한 흡수 계수이고, ABW(132) 는 제3 버퍼층(132)의 상기 제1 서브 광(W)에 대한 흡수 계수이다. dBW (112) 는 상기 제1 버프층(112)의 두께이고, dBW (122) 는 상기 제2 버프층(122)의 두께이고, dBW(132) 는 상기 제3 버프층(132)의 두께이다.
상기 제1 서브 광(W)이 상기 제1, 제2 및 제3 버퍼층들(112, 122, 132)의 각각에도 흡수되는 경우에, 상기 제1 서브 광(W)의 투과 강도들(W1t, W2t, W3t, W4t)간의 관계식들은 상술한 수학식 10과 같이 보정될 수 있다. 상기 수학식 10과, 상기 제2, 제3 및 제4 서브 광들(X, Y, Z)의 상기 수학식 10에 대응하는 수학식들을 이용하여 상기 버퍼층들(112, 122, 132)에 대한 보정이 이루어진 상기 서브 광들(W, X, Y, Z)의 초기 강도들에 대한 전기적 신호를 획득할 수 있다.
상술한 수광 소자에 따르면, 서로 다른 분광감도들을 갖는 복수의 광전변환부들(110, 120, 130, 140)이 차례로 적층된다. 이에 따라, 외부 광(200)에 포함된 서로 다른 파장을 갖는 서브 광들(W, X, Y, Z)의 초기 강도들을 각각 산출할 수 있다. 또한, 상기 광전변환부들(110, 120, 130, 140)은 서로 다른 조성비를 갖거나 서로 다른 반도체로 형성된 반도체층들(105, 115, 125, 135) 내에 각각 형성된다. 이때, 버퍼층들(112, 122, 132)이 상기 반도체층들(105, 115, 125, 135) 사이들에 각각 배치된다. 상기 버퍼층들(112, 122, 132)은 상기 반도체층들(105, 115, 125, 135)간의 스트레스를 완화시킨다. 이에 따라, 상기 반도체층들(105, 115, 125, 135)은 충분한 두께를 확보할 수 있다. 상기 광전변환부들(110, 120, 130, 140)의 두께가 증가될수록, 상기 광전변환부들(110, 120, 130, 140)의 상기 외부 광(200) 에 대한 흡수율이 증가된다. 상기 버퍼층들(112, 122, 132)로 인하여, 상기 반도체층들(105, 115, 125, 135)이 충분한 두께를 확보할 수 있기 때문에, 상기 광전변환부들(110, 120, 130, 140)의 두께들이 증가되어 상기 외부 광(200)의 흡수율을 증가시킬 수 있다.
상술한 바와 같이, 상기 제1 반도체층(105)은 실리콘으로 형성되고, 상기 제4 반도체층(135)은 게르마늄으로 형성될 수 있다. 실리콘은 약 1.1 ㎛ 이하의 파장을 갖는 광을 흡수 할 수 있다. 이와는 달리, 게르마늄은 최대값이 약 1.9 ㎛ 인 파장을 갖는 광을 흡수 할 수 있다. 실리콘-게르마늄은 게르마늄의 농도에 따라, 1.1 ㎛ 보다 길고 1.9 ㎛ 보다 짧은 파장을 갖는 광을 흡수 할 수 있다. 상술한 수광 소자는 광을 이용하는 광통신용 시스템, 이미지 센서 및 다른 광을 사용하는 시스템에 사용될 수 있다.
다음으로, 본 발명의 실시예에 따른 수광 소자의 형성 방법을 도면들을 참조하여 설명한다.
도 3 내지 도 5는 본 발명의 실시예에 따른 수광 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(100) 상에 제1 반도체층(105) 및 상기 제1 반도체층(105)내의 제1 광전변환부(110)를 형성한다. 상기 제1 반도체층(105)은 제1 반도체로 형성된다. 상기 제1 반도체층(105)은 단결정 상태 또는 다결정 상태일 수 있다. 예컨대, 상기 제1 반도체층(105)은 실리콘으로 형성될 수 있다. 상기 기판(100)은 실리콘 기판일 수 있다. 이때, 상기 제1 반도체층(105)은 상기 기판(100)의 윗부분일 수 있다. 이와는 달리, 상기 제1 반도체층(105)은 상기 기판(100)에 에피택시얼 성장 공정으로 형성된 실리콘층일 수 있다. 상기 제1 광전변환부(110)는 제1 도핑된 영역(107), 제2 도핑된 영역(109) 및 상기 제1 및 제2 도핑된 영역들(107, 109) 사이에 개재된 진성 영역(108)을 포함할 수 있다.
상기 제1 및 제2 도핑된 영역들(107, 109)은 이온 주입 공정에 의하여 형성될 수 있다. 즉, 상기 제1 반도체층(105)의 아랫부분에 제1 도전형의 도펀트 이온들을 주입하여 상기 제1 도핑된 영역(107)을 형성하고, 상기 제1 반도체층(105)의 윗부분에 제2 도전형의 도펀트 이온들을 주입하여 상기 제2 도핑된 영역(109)을 형성할 수 있다. 이와는 다르게, 상기 제1 및 제2 도핑된 영역들(107, 109)은 상기 제1 반도체층(105)과 인시츄(in-situ)로 형성될 수도 있다. 즉, 상기 제1 반도체층(105)의 증착 초기 단계에서 제1 도전형의 도펀트들을 포함하는 제1 도펀트 소스 가스를 반도체 소스 가스와 함께 공급하고, 증착 중기 단계에서는 상기 반도체 소스 가스만을 공급하고, 증착 후기 단계에서 제2 도전형의 도펀트들을 포함하는 제2 도펀트 소스 가스와 상기 반도체 소스 가스를 공급한다. 이로써, 상기 제1 반도체층(105), 제1 도핑된 영역(107), 진성 영역(108) 및 제2 도핑된 영역(109)은 인시츄(in-situ)로 형성할 수 있다.
도 4를 참조하면, 상기 제1 반도체층(105) 상에 제1 버퍼층(112)을 형성한다. 상기 제1 버퍼층(112)은 상기 제1 반도체와, 제2 반도체를 포함하는 헤테로 반도체(hetero-semiconductor)로 형성하는 것이 바람직하다. 예컨대, 상기 제1 버퍼층(112)은 실리콘-게르마늄으로 형성될 수 있다. 상기 제1 버퍼층(112)은 에피택시얼 성장 공정으로 형성될 수 있다. 상기 제1 버퍼층(112)은 제1 반도체 소스 가스(ex, 실리콘 소스 가스) 및 제2 반도체 소스 가스(ex, 게르마늄 소스 가스)를 사용하는 증착 공정에 의하여 형성된다. 이때, 상기 제2 반도체 소스 가스의 공급량은 점진적으로 증가시키는 것이 바람직하다. 이에 따라, 상기 제1 버퍼층(112)의 제2 반도체의 농도(ex, 게르마늄 농도)는 상기 제1 버퍼층(112)의 하부면으로부터 높아질수록 점진적으로 증가한다.
상기 제1 버퍼층(112) 상에 제2 반도체층(115) 및 상기 제2 반도체층(115)내의 제2 광전변환부(120)를 형성한다. 상기 제2 반도체층(115)은 상기 제1 및 제2 반도체들을 포함하는 헤테로 반도체로 형성된다. 예컨대, 상기 제2 반도체층(115)은 실리콘-게르마늄으로 형성된다. 상기 제2 반도체층(115)의 전체에 걸쳐 상기 제2 반도체 농도(ex, 게르마늄 농도)는 균일한 것이 바람직하다. 즉, 상기 제2 반도체층(115)을 증착하는 동안에 제1 반도체 소스 가스(ex, 실리콘 소스 가스) 및 제2 반도체 소스 가스(ex, 게르마늄 소스 가스)의 공급량들은 균일한 것이 바람직하다. 상기 제2 반도체층(115)내 제2 반도체의 농도(ex, 게르마늄 농도)는 상기 제1 버퍼층(112)의 상부면의 제2 반도체의 농도와 동일한 것이 바람직하다. 상기 제2 반도체층(115)은 에피택시얼 공정으로 형성되어 단결정 상태일 수 있다. 이와는 달리, 상기 제2 반도체층(115)은 다결정 상태일 수도 있다.
상기 제2 광전변환부(120)는 제1 도핑된 영역(117), 제2 도핑된 영역(119) 및 상기 제1 및 제2 도핑된 영역들(117, 119) 사이의 진성 영역(118)을 포함할 수 있다. 상기 제2 광전변환부(120)의 제1 및 제2 도핑된 영역들(117, 119)은 이온 주 입 공정으로 형성될 수 있다. 이와는 달리, 상기 제2 광전변환부(120)의 제1 및 제2 도핑된 영역(117, 119)은 상기 제2 반도체층(115)의 증착 공정과 인시츄 방식으로 형성될 수 있다.
도 5를 참조하면, 상기 제2 반도체층(115) 상에 제2 버퍼층(122)을 형성한다. 상기 제2 버퍼층(122)은 에피택시얼 공정으로 형성될 수 있다. 상기 제2 버퍼층(122)은 제1 반도체 소스 가스 및 제2 반도체 소스 가스를 공급하여 헤테로 반도체로 형성되는 것이 바람직하다. 예컨대, 상기 제2 버퍼층(122)은 실리콘-게르마늄으로 형성될 수 있다. 이때, 상기 제2 반도체 소스 가스(ex, 게르마늄 소스 가스)의 공급량을 점진적으로 증가시키는 것이 바람직하다. 이에 따라, 상기 제2 버퍼층(122)의 제2 반도체 농도(ex, 게르마늄 농도)는 상기 제2 버퍼층(122)의 하부면으로부터 높아질수록 증가한다. 상기 제2 버퍼층(122)의 하부면의 제2 반도체 농도는 상기 제2 반도체층(115)의 그것과 동일한 것이 바람직하다.
상기 제2 버퍼층(122) 상에 제3 반도체층(125) 및 상기 제3 반도체층(135)내의 제3 광전변환부(130)를 형성한다. 상기 제3 반도체층(125)은 상기 제1 및 제2 반도체들을 포함하는 헤테로 반도체로 형성하는 것이 바람직하다. 예컨대, 상기 제3 반도체층(125)은 실리콘-게르마늄으로 형성될 수 있다. 상기 제3 반도체층(125)은 전체에 걸쳐 균일한 제2 반도체 농도(ex, 게르마늄 농도)를 갖는다. 상기 제3 반도체층(125)의 제2 반도체 농도는 상기 제2 버퍼층(122)의 상부면의 제2 반도체 농도와 동일한 것이 바람직하다. 상기 제3 광전변환부(130)는 제1 도핑된 영역(127), 제2 도핑된 영역(129), 및 상기 제1 및 제2 도핑된 영역들(127, 129) 사이에 개재된 진성 영역(128)을 포함할 수 있다. 상기 제1 및 제2 도핑된 영역들(127, 129)은 이온 주입 방식 또는 인시츄 방식으로 형성될 수 있다.
상기 제3 반도체층(125) 상에 제3 버퍼층(132)을 형성한다. 상기 제3 버퍼층(132)은 상기 제1 반도체 및 제2 반도체를 포함하는 헤테로 반도체로 형성되는 것이 바람직하다. 예컨대, 상기 제3 버퍼층(132)은 실리콘-게르마늄으로 형성될 수 있다. 상기 제3 버퍼층(132)의 제2 반도체 농도(ex, 게르마늄 농도)는 상기 제3 버퍼층(132)의 하부면으로 부터 높아질수록 점진적으로 증가하는 것이 바람직하다. 상기 제3 버퍼층(132)의 하부면의 제2 반도체 농도는 상기 제3 반도체층(125)의 제2 반도체 농도와 동일한 것이 바람직하다.
상기 제3 버퍼층(132) 상에 도 1의 제4 반도체층(135) 및 상기 제4 반도체층(135)내의 제4 광전변환부(140)를 형성한다. 상기 제4 반도체층(135)은 상기 제1 반도체 및 제2 반도체를 포함하는 헤테로 반도체로 형성할 수 있다. 예컨대, 상기 제4 반도체층(135)은 실리콘-게르마늄으로 형성될 수 있다. 상기 제4 반도체층(135)의 제2 반도체 농도(ex, 게르마늄 농도)는 상기 제3 버퍼층(132)의 상부면의 제2 반도체 농도와 동일한 것이 바람직하다. 상기 제4 광전변환부(140)의 제1 도핑된 영역(137) 및 제2 도핑된 영역(139)은 이온 주입 방식 또는 인시츄 방식으로 형성될 수 있다.
상기 버퍼층들(112, 122, 132)은 서로 다른 조성비의 실리콘-게르마늄들로 형성될 수 있다. 상기 버퍼층들(112, 122, 132)은 약 800℃ 내지 900℃의 공정온도에서 형성될 수 있다. 또한, 상기 버퍼층들(112, 122, 132)은 약 1 torr 내지 100 torr의 공정압력에서 형성될 수 있다. 상기 버퍼층들(112, 122, 132)의 형성을 위한 제1 및 제2 반도체 소스 가스들은 수소 또는 헬륨등과 같은 운송 가스와 함께 증착 챔버내로 공급될 수 있다.
상기 광전변환부들(110, 120, 130, 140)을 인시츄 방식으로 형성하고, 상기 제1 반도체층(105)을 에피택시얼 공정으로 형성하는 경우에, 상기 제1 반도체층들(105, 115, 125, 135), 광전변환부들(110, 120, 130, 140) 및 버퍼층들(112, 122, 132)은 하나의 증착 챔버내에서 연속적으로 형성될 수도 있다. 하나의 증착 챔버내에 상기 기판(100)을 로딩(loading) 시킨 후에, 제1 반도체 소스 가스, 제2 반도체 소스 가스, 제1 도펀트 소스 가스 및 제2 도펀트 소스 가스의 공급량들을 조절하여 상기 반도체층들(105, 115, 125, 135), 광전변환부들(110, 120, 130, 140) 및 버퍼층들(112, 122, 132)을 연속적으로 형성할 수 있다.