KR100927654B1 - 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 - Google Patents

동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 Download PDF

Info

Publication number
KR100927654B1
KR100927654B1 KR1020070098080A KR20070098080A KR100927654B1 KR 100927654 B1 KR100927654 B1 KR 100927654B1 KR 1020070098080 A KR1020070098080 A KR 1020070098080A KR 20070098080 A KR20070098080 A KR 20070098080A KR 100927654 B1 KR100927654 B1 KR 100927654B1
Authority
KR
South Korea
Prior art keywords
transistor
reverse current
circuit
voltage
current
Prior art date
Application number
KR1020070098080A
Other languages
English (en)
Other versions
KR20080030522A (ko
Inventor
쇼우타로우 소우마
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20080030522A publication Critical patent/KR20080030522A/ko
Application granted granted Critical
Publication of KR100927654B1 publication Critical patent/KR100927654B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 인덕터 전류가 역류하지 않고 또한 역전류 검출 시에 인덕터에 순방향 전류가 흐르는 시간이 최소로 되도록 설정할 수 있는 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법을 제공한다.
역전류 검출 회로(3)는 동기 정류용 트랜지스터(M2)에 의해 인덕터(L1)가 방전될 때에 흐르는 순방향 전류의 검출을 실행하고, 출력 단자(OUT)로부터 동기 정류용 트랜지스터(M2) 방향으로 흐르는 역전류의 발생 방지를 위하여 NMOS 트랜지스터(M3)를 오프 시켜 동기 정류용 트랜지스터(M2)에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간을, 오프셋 전압(Voff)을 제어하여 상기 역전류의 발생 방지를 위하여 동기 정류용 트랜지스터(M2)에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정하도록 한다.
Figure R1020070098080
스위칭 레귤레이터, PWM 제어 회로, 역전류 검출 회로, 순방향 전류 검출 회로, 조정 회로

Description

동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법{SYNCHRONOUS RECTIFICATION SWITCHING REGULATOR, CONTROL CIRCUIT FOR SYNCHRONOUS RECTIFICATION SWITCHING REGULATOR, AND CONTROL METHOD FOR SAME}
본 발명은 동기 정류형 스위칭 레귤레이터에 관한 것이고, 특히, 경부하 시의 고효율화를 도모할 수 있는 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 관한 것이다.
근래, PDA나 휴대 전화 등 배터리를 사용하는 기기에서는 배터리를 장시간 지속적으로 사용할 수 있는 것이 요망되고, 이를 위해서는 전원 회로 자체의 효율을 향상시켜 불필요한 전력 소비를 억제하는 것이 중요하다.
이와 같은 기기에 사용되는 고효율의 전원 회로로서는 인덕터를 이용한 비절연형의 스위칭 레귤레이터가 널리 이용되고 있다.
이와 같은 스위칭 레귤레이터에서는 부하가 큰 경우에는, MOS 트랜지스터의 사이즈나, 외부 다이오드, 인덕터, 용량 등 기생 저항과 같은 제어 방법에 기인하 지 않는 부분에서의 손실이 현저하다. 특히, 다이오드에 관해서는 순방향 전압 강하를 초래하기 때문에, 다이오드 대신에 MOS 트랜지스터를 사용함으로써 효율을 개선할 수 있는 동기 정류형 스위칭 레귤레이터가 널리 사용되고 있다.
그러나, 동기 정류형 스위칭 레귤레이터는 부하 전류가 클 때에는 효율 개선에 기여하지만, 부하 전류가 작은 경부하로 되면 인덕터에 역전류가 흐르는 상태가 발생하여 출력 단자로부터 전류가 역류함으로써 경부하 시의 효율이 악화된다는 문제가 있었다. 특히, 휴대 기기에서는 대기 상태로 되면 경부하 상태로 되는데, 이 때의 효율 악화가 배터리의 지속 시간을 짧게 하고 있었다.
이에, 동기 정류형 스위칭 레귤레이터에 있어서, 출력 단자로부터의 역전류를 저지하기 위하여, MOS 트랜지스터로 이루어지는 동기 정류용 트랜지스터를 오프 시켜 전류가 역류하는 경로를 차단함으로써, 경부하 시의 효율을 개선하는 수법이 알려져 있다.
이 경우, 인덕터에 흐르는 역전류를 전압 비교 회로에 의해 검출하고, 상기 역전류를 검출하면 동기 정류용 트랜지스터를 오프 시키고 있었다. 단, 이와 같은 전압 비교 회로는 역전류가 발생하고 나서 상기 역전류를 검출하기까지 반드시 지연 시간이 발생하기 때문에, 역전류가 발생하지 않도록 하기 위해서는, 상기 역전류가 발생하기 전에 동기 정류용 트랜지스터를 오프 시킬 필요가 있었다. 상기 전압 비교 회로는 전압 비교를 수행하기 위한 비교 포인트는 전압으로 부여받아 상기 전압과 인덕터 전류를 전압 변환하여 얻어지는 전압을 비교한다. 그러나, 상기 비교 포인트와 인덕터 전류의 관계는 온도나 프로세스 변동이나 인덕터 전류를 전압 변환하는 방법 등에 의해 항상 일정한 것은 아니고, 또, 전술한 바와 같이, 상기 전압 비교 회로에서 지연 시간이 발생한다. 이들에 기인하는 역전류 검출 오차가 발생하여도, 인덕터 전류가 역류하지 않도록 하기 위해서는, 상기 비교 포인트를 인덕터 전류가 역류하기 전의 전압으로 설정할 필요가 있었다.
도 1은 이와 같이 한 종래의 스위칭 레귤레이터의 회로예를 나타낸 도면이다.
도 1에 있어서, PWM 제어 회로(701)는 출력 전압(Vout)이 원하는 전압으로 되도록 PMOS 트랜지스터로 이루어지는 스위칭 트랜지스터(706)와, NMOS 트랜지스터로 이루어지는 동기 정류용 트랜지스터(707)의 스위칭 제어를 실행한다. 인덕터(705)와 직렬로 접속된 저항값(Rsen)의 저항(708)은 인덕터 전류(iL1)를 전압으로 변환하기 위한 것이며, 저항(708)의 양단 전압차는(Rsen×iL1)로 된다.
역전류 검출 회로(700)에 있어서, 전압 비교 회로(702)는 저항(708)의 양단 전압차(Rsen×iL1)가 미리 정해진 값(Voff)으로 됨으로써 인덕터 전류(iL1)가 역류하고자 한 것을 검출한다. 미리 정해진 오프셋 전압(Voff)은 전압 비교 회로(702)의 회로 지연이나, 저항(708)의 저항값 변동 등을 고려하여 확실하게 인덕터 전류(iL1)가 역전류로 되지 않도록 설정되어 있고, 이 때의 인덕터 전류(iL1)는 Voff/Rsen으로 나타낼 수 있다. 전압 비교 회로(702)가 역전류의 발생을 검출하면, 다음에 PWM 제어 회로(701)가 스위칭 트랜지스터(706)를 온 시키는 신호를 출력할 때까지는 래치 회로(703)에 의해 역전류 방지용 트랜지스터(704)를 오프 시킨다.
도 2는 도 1의 스위칭 레귤레이터에서의 경부하 시의 각부 파형예를 나타낸 타이밍 도이다. 또한, 도 2에서는 출력 전압(Vout)이 높은 상태에 있고, 인덕터 전류(iL1)의 감소 시의 경사가 큰 경우를 나타내고 있다.
전압 비교 회로(702)의 지연 시간(P1과 P3 사이)과 저항(708) 변동 등을 고려하여 오프셋 전압(Voff)은 도 2의 위치로 설정된다. 도 2로부터 알 수 있듯이, 래치 회로(703)는 인덕터 전류(iL1)가 역류하기 전에 역전류 방지용 트랜지스터(704)를 오프 시키기 때문에, 인덕터 전류(iL1)의 역류를 방지할 수 있다. 또한 도 2에 있어서, DIO로 나타낸 시간(P3과 P2 사이)은 역전류 방지용 트랜지스터(704)의 기생 다이오드를 통하여 인덕터 전류(iL1)가 흐르는 시간을 나타낸다.
도 3은 도 1의 스위칭 레귤레이터에서의 경부하 시의 각부의 다른 파형예를 나타낸 타이밍 도이고, 도 3에서는 출력 전압(Vout)이 낮은 상태에 있으며, 인덕터 전류(iL1)의 감소 시의 경사가 작은 경우를 나타내고 있다.
도 3에서는 오프셋 전압(Voff)과 전압 비교 회로(702)의 지연 시간은 도 2와 동일하지만, 출력 전압(Vout)이 낮기 때문에, 인덕터 전류(iL1)가 감소하는 시간이 길어지고 있다. 이 때문에, 도 3으로부터 알 수 있듯이, 역전류 방지용 트랜지스터(704)의 기생 다이오드를 통하여 인덕터 전류(iL1)가 흐르는 시간(DIO)이 매우 길어지고 있다. 이 때문에, 상기 기생 다이오드로 인한 손실이 커져 경부하 시의 효율이 악화되고 있었다.
또, 본 발명과는 상이하지만, 강압형의 동기 정류형 스위칭 레귤레이터에 있어서, 경부하 시에 출력 단자로부터 동기 정류용 트랜지스터를 통하여 접지 전압으로 전류가 역류하는 역전류의 발생 방지를 위하여, 스위칭 트랜지스터와 동기 정 류용 트랜지스터의 접속부 전압이 접지 전압 이하로 언더 슛(undershoot)하고 나서 다시 접지 전압을 초과하여 상승하는 타이밍을 고속으로 검출함으로써 신속하게 동기 정류용 트랜지스터를 오프 시켜 역전류의 발생을 방지하는 것이 있었다(예컨대, 일본 특허 공개 공보 2004－56982호 참조).
이와 같이, 스위칭 레귤레이터에 있어서, 경부하 시에 인덕터 전류가 역류하는 바와 같은 경우, 상기 역전류가 흐르는 경로를 구성하고 있는 MOS 트랜지스터를 오프시켜 상기 역전류의 발생을 방지하는 방법이 알려져 있다.
상기와 같은 역전류를 방지하기 위해서는, 상기 역전류를 어떤 검출 수단을 이용하여 검출하여 상기 역전류가 흐르는 경로를 구성하는 MOS 트랜지스터를 오프 시켜 차단 상태로 할 필요가 있다. 일반적으로는, 상기 검출 수단으로서 인덕터 전류를 전압 변환하여 얻어지는 전압과, 검출하고자 하는 인덕터 전류에 대응한 참조 전압의 전압 비교를 실행하는 전압 비교 회로를 사용하고 있었다.
그러나, 이와 같은 전압 비교 회로는 지연 시간을 구비하고 있기 때문에, 인덕터 전류가 역류하는 순간에 전압 비교 회로가 역전류를 검출하도록 상기 참조 전압을 설정한 경우, 역전류가 흐르는 경로를 구성하는 MOS 트랜지스터를 오프 시키기까지 시간이 걸려 상기 지연 시간 만큼 인덕터 전류가 역류한다는 문제가 있었다.
또, 상기 참조 전압과 인덕터 전류를 전압 변환하여 얻어지는 전압은 각각 오차를 구비하고 있고, 전압 비교 회로 자체도 차동 오프셋을 구비하고 있는 경우가 있었다. 이 때문에, 역전류를 확실하게 방지하기 위해서는, 상기 참조 전압에 오프셋을 구비시키는 등으로 전압 비교 회로가 역전류를 검출하는 타이밍을 실제로 역전류가 발생하기 전에 이루어지도록 설정할 필요가 있었다.
예컨대, 도 1의 경우, 인덕터 전류(iL1)는 역류를 개시할 때까지는 역전류가 흐르는 경로를 구성하는 MOS 트랜지스터, 즉 역전류 방지용 트랜지스터(704)를 통하여 흐른다.
이 때문에, 전압 비교 회로(702)가 역전류를 검출하는 타이밍을 너무 빠르게 하면, 역전류 방지용 트랜지스터(704)의 기생 다이오드를 통하여 순방향의 인덕터 전류(iL)가 흐르기 때문에, 상기 인덕터 전류(iL)는 기생 다이오드의 순방향 전압과 저항(708)에 의한 전압 강하로 인하여 전력 손실이 커진다. 이 때문에, 역전류 검출 시에 역전류 방지용 트랜지스터(704)를 오프 시키는 타이밍은 인덕터 전류(iL)가 역류하지 않고 또한 역전류 방지용 트랜지스터(704)의 기생 다이오드에 전류가 흐르는 시간이 최소로 되도록 설정할 필요가 있다. 그러나, 전압 비교 회로(702)의 지연 시간, 오프셋 전압(Voff)은 일정하지 않기 때문에, 이와 같은 타이밍 설정을 수행하는 것은 곤란하다.
본 발명은 이와 같은 문제를 해결하기 위하여 이루어진 것으로서, 인덕터 전류가 역류하지 않고 또한 역전류 검출 시에 인덕터에 순방향 전류가 흐르는 시간이 최소로 되도록 설정할 수 있는 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법 을 제공하는 것을 목적으로 한다.
본 발명에 따른 동기 정류형 스위칭 레귤레이터는 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
입력된 제어 신호에 따라 스위칭을 실행하는 스위칭 트랜지스터와,
상기 스위칭 트랜지스터의 스위칭에 의해 상기 입력 전압에 의한 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용 트랜지스터와,
상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 수행하게 하는 제어 회로부와,
상기 출력 단자로부터 상기 동기 정류용 트랜지스터의 방향으로 흐르는 역전류의 발생 방지를 위하여, 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 방지 회로부
를 구비하고,
상기 역전류 방지 회로부는 상기 동기 정류용 트랜지스터에 의해 상기 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방 지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간을, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정 가능토록 한 것이다.
또, 상기 역전류 방지 회로부는 상기 인덕터에 흐르는 인덕터 전류를 전압으로 변환하는 인덕터 전류 검출용의 저항을 구비하고, 상기 저항의 양단 전압으로부터 상기 순방향 전류 및 상기 역전류를 각각 검출하도록 한다.
구체적으로는, 상기 역전류 방지 회로부는,
상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록 상기 역전류 검출 회로부에 대하여, 상기 역전류의 발생 방지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또 구체적으로는, 상기 역전류 방지 회로부는,
상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록 상기 역전류 검출 회로부에 대하여, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또 구체적으로는, 상기 역전류 방지 회로부는,
상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까 지의 시간 간격이 미리 정해진 값으로 되도록 상기 역전류 검출 회로부에 대하여, 상기 역전류의 발생 방지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또 구체적으로는, 상기 역전류 방지 회로부는,
상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록 상기 역전류 검출 회로부에 대하여, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또, 상기 조정 회로부는 상기 미리 정해진 값으로 설정 가능토록 한다.
또, 상기 역전류 검출 회로부는,
상기 저항의 양단의 전압 비교를 실행하는 전압 비교 회로와,
상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는,
상기 역전류 방지용 트랜지스터의 양단의 전압 비교를 실행하는 전압 비교 회로와,
상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는,
상기 동기 정류용 트랜지스터의 양단의 전압 비교를 실행하는 전압 비교 회로와,
상기 전압 비교 회로의 전압 비교 결과에 따라 상기 동기 정류용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타 이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는,
상기 역전류 방지용 트랜지스터의 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
상기 지연 회로의 출력 신호에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는,
상기 동기 정류용 트랜지스터 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
상기 지연 회로의 출력 신호에 따라 상기 동기 정류용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 본 발명에 따른 동기 정류형 스위칭 레귤레이터의 제어 회로는 입력된 제어 신호에 따라 스위칭을 실행하는 스위칭 트랜지스터와,
상기 스위칭 트랜지스터의 스위칭에 의해 입력 단자에 입력된 입력 전압에 의한 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용 트랜지스터
를 구비하고,
출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 실행하게 하는 제어 회로부와,
상기 출력 단자로부터 상기 동기 정류용 트랜지스터의 방향으로 흐르는 역전류의 발생 방지를 위하여, 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하 는 역전류 방지 회로부
를 구비하고,
상기 역전류 방지 회로부는 상기 동기 정류용 트랜지스터에 의해 상기 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격을, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정 가능한 것이다.
또, 상기 역전류 방지 회로부는 상기 인덕터에 흐르는 인덕터 전류를 전압으로 변환하는 인덕터 전류 검출용의 저항을 구비하고, 상기 저항의 양단 전압으로부터 상기 순방향 전류 및 상기 역전류를 각각 검출하도록 한다.
구체적으로는, 상기 역전류 방지 회로부는,
상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단 하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또 구체적으로는, 상기 역전류 방지 회로부는,
상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또 구체적으로는, 상기 역전류 방지 회로부는,
상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역 전류 검출 회로부와,
상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또 구체적으로는, 상기 역전류 방지 회로부는,
상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부를 구비하도록 한다.
또, 상기 조정 회로부는 상기 미리 정해진 값을 설정할 수 있도록 한다.
또, 상기 역전류 검출 회로부는,
상기 저항의 양단의 전압 비교를 실행하는 전압 비교 회로와,
상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는
상기 역전류 방지용 트랜지스터의 양단의 전압 비교를 실행하는 전압 비교 회로와,
상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는,
상기 동기 정류용 트랜지스터의 양단의 전압 비교를 실행하는 전압 비교 회로와,
상기 전압 비교 회로의 전압 비교 결과에 따라 상기 동기 정류용 트랜지스 터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는
상기 역전류 방지용 트랜지스터의 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
상기 지연 회로의 출력 신호에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 상기 역전류 검출 회로부는,
상기 동기 정류용 트랜지스터 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
상기 지연 회로의 출력 신호에 따라 상기 동기 정류용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
를 구비하고,
상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하도록 한다.
또, 본 발명에 따른 동기 정류형 스위칭 레귤레이터의 동작 제어 방법은 입력된 제어 신호에 따라 스위칭을 실행하는 스위칭 트랜지스터와,
상기 스위칭 트랜지스터의 스위칭에 의해 입력 단자에 입력된 입력 전압에 의한 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용 트랜지스터
를 구비하고,
출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
상기 동기 정류용 트랜지스터에 의해 상기 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하고,
상기 출력 단자로부터 상기 동기 정류용 트랜지스터의 방향으로 흐르는 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간을, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정 가능토록 한다.
본 발명의 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 의하면, 출력 단자로부터 상기 동기 정류용 트랜지스터의 방향으로 흐르는 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 인덕터가 방전될 때에 흐르는 순방향 전류가 0으로 되었다고 판정할 때까지의 시간을, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정 가능토록 한다. 이로부터, 차동 오프셋이나 지연 시간 등의 변동이 발생하여도 인덕터 전류가 역류하지 않고 또한 역전류 검출 시에 인덕터에 순방향 전류가 흐르는 시간이 최소로 되도록 설정할 수 있다.
또, 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하는 동시에, 상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 동기 정류용 트랜지스터에 의해 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하도록 한다. 이로부터, 전류를 검출하기 위한 저항이 불필요하게 되어 상기 저항으로 인한 전력 손실을 없앨 수 있다.
또, 동기 정류용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하는 동시에, 상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 동기 정류용 트랜지스터에 의해 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하도록 한다. 이로부터, 전류를 검출하기 위한 저항이 불필요하게 되어 상기 저항으로 인한 전력 손실을 없앨 수 있다.
다음에, 도면에 나타내는 실시예에 근거하여 본 발명을 상세하게 설명한다.
제1 실시예.
도 4는 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 도면이다.
도 4에 있어서, 스위칭 레귤레이터(1)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 강압하여 미리 정해진 정전압으로 변환하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(10)에 출력하는 동기 정류형 스위칭 레귤레이터이다.
스위칭 레귤레이터(1)는 입력 전압(Vin)의 출력 제어를 수행하기 위한 스위칭 동작을 실행하는 PMOS 트랜지스터로 이루어지는 스위칭 트랜지스터(M1)와, NMOS 트랜지스터로 이루어지는 동기 정류용 트랜지스터(M2)를 구비한다.
또한, 스위칭 레귤레이터(1)는 PWM 제어 회로(2), 역전류 검출 회로(3), 순방향 전류 검출 회로(4), 조정 회로(5), 인버터(6), NMOS 트랜지스터(M3), 전류 검 출용 저항(7), 콘덴서(C1) 및 인덕터(L1)를 구비한다. 또한, PWM 제어 회로(2)는 제어 회로부를 이루고, 역전류 검출 회로(3), 순방향 전류 검출 회로(4), 조정 회로(5), 인버터(6), NMOS 트랜지스터(M3) 및 저항(7)은 역전류 방지 회로부를 이룬다. 또, NMOS 트랜지스터(M3)는 역전류 방지용 트랜지스터를 이루고, 역전류 검출 회로(3) 및 인버터(6)는 역전류 검출 회로부를 이루고, 순방향 전류 검출 회로(4) 및 조정 회로(5)는 조정 회로부를 이룬다. 또, 스위칭 레귤레이터(1)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2) 중 적어도 하나, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
입력 단자(IN)과 접지 전압의 사이에는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2) 및 NMOS 트랜지스터(M3)가 직렬로 접속된다. 스위칭 트랜지스터(M1)와 동기 정류용 트랜지스터(M2)의 접속부와 출력 단자(OUT)의 사이에는 인덕터(L1)와 전류 검출용 저항(7)이 직렬로 접속되고, 출력 단자(OUT)와 접지 전압의 사이에는 콘덴서(C1)가 접속된다.
PWM 제어 회로(2)는 출력 전압(Vout)이 원하는 전압으로 되도록 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)에 대하여 PWM 제어를 실행하여 스위칭을 제어한다.
역전류 검출 회로(3)는 저항(7)의 양단 전압으로부터 인덕터(L1)를 흐르는 인덕터 전류(iL)의 역류 검출을 실행하고, 상기 역류 징조를 검출하면 NMOS 트랜지 스터(M3)를 오프 시켜 차단 상태로 한다.
순방향 전류 검출 회로(4)는 저항(7)의 양단 전압으로부터 NMOS 트랜지스터(M3)가 오프 하여 차단 상태로 되었을 때의 NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르지 않게 된 상태를 검출하고, 상기 검출 결과를 나타내는 신호를 생성하여 출력한다.
조정 회로(5)는 NMOS 트랜지스터(M3)를 오프 시키고자 하는 신호와, 순방향 전류 검출 회로(4)로부터의 NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르지 않게 된 상태를 검출한 것을 나타내는 신호의 시간 간격이 가능한 한 작아지도록, 역전류 검출 회로(3)에 의해 인덕터 전류(iL)가 역류하고자 한 것을 검출하는 타이밍을 조정한다.
저항(7)은 저항값을 Rsen Ω으로 하면, 양단 전압차는(Rsen×iL)로 된다.
역전류 검출 회로(3)는 비교기(11), 래치 회로(12) 및 입력된 신호에 따른 오프셋 전압(Voff)을 생성하는 오프셋 전압 생성 회로(13)를 구비한다. 또한, 비교기(11) 및 오프셋 전압 생성 회로(13)는 전압 비교 회로를 이룬다. 오프셋 전압 생성 회로(13)는 저항(7)과 출력 단자(OUT)의 접속부 전압에 오프셋 전압(Voff)을 더하여 비교기(11)의 비반전 입력단에 출력한다. 비교기(11)의 반전 입력단에는 인덕터(L1)와 저항(7)의 접속부 전압이 입력되고, 비교기(11)의 출력단은 래치 회로(12)의 세트단(S)에 접속된다. 래치 회로(12)의 리세트단(R)에는 PWM 제어 회로(2)로부터 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 각 게이트에 출력된 출력 신호(So2)가 입력되고, 래치 회로(12)의 출력단(Q)은 인버터(6)를 통 하여 NMOS 트랜지스터(M3)의 게이트에 접속된다.
순방향 전류 검출 회로(4)는 래치 회로(21)와 비교기(22)로 구성되고, 비교기(22)의 반전 입력단은 인덕터(L1)와 저항(7)의 접속부에 접속되며, 비교기(22)의 비반전 입력단은 저항(7)과 출력 단자(OUT)의 접속부에 접속된다. 비교기(22)의 출력단은 래치 회로(21)의 세트단(S)에 접속되고, 래치 회로(21)의 리세트단(RB)에는 래치 회로(12)의 출력단(Q)으로부터 출력된 신호가 입력된다. 또한 부호의 말단에 부가한 B는 로(Low) 인에이블(enable)인 것을 나타낸다.
조정 회로(5)는 AND 회로(31), 저항(32), 콘덴서(33), 오차 증폭 회로(34) 및 설정 가능한 조정 전압(Vr)을 생성하여 출력하는 조정 전압 생성 회로(35)를 구비한다. AND 회로(31)의 한 쪽 입력단은 래치 회로(12)의 출력단(Q)에 접속되고, AND 회로(31)의 다른 쪽 입력단은 래치 회로(21)의 출력단(QB)에 접속된다. AND 회로(31)의 출력단은 저항(32)을 통하여 오차 증폭 회로(34)의 반전 입력단에 접속되고, 오차 증폭 회로(34)의 반전 입력단과 접지 전압의 사이에는 콘덴서(33)가 접속된다. 저항(32)과 콘덴서(33)는 적분 회로를 형성한다. 오차 증폭 회로(34)의 비반전 입력단에는 조정 전압(Vr)이 입력되고, 오프셋 전압 생성 회로(13)는 오차 증폭 회로(34)의 출력 신호에 따른 오프셋 전압(Voff)을 생성하여 출력한다.
이와 같은 구성에 있어서, 인덕터 전류(iL)가 역류하고자 한 것을 검출하기 위한 비교기(11)는 저항(7)의 양단 전압차(Vsen1)(= Rsen×iL)가 오프셋 전압(Voff)으로 되었는지 여부의 검출을 실행한다. 저항(7)의 양단 전압차(Vsen1)가 오프셋 전압(Voff)으로 되었을 때의 인덕터 전류(iL)는 Voff/Rsen으로 나타낼 수 있다. 저항(7)의 양단 전압차(Vsen1)가 오프셋 전압(Voff)으로 되어 인덕터 전류(iL)가 역류하고자 한 것을 검출하면, PWM 제어 회로(2)가 스위칭 트랜지스터(M1)를 온 시키는 신호를 출력할 때까지 래치 회로(12)에 의해 NMOS 트랜지스터(M3)를 오프 시켜 차단 상태로 한다.
순방향 전류 검출 회로(4)에 있어서, 출력 단자(OUT)와 저항(7)의 접속부 전압이 저항(7)의 타단 전압을 초과하면 비교기(22)의 출력 신호는 고레벨로 되고, 출력 단자(OUT)와 저항(7)의 접속부 전압이 저항(7)의 타단 전압 이하인 경우에는 비교기(22)의 출력 신호는 저레벨로 된다. 래치 회로(21)는 NMOS 트랜지스터(M3)가 오프 되어 있을 때 비교기(22)의 출력 신호가 고레벨로 되면, NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르지 않게 되었다고 판정하고 출력 신호(So4)를 저레벨로 하강시킨다.
조정 회로(5)에 있어서, AND 회로(31)는 인덕터 전류(iL)의 역류 징조를 검출하여 NMOS 트랜지스터(M3)를 오프 시키기 위하여 래치 회로(12)의 출력 신호가 고레벨로 상승하고 나서 인덕터(L1)가 방전될 때에 흐르는 인덕터 전류(iL)의 순방향 전류가 0으로 되어 래치 회로(21)의 출력 신호(So4)가 저레벨로 하강할 때까지의 동안, 고레벨로 되는 펄스를 생성하여 출력한다. 저항(32)과 콘덴서(33)로 이루어지는 적분 회로는 AND 회로(31)의 출력 신호(So6)를 적분하여 평활한다. 저항(32)과 콘덴서(33)는 충분히 큰 시정수를 갖고 있으며, AND 회로(31)로부터 출력된 신호(So6)의 펄스폭이 좁아짐에 따라 상기 적분 회로로부터의 출력 신호(So7)의 전압은 작아진다.
오차 증폭 회로(34)는 상기 적분 회로의 출력 신호(So7)의 전압이 조정 전압(Vr)으로 되도록, 오프셋 전압 생성 회로(13)에서 생성되는 오프셋 전압(Voff)을 조정한다. 오프셋 전압(Voff)을 조정함으로써, 인덕터 전류(iL)의 역류 징조를 검출하여 NMOS 트랜지스터(M3)를 오프 시키고 나서 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 될 때까지의 시간을 조정할 수 있다. 즉, NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르는 시간을, 조정 전압(Vr)에 의해 오프셋 전압(Voff)이나 비교기(11)의 지연 시간 변동에 관계없이 임의로 설정할 수 있다.
도 5는 도 4의 각부의 파형예를 나타낸 타이밍 도이다. 도 5를 이용하여 도 4의 스위칭 레귤레이터(1)의 동작 흐름에 대하여 설명한다.
이하, 인덕터 전류(iL)는 역전류 검출 회로(3)가 동작하는 평균 전류로 한다. 조정 회로(5)에 의해 오프셋 전압(Voff)이 조정되어 역전류 검출 회로(3)가 동작하는 타이밍 조정이 수행된다.
우선, 스위칭 트랜지스터(M1)가 오프하여 전압(Vsen1)이 저하되고, 전압(Vsen1)이 오프셋 전압(Voff) 이하로 되면, 역전류 검출 회로(3)는 인덕터 전류(iL)가 역류할 징조를 검출하였다고 판정하고 NMOS 트랜지스터(M3)를 오프 시켜 차단 상태로 한다. 이 후, 전압(Vsen1)이 0으로 되면, 순방향 전류 검출 회로(4)는 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되었다고 판정하고 출력 신호(So4)를 저레벨로 한다.
AND 회로(31)는 역전류 검출 회로(3)가 역류 징조를 검출하였다고 판정한 타이밍과, 순방향 전류 검출 회로(4)가 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되었다고 판정한 타이밍 동안, 출력 신호(So6)를 고레벨로 하여 펄스를 생성한다. 이 출력 신호(So6)는 저항(32) 및 콘덴서(33)로 적분되어 펄스폭에 따른 전압의 신호(So7)로 변환된다. 출력 신호(So6)의 펄스폭이 크고, 신호(So7)의 전압이 조정 전압(Vr)보다 큰 경우, 오차 증폭 회로(34)는 신호(So7)의 전압이 조정 전압(Vr)으로 되도록, 오프셋 전압 생성 회로(13)에 대하여 오프셋 전압(Voff)을 저하시킨다.
오프셋 전압(Voff)이 저하되면, 출력 신호(So6)의 펄스폭이 작아지고, 신호(So7)의 전압이 조정 전압(Vr)으로 되어 수속된다. 반대로, 출력 신호(So6)의 펄스폭이 작고, 신호(So7)의 전압이 조정 전압(Vr)보다 작은 경우나, 역전류 검출 회로(3)가 역류 징조를 검출하는 타이밍이 너무 늦어 출력 신호(So6)에 펄스가 발생하지 않는 경우에는, 출력 신호(So6)의 펄스폭을 크게 하기 위하여 조정 회로(5)가 오프셋 전압 생성 회로(13)에 대하여 오프셋 전압(Voff)을 상승시킨다.
또한, 상기 설명에서는 강압형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 승압형의 스위칭 레귤레이터에도 적용할 수 있으며, 이 경우, 도 4의 스위칭 레귤레이터(1)는 도 6의 스위칭 레귤레이터(100)와 같이 된다. 또한, 도 6에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, PWM 제어 회로(2), 역전류 검출 회로(3), 순방향 전류 검출 회로(4) 및 조정 회로(5)의 각 동작은 도 4의 경우와 동일하므로 그 설명은 생략한다.
이와 같이, 본 제1 실시예에 따른 스위칭 레귤레이터는 저항(7)의 양단 전압으로부터 역류 방지용의 트랜지스터(M3)를 오프 시키는 타이밍과, 인덕터 전류(iL)가 역류하고자 하여 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되는 타이밍을 감시하여 트랜지스터(M3)를 오프 시키는 타이밍을 조정하도록 한다. 이로부터, 인덕터 전류가 역류하지 않고 또한 트랜지스터(M3)의 기생 다이오드에 전류가 흐르는 시간이 최소로 되도록 설정할 수 있다.
제2 실시예.
상기 제1 실시예에서는 인덕터(L1)와 출력 단자(OUT) 사이에 인덕터 전류(iL)를 전압으로 변환하기 위한 저항(7)을 삽입하고, 상기 저항(7)의 양단 전압으로부터 인덕터 전류(iL)를 검출하도록 하였지만, NMOS 트랜지스터(M3)의 양단 전압으로부터 인덕터 전류(iL)를 검출하도록 하여도 좋고, 이와 같이 한 것을 본 발명의 제2 실시예로 한다.
도 7은 본 발명의 제2 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 도면이다. 또한 도 7에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 4와의 차이점만 설명한다.
도 7과 도 4의 차이점은 저항(7)을 삭제하고 동기 정류용 트랜지스터(M2)와 NMOS 트랜지스터(M3)의 접속부에 비교기(11 및 22)의 각 비반전 입력단을 각각 접속하고, 비교기(11)의 반전 입력단과 접지 전압의 사이에 오프셋 전압 생성 회로(13)를 접속하는 동시에, 비교기(22)의 반전 입력단을 접지 전압에 접속한 것, 오차 증폭 회로(34)의 비반전 입력단에 신호(So7)가 입력되고, 오차 증폭 회로(34)의 반전 입력단에 조정 전압(Vr)이 입력되도록 한 것에 있다. 이에 따라, 도 4의 역전류 검출 회로(3)를 역전류 검출 회로(3a)로, 도 4의 순방향 전류 검출 회로(4) 를 순방향 전류 검출 회로(4a)로, 도 4의 조정 회로(5)를 조정 회로(5a)로, 도 4의 스위칭 레귤레이터(1)를 스위칭 레귤레이터(1a)로 각각 표시한다.
도 7에 있어서, 스위칭 레귤레이터(1a)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 강압하여 미리 정해진 정전압으로 변환하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(10)에 출력하는 동기 정류형 스위칭 레귤레이터이다.
스위칭 레귤레이터(1a)는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), PWM 제어 회로(2), 역전류 검출 회로(3a), 순방향 전류 검출 회로(4a), 조정 회로(5a), 인버터(6), NMOS 트랜지스터(M3), 콘덴서(C1) 및 인덕터(L1)를 구비한다.
또한, 역전류 검출 회로(3a), 순방향 전류 검출 회로(4a), 조정 회로(5a), 인버터(6) 및 NMOS 트랜지스터(M3)는 역전류 방지 회로부를 이룬다. 또, 역전류 검출 회로(3a) 및 인버터(6)는 역전류 검출 회로부를 이루고, 순방향 전류 검출 회로(4a) 및 조정 회로(5a)는 조정 회로부를 이룬다. 또, 스위칭 레귤레이터(1a)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2) 중 적어도 하나, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
역전류 검출 회로(3a)는 NMOS 트랜지스터(M3)의 양단 전압으로부터 인덕터(L1)를 흐르는 인덕터 전류(iL)의 역류 검출을 실행하고, 이 역류 징조를 검출하면 NMOS 트랜지스터(M3)를 오프 시켜 차단 상태로 한다.
순방향 전류 검출 회로(4a)는 NMOS 트랜지스터(M3)의 양단 전압으로부터 NMOS 트랜지스터(M3)가 오프 되어 차단 상태로 되었을 때의 NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르지 않게 된 상태를 검출하고, 이 검출 결과를 나타내는 신호를 생성하여 출력한다.
역전류 검출 회로(3a)는 비교기(11), 래치 회로(12) 및 입력된 신호에 따른 오프셋 전압(Voff)을 생성하는 오프셋 전압 생성 회로(13)를 구비한다. 오프셋 전압 생성 회로(13)는 설정된 오프셋 전압(Voff)을 비교기(11)의 반전 입력단에 출력한다. 비교기(11)의 비반전 입력단에는 동기 정류용 트랜지스터(M2)와 NMOS 트랜지스터(M3)의 접속부 전압이 입력되고, 비교기(11)의 출력단은 래치 회로(12)의 세트단(S)에 접속된다. 래치 회로(12)의 리세트단(R)에는 PWM 제어 회로(2)로부터 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 각 게이트에 출력된 출력 신호(So2)가 입력되고, 래치 회로(12)의 출력단(Q)은 인버터(6)를 통하여 NMOS 트랜지스터(M3)의 게이트에 접속된다.
순방향 전류 검출 회로(4a)는 래치 회로(21)와 비교기(22)로 구성되고, 비교기(22)의 비반전 입력단은 동기 정류용 트랜지스터(M2)와 NMOS 트랜지스터(M3)의 접속부에 접속되며, 비교기(22)의 반전 입력단에는 접지 전압이 입력된다. 비교기(22)의 출력단은 래치 회로(21)의 세트단(S)에 접속되고, 래치 회로(21)의 리세트단(RB)에는 래치 회로(12)의 출력단(Q)으로부터 출력된 신호가 입력된다.
이와 같은 구성에 있어서, 인덕터 전류(iL), NMOS 트랜지스터(M3)의 온 저항, 및 NMOS 트랜지스터(M3)의 기생 다이오드 특성에 의해 정해지는 NMOS 트랜지스 터(M3)의 드레인 전압을 전압(Vsen2)으로 한다.
역전류 검출 회로(3a)는 인덕터 전류(iL)가 역류하고자 한 것을 검출하기 위한 비교기(11)에 의해 Vsen2가 Voff 이상으로 되는 것을 검출한다. 이 때의 검출 전류값은 Voff/[NMOS 트랜지스터(M3)의 온 저항]으로 된다. 인덕터 전류(iL)의 역류 징조가 검출되어 비교기(11)의 출력 신호가 고레벨로 상승되면, 다음에 PWM 제어 회로(2)가 스위칭 트랜지스터(M1)를 온 시킬 때까지는 래치 회로(12)에 의해 NMOS 트랜지스터(M3)는 오프 된다.
순방향 전류 검출 회로(4a)는 비교기(22)로 전압(Vsen2)을 2진화하고, 상기 전압(Vsen2)이 접지 전압을 초과하면 비교기(22)의 출력 신호는 고레벨로 되고, 전압(Vsen2)이 접지 전압 이하인 경우에는 비교기(22)의 출력 신호는 저레벨로 된다. 래치 회로(21)는 NMOS 트랜지스터(M3)가 오프 되어 있을 때 비교기(22)의 출력 신호가 고레벨로 되면, NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르지 않게 되었다고 판정하고 출력 신호(So4)를 저레벨로 하강시킨다.
조정 회로(5a)에 있어서, AND 회로(31)는 인덕터 전류(iL)의 역류 징조를 검출하여 NMOS 트랜지스터(M3)를 오프 시키기 위하여, 래치 회로(12)의 출력 신호(So3)가 고레벨로 상승하고 나서 인덕터 전류(iL)의 순방향 전류가 0으로 되어 래치 회로(21)의 출력 신호(So4)가 저레벨로 하강할 때까지의 동안, 고레벨로 되는 펄스를 생성하여 출력한다. 저항(32)과 콘덴서(33)로 이루어지는 적분 회로는 AND 회로(31)의 출력 신호를 적분하여 평활한다. 저항(32)과 콘덴서(33)는 충분히 큰 시정수를 갖고 있으며, AND 회로(31)로부터 출력된 신호의 펄스폭이 좁아짐에 따라 상기 적분 회로로부터 출력되는 전압은 작아진다.
오차 증폭 회로(34)는 상기 적분 회로의 출력 신호(So7)의 전압이 조정 전압(Vr)으로 되도록, 오프셋 전압 생성 회로(13)에서 생성되는 오프셋 전압(Voff)을 조정한다. 오프셋 전압(Voff)을 조정함으로써 인덕터 전류(iL)의 역류 징조를 검출하여 NMOS 트랜지스터(M3)를 오프 시키고 나서 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 될 때까지의 시간을 조정할 수 있다. 즉, NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르는 시간을, 조정 전압(Vr)에 의해 오프셋 전압(Voff)이나 비교기(11)의 지연 시간의 변동에 관계없이 임의로 설정할 수 있다.
도 8은 도 7의 각부의 파형예를 나타낸 타이밍 도이다. 도 8을 이용하여 도 7의 스위칭 레귤레이터(1a)의 동작 흐름에 대하여 설명한다.
이하, 인덕터 전류(iL)는 역전류 검출 회로(3a)가 동작하는 평균 전류로 한다. 조정 회로(5a)에 의해 오프셋 전압(Voff)이 조정되어 역전류 검출 회로(3a)가 동작하는 타이밍이 조정된다.
우선, 스위칭 트랜지스터(M1)가 오프 되어 전압(Vsen2)이 상승하여 전압(Vsen2)이 오프셋 전압(Voff) 이상으로 되면, 역전류 검출 회로(3a)는 인덕터 전류(iL)가 역류할 징조를 검출하였다고 판정하고 NMOS 트랜지스터(M3)를 오프 시켜 차단 상태로 한다. 이 후, 전압(Vsen2)이 0으로 되면, 순방향 전류 검출 회로(4a)는 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되었다고 판정하고 출력 신호(So4)를 저레벨로 한다.
AND 회로(31)는 역전류 검출 회로(3a)가 역류 징조를 검출하였다고 판정한 타이밍과, 순방향 전류 검출 회로(4a)가 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되었다고 판정한 타이밍 동안, 출력 신호(So6)를 고레벨로 하여 펄스를 생성한다. 이 출력 신호(So6)는 저항(32) 및 콘덴서(33)로 적분되어 펄스폭에 따른 전압의 신호(So7)로 변환된다. 출력 신호(So6)의 펄스폭이 크고, 신호(So7)의 전압이 조정 전압(Vr)보다 큰 경우, 오차 증폭 회로(34)는 신호(So7)의 전압이 조정 전압(Vr)으로 되도록 오프셋 전압 생성 회로(13)에 대하여 오프셋 전압(Voff)을 상승시킨다.
오프셋 전압(Voff)이 상승되면, 출력 신호(So6)의 펄스폭이 작아지고, 신호(So7)의 전압이 조정 전압(Vr)으로 되어 수속된다. 반대로, 출력 신호(So6)의 펄스폭이 작고, 신호(So7)의 전압이 조정 전압(Vr)보다 작은 경우나, 역전류 검출 회로(3a)가 역류 징조를 검출하는 타이밍이 너무 늦어 출력 신호(So6)에 펄스가 발생하지 않는 경우에는, 출력 신호(So6)의 펄스폭을 크게 하기 위하여, 조정 회로(5a)는 오프셋 전압 생성 회로(13)에 대하여 오프셋 전압(Voff)을 저하시킨다.
또한, 상기 설명에서는 강압형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 승압형의 스위칭 레귤레이터에도 적용할 수 있으며, 이 경우, 도 7의 스위칭 레귤레이터(1a)는 도 9의 스위칭 레귤레이터(100a)와 같이 된다. 또한 도 9에서는 도 7과 동일한 부분은 동일한 부호로 나타내고, PWM 제어 회로(2), 역전류 검출 회로(3a), 순방향 전류 검출 회로(4a) 및 조정 회로(5a)의 각 동작은 도 7의 경우와 동일하므로 그 설명은 생략한다.
이와 같이, 본 제2 실시예에 따른 스위칭 레귤레이터는 역류 방지용 트랜지스터(M3)의 드레인 전압으로부터 트랜지스터(M3)를 오프 시키는 타이밍과 인덕터 전류(iL)가 역류하고자 하여 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되는 타이밍을 감시하여 트랜지스터(M3)를 오프 시키는 타이밍을 조정하도록 한다. 이로부터, 상기 제1 실시예와 같은 효과를 얻을 수 있는 동시에, 인덕터 전류(iL)를 검출하기 위한 저항을 인덕터(L1)와 출력 단자의 사이에 접속할 필요가 없기 때문에, 상기 저항으로 인한 손실을 없앨 수 있어 효율을 향상시킬 수 있다.
제3 실시예.
상기 제2 실시예에서는 오프셋 전압 생성 회로(13)에서 생성되는 오프셋 전압값을 제어하여 NMOS 트랜지스터(M3)를 오프 시키는 타이밍을 조정하도록 하였지만, 비교기(11)의 출력단에 지연 회로를 삽입하고, 상기 지연 회로의 지연 시간을 조정함으로써 NMOS 트랜지스터(M3)를 오프 시키는 타이밍을 조정하도록 하여도 좋은 바, 이와 같이 한 것을 본 발명의 제3 실시예로 한다.
도 10은 본 발명의 제3 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 도면이다. 또한, 도 10에서는 도 7과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략하는 동시에 도 7과의 차이점만 설명한다.
도 10과 도 7의 차이점은 도 7의 비교기(11)가 입력된 제어 신호에 따라 출력 전류가 제어되도록 한 것, 도 7의 오프셋 전압 생성 회로(13)가 오프셋 전압(Voff)을 생성하도록 하는 동시에 콘덴서(42)를 추가하고, 도 7의 비교기(22)를 버퍼(43)로 치환한 것에 있다. 이에 따라, 도 7의 비교기(11)를 비교기(11b)로, 도 7의 오프셋 전압 생성 회로(13)를 오프셋 전압 생성 회로(41)로, 도 7의 역전류 검 출 회로(3a)를 역전류 검출 회로(3b)로, 도 7의 순방향 전류 검출 회로(4a)를 순방향 전류 검출 회로(4b)로, 도 7의 스위칭 레귤레이터(1a)를 스위칭 레귤레이터(1b)로 각각 한다.
도 10에 있어서, 스위칭 레귤레이터(1b)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 강압하여 미리 정해진 정전압으로 변환하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(10)에 출력하는 동기 정류형 스위칭 레귤레이터이다.
스위칭 레귤레이터(1b)는 스위칭 트랜지스터(M1), 동기 정류용 트랜지스터(M2), PWM 제어 회로(2), 역전류 검출 회로(3b), 순방향 전류 검출 회로(4b), 조정 회로(5), 인버터(6), NMOS 트랜지스터(M3), 콘덴서(C1) 및 인덕터(L1)를 구비한다.
또한, 역전류 검출 회로(3b), 순방향 전류 검출 회로(4b), 조정 회로(5), 인버터(6) 및 NMOS 트랜지스터(M3)는 역전류 방지 회로부를 이룬다. 또, 역전류 검출 회로(3b) 및 인버터(6)는 역전류 검출 회로부를 이루고, 순방향 전류 검출 회로(4b) 및 조정 회로(5)는 조정 회로부를 이룬다. 또, 스위칭 레귤레이터(1b)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2) 중 적어도 하나, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
역전류 검출 회로(3b)는 NMOS 트랜지스터(M3)의 양단 전압으로부터 인덕터(L1)를 흐르는 인덕터 전류(iL)의 역류 검출을 실행하고, 상기 역류 징조를 검출 하면 NMOS 트랜지스터(M3)를 오프 시켜 차단 상태로 한다.
순방향 전류 검출 회로(4b)는 NMOS 트랜지스터(M3)의 드레인 전압으로부터 NMOS 트랜지스터(M3)가 오프 하여 차단 상태로 되었을 때의 NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르지 않게 된 상태를 검출하고, 이 검출 결과를 나타내는 신호를 생성하여 출력한다.
역전류 검출 회로(3b)는 비교기(11b), 래치 회로(12), 오프셋 전압 생성 회로(41) 및 콘덴서(42)를 구비한다. 또한, 비교기(11b) 및 오프셋 전압 생성 회로(41)는 전압 비교 회로를 이룬다. 오프셋 전압(Voff)이 제공된 비교기(11b)의 비반전 입력단에는 동기 정류용 트랜지스터(M2)와 NMOS 트랜지스터(M3)의 접속부 전압에 오프셋 전압(Voff)이 더해진 전압이 입력되고, 비교기(11b)의 출력단은 래치 회로(12)의 세트단(S)에 접속된다. 래치 회로(12)의 리세트단(R)에는 PWM 제어 회로(2)로부터 스위칭 트랜지스터(M1) 및 동기 정류용 트랜지스터(M2)의 각 게이트에 출력된 출력 신호(So2)가 입력되고, 래치 회로(12)의 출력단(Q)은 인버터(6)를 통하여 NMOS 트랜지스터(M3)의 게이트에 접속된다. 비교기(11b)의 출력단과 접지 전압의 사이에는 콘덴서(42)가 접속되고, 비교기(11b)는 오차 증폭 회로(34)의 출력 신호(So5)의 전압에 대응한 전류를 출력한다.
순방향 전류 검출 회로(4b)는 래치 회로(21)와 버퍼(43)로 구성되고, 버퍼(43)의 입력단은 동기 정류용 트랜지스터(M2)와 NMOS 트랜지스터(M3)의 접속부에 접속되며, 버퍼(43)의 출력단은 래치 회로(21)의 세트단(S)에 접속되고, 래치 회로(21)의 리세트단(RB)에는 래치 회로(12)의 출력단(Q)으로부터 출력된 신호(So3) 가 입력된다.
이와 같은 구성에 있어서, 인덕터 전류(iL), NMOS 트랜지스터(M3)의 온 저항, 및 NMOS 트랜지스터(M3)의 기생 다이오드 특성에 의해 정해지는 NMOS 트랜지스터(M3)의 드레인 전압을 전압(Vsen2)으로 한다.
역전류 검출 회로(3b)는 인덕터 전류(iL)가 역류하고자 한 것을 검출하기 위한 비교기(11b)에 의해 Vsen2가 Voff 이상으로 되는 것을 검출한다. 이 때의 검출 전류값은 Voff/[NMOS 트랜지스터(M3)의 온 저항]으로 된다. 인덕터 전류(iL)의 역류 징조가 검출되어 비교기(11b)의 출력 신호가 고레벨로 상승될 때, 비교기(11b)로부터 출력된 전류로 콘덴서(42)가 충전되고, 이 충전에 요하는 시간 만큼 늦게 래치 회로(12)의 세트단(S)이 고레벨로 상승한다. 비교기(11b)의 출력 신호가 고레벨로 상승하면, 다음에 PWM 제어 회로(2)가 스위칭 트랜지스터(M1)를 온 시킬 때까지는 래치 회로(12)에 의해 NMOS 트랜지스터(M3)는 오프 된다.
순방향 전류 검출 회로(4b)는 버퍼(43)로 전압(Vsen2)의 LCR 발진을 증폭시키고, 즉, 전압(Vsen2)이 버퍼(43)의 임계값 전압을 초과하면 버퍼(43)의 출력 신호는 고레벨로 되고, 전압(Vsen2)이 버퍼(43)의 임계값 전압 이하인 경우에는 버퍼(43)의 출력 신호는 저레벨로 된다. 래치 회로(21)는 NMOS 트랜지스터(M3)가 오프 되어 있을 때 버퍼(43)의 출력 신호가 고레벨로 되면, NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르지 않게 되었다고 판정하고 출력 신호(So4)를 저레벨로 하강시킨다.
오차 증폭 회로(34)는 저항(32) 및 콘덴서(33)로 이루어지는 적분 회로의 출력 신호(So7) 전압이 조정 전압(Vr)으로 되도록 비교기(11b)의 출력 전류를 조정하여 비교기(11b)의 출력 신호에 대한 지연 시간을 조정한다. 이와 같이 하여 인덕터 전류(iL)의 역류 징조를 검출하여 NMOS 트랜지스터(M3)를 오프 시키고 나서 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 될 때까지의 시간을 조정할 수 있다. 즉, NMOS 트랜지스터(M3)의 기생 다이오드에 전류가 흐르는 시간을, 조정 전압(Vr)에 의해 오프셋 전압(Voff)이나 비교기(11)의 지연 시간 변동에 관계없이 임의로 설정할 수 있다.
도 11은 도 10의 각부의 파형예를 나타낸 타이밍 도이다. 도 11을 이용하여 도 10의 스위칭 레귤레이터(1b)의 동작 흐름에 대하여 설명한다.
인덕터 전류(iL)가 역류 징조를 나타내고 있는 상태에 있다고 한다. 이 상태에 있어서, 우선 비교기(11b)는 출력 신호를 고레벨로 하고, 래치 회로(12)는 비교기(11b)의 출력 전류와 콘덴서(42)의 용량으로 정해지는 지연 시간이 경과한 후 세트단(S)이 고레벨로 됨으로써, 비교기(11b)의 출력 신호가 고레벨로 되고 나서 상기 지연 시간 후에 NMOS 트랜지스터(M3)를 오프 시킨다.
이 후, NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 없어지면, 전압(Vsen2)이 LCR 발진을 개시하고, 이 전압을 버퍼(43)로 증폭하며, 래치 회로(21)의 출력 신호(So4)가 저레벨로 하강한다. AND 회로(31)는 역전류 검출 회로(3b)가 역류 징조를 검출하였다고 판정한 타이밍과, 순방향 전류 검출 회로(4b)가 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되었다고 판정한 타이밍 동안, 출력 신호(So6)를 고레벨로 하여 펄스를 생성한다. 이 출력 신호(So6)는 저항(32) 및 콘덴서(33)로 적분되어 펄스폭에 따른 전압의 신호(So7)로 변환된다.
출력 신호(So6)의 펄스폭이 크고, 신호(So7)의 전압이 조정 전압(Vr)보다 큰 경우, 오차 증폭 회로(34)는 신호(So7)의 전압이 조정 전압(Vr)으로 되도록 비교기(11b)의 출력 전류가 작아지도록 하여 콘덴서(42)로 인한 지연 시간이 커지도록 한다. 반대로, 출력 신호(So6)의 펄스폭이 작고, 신호(So7)의 전압이 조정 전압(Vr)보다 작은 경우나, 역전류 검출 회로(3b)가 역류 징조를 검출하는 타이밍이 너무 늦어 출력 신호(So6)에 펄스가 발생하지 않는 경우에는, 출력 신호(So6)의 펄스폭을 크게 하기 위하여, 오차 증폭 회로(34)는 비교기(11b)의 출력 전류가 커지도록 하여 콘덴서(42)에 의한 지연 시간이 작아지도록 한다.
또한, 상기 설명에서는 강압형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 승압형의 스위칭 레귤레이터에도 적용할 수 있으며, 이 경우, 도 10의 스위칭 레귤레이터(1b)는 도 12의 스위칭 레귤레이터(100b)와 같이 된다. 또한, 도 12에서는 도 10과 동일한 부분은 동일한 부호로 나타내고, PWM 제어 회로(2), 역전류 검출 회로(3b) 및 조정 회로(5)의 각 동작은 도 10의 경우와 동일하며, 도 10의 순방향 전류 검출 회로(4b)에서의 버퍼(43)를 인버터(45)로 하여 순방향 전류 검출 회로(4c)로 한 것 이외는 도 10과 동일하므로 그 설명은 생략한다.
이와 같이, 본 제3 실시예에 따른 스위칭 레귤레이터는 NMOS 트랜지스터(M3)의 드레인 전압으로부터 NMOS 트랜지스터(M3)를 오프 시키는 타이밍과, 인덕터 전류(iL)가 역류하고자 하여 NMOS 트랜지스터(M3)의 기생 다이오드에 흐르는 전류가 0으로 되는 타이밍을 감시하고, 비교기(11b)의 출력 전류를 조정하여 콘덴서(42)로 인한 지연 시간을 조정함으로써, NMOS 트랜지스터(M3)를 오프 시키는 타이밍을 조정하도록 한다. 이로부터, 상기 제2 실시예와 동일한 효과를 얻을 수 있는 동시에, 비교기 대신에 버퍼 또는 인버터를 사용함으로써 회로 축소와 소비 전류의 절감을 도모할 수 있다.
또한, 상기 제1~제3의 각 실시예에서는 역류 방지용의 트랜지스터(M3)를 마련한 경우를 예로 하여 나타냈지만, 본 발명은 이것에 한정되는 것은 아니고, 동기 정류용 트랜지스터(M2)가 역류 방지용의 트랜지스터를 겸하도록 하여도 좋다. 이와 같이 한 경우, 예컨대 도 4의 스위칭 레귤레이터(1)는 도 13의 스위칭 레귤레이터(1c)와 같이 되고, 도 6의 스위칭 레귤레이터(1)는 도 14의 스위칭 레귤레이터(100c)와 같이 된다. 도 13에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, 도 14에서는 도 6과 동일한 부분은 동일한 부호로 나타낸다. 또, 도 7 및 도 9의 경우에는, NMOS 트랜지스터(M3)의 양단 전압으로부터 인덕터(L1)를 방전하는 전류의 유무를 검출하도록 하였지만, 도 13 및 도 14에서는 동기 정류용 트랜지스터(M2)의 양단 전압으로부터 인덕터(L1)를 방전하는 전류의 유무를 검출하도록 하면 된다. 또, 상기 제1~제3의 각 실시예에 있어서, 역전류 검출 회로를 구성하는 비교기 내에 오프셋 전압을 구비하게 하도록 하여도 좋다.
도 1은 종래의 스위칭 레귤레이터의 구성예를 나타낸 도면.
도 2는 도 1의 각부의 파형예를 나타낸 타이밍 도.
도 3은 도 1의 각부의 다른 파형예를 나타낸 타이밍 도.
도 4는 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 도면.
도 5는 도 4의 각부의 파형예를 나타낸 타이밍 도.
도 6은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 다른 구성예를 나타낸 도면.
도 7은 본 발명의 제2 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 도면.
도 8은 도 7의 각부의 파형예를 나타낸 타이밍 도.
도 9는 본 발명의 제2 실시예에 따른 스위칭 레귤레이터의 다른 구성예를 나타낸 도면.
도 10은 본 발명의 제3 실시예에 따른 스위칭 레귤레이터의 구성예를 나타낸 도면.
도 11은 도 10의 각부의 파형예를 나타낸 타이밍 도.
도 12는 본 발명의 제3 실시예에 따른 스위칭 레귤레이터의 다른 구성예를 나타낸 도면.
도 13은 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 또 다른 구성예 를 나타낸 도면.
도 14는 본 발명의 제1 실시예에 따른 스위칭 레귤레이터의 또 다른 구성예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
　1, 1a, 1b, 1c, 100, 100b, 100c 　 스위칭 레귤레이터
　2　 PWM 제어 회로
　3, 3a, 3b　 역전류 검출 회로
　4, 4a, 4b, 4c　 순방향 전류 검출 회로
　5, 5a　 조정 회로
　6　 인버터
　7　 저항
　10　 부하
　M1　 스위칭 트랜지스터
　M2　 동기 정류용 트랜지스터
　M3　 역류 방지용 트랜지스터
　L1　 인덕터
　C1　 콘덴서

Claims (25)

  1. 　입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
    입력된 제어 신호에 따라 스위칭을 실행하는 스위칭 트랜지스터와,
    상기 스위칭 트랜지스터의 스위칭에 의해 상기 입력 전압에 의한 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용 트랜지스터와,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 실행하게 하는 제어 회로부와,
    상기 출력 단자로부터 상기 동기 정류용 트랜지스터의 방향으로 흐르는 역전류의 발생 방지를 위하여, 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 방지 회로부
    를 구비하고,
    상기 역전류 방지 회로부는 상기 동기 정류용 트랜지스터에 의해 상기 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순 방향 전류가 0으로 되었다고 판정할 때까지의 시간을, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정 가능한 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  2. 제1항에 있어서, 상기 역전류 방지 회로부는,
    상기 인덕터에 흐르는 인덕터 전류를 전압으로 변환하는 인덕터 전류 검출용의 저항을 구비하고, 상기 저항의 양단 전압으로부터 상기 순방향 전류 및 상기 역전류를 각각 검출하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  3. 제2항에 있어서, 상기 역전류 방지 회로부는,
    상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
    상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방 지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  4. 제2항에 있어서, 상기 역전류 방지 회로부는,
    상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  5. 제1항에 있어서, 상기 역전류 방지 회로부는,
    상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
    상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  6. 제1항에 있어서, 상기 역전류 방지 회로부는,
    상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 조정 회로부는 상기 미리 정해진 값으로 설정 가능한 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  8. 　제3항 또는 제4항에 있어서, 상기 역전류 검출 회로부는,
    상기 저항 양단의 전압 비교를 실행하는 전압 비교 회로와,
    상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  9. 제5항에 있어서, 상기 역전류 검출 회로부는,
    상기 역전류 방지용 트랜지스터 양단의 전압 비교를 실행하는 전압 비교 회로와,
    상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지 스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  10. 제6항에 있어서, 상기 역전류 검출 회로부는,
    상기 동기 정류용 트랜지스터 양단의 전압 비교를 실행하는 전압 비교 회로와,
    상기 전압 비교 회로의 전압 비교 결과에 따라 상기 동기 정류용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  11. 제5항에 있어서, 상기 역전류 검출 회로부는,
    상기 역전류 방지용 트랜지스터 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
    상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
    상기 지연 회로의 출력 신호에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  12. 제6항에 있어서, 상기 역전류 검출 회로부는,
    상기 동기 정류용 트랜지스터 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
    상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
    상기 지연 회로의 출력 신호에 따라 상기 동기 정류용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  13. 입력된 제어 신호에 따라 스위칭을 실행하는 스위칭 트랜지스터와,
    상기 스위칭 트랜지스터의 스위칭에 의해 입력 단자에 입력된 입력 전압에 의한 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용 트랜지스터
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 실행하게 하는 제어 회로부와,
    상기 출력 단자로부터 상기 동기 정류용 트랜지스터 방향으로 흐르는 역전류가 발생되는 것을 방지하기 위하여, 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 방지 회로부
    를 구비하고,
    상기 역전류 방지 회로부는 상기 동기 정류용 트랜지스터에 의해 상기 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방 지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격을, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정 가능한 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  14. 제13항에 있어서, 상기 역전류 방지 회로부는,
    상기 인덕터에 흐르는 인덕터 전류를 전압으로 변환하는 인덕터 전류 검출용의 저항을 구비하고, 상기 저항의 양단 전압으로부터 상기 순방향 전류 및 상기 역전류를 각각 검출하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  15. 제14항에 있어서, 상기 역전류 방지 회로부는,
    상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
    상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  16. 제14항에 있어서, 상기 역전류 방지 회로부는,
    상기 저항의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 저항의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  17. 제13항에 있어서, 상기 역전류 방지 회로부는,
    상기 동기 정류용 트랜지스터와 직렬로 접속되고, 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 역전류 방지용 트랜지스터와,
    상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 역전류 방지용 트랜지스터를 오프 시켜 차단 상태로 하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 역전류 방지용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 역전류 방지용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  18. 제13항에 있어서, 상기 역전류 방지 회로부는,
    상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출하면, 상기 동기 정류용 트랜지스터를 오프 시켜 차단 상태로 하고, 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 역전류 검출 회로부와,
    상기 동기 정류용 트랜지스터의 양단 전압으로부터 상기 순방향 전류의 검출을 실행하고, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간 간격이 미리 정해진 값으로 되도록, 상기 역전류 검출 회로부에 대하여 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 조정 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  19. 제15항 내지 제18항 중 어느 한 항에 있어서, 상기 조정 회로부는 상기 미리 정해진 값을 설정할 수 있는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  20. 제15항 또는 제16항에 있어서, 상기 역전류 검출 회로부는,
    상기 저항 양단의 전압 비교를 실행하는 전압 비교 회로와,
    상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제 어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  21. 제17항에 있어서, 상기 역전류 검출 회로부는,
    상기 역전류 방지용 트랜지스터 양단의 전압 비교를 실행하는 전압 비교 회로와,
    상기 전압 비교 회로의 전압 비교 결과에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  22. 제18항에 있어서, 상기 역전류 검출 회로부는,
    상기 동기 정류용 트랜지스터 양단의 전압 비교를 실행하는 전압 비교 회로와,
    상기 전압 비교 회로의 전압 비교 결과에 따라 상기 동기 정류용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 전압 비교 회로의 오프셋 전압을 제 어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  23. 제17항에 있어서, 상기 역전류 검출 회로부는,
    상기 역전류 방지용 트랜지스터 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
    상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
    상기 지연 회로의 출력 신호에 따라 상기 역전류 방지용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  24. 제18항에 있어서, 상기 역전류 검출 회로부는,
    상기 동기 정류용 트랜지스터 양단의 전압 비교를 실행하고, 상기 비교 결과를 나타내는 신호를 출력하는 전압 비교 회로와,
    상기 전압 비교 회로의 출력 신호를 지연시켜 출력하는 지연 회로와,
    상기 지연 회로의 출력 신호에 따라 상기 동기 정류용 트랜지스터의 스위칭 제어를 실행하는 구동 제어 회로
    를 구비하고, 상기 조정 회로부는 상기 지연 회로의 지연 시간을 제어함으로써, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터를 차단 상태로 하는 타이밍을 제어하여 조정하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  25. 입력된 제어 신호에 따라 스위칭을 실행하는 스위칭 트랜지스터와,
    상기 스위칭 트랜지스터의 스위칭에 의해 입력 단자에 입력된 입력 전압에 의한 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용 트랜지스터
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 스위칭 트랜지스터에 대한 스위칭 제어를 실행하는 동시에, 상기 동기 정류용 트랜지스터에 대하여 상기 스위칭 트랜지스터와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
    상기 동기 정류용 트랜지스터에 의해 상기 인덕터가 방전될 때에 흐르는 순방향 전류의 검출을 실행하고,
    상기 출력 단자로부터 상기 동기 정류용 트랜지스터 방향으로 흐르는 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하고 나서 상기 순방향 전류가 0으로 되었다고 판정할 때까지의 시간을, 상기 역전류의 발생 방지를 위하여 상기 동기 정류용 트랜지스터에 흐르는 전류를 차단하는 타이밍을 조정함으로써 조정 가능토록 한 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
KR1020070098080A 2006-09-29 2007-09-28 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 KR100927654B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006268325A JP2008092635A (ja) 2006-09-29 2006-09-29 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JPJP-P-2006-00268325 2006-09-29

Publications (2)

Publication Number Publication Date
KR20080030522A KR20080030522A (ko) 2008-04-04
KR100927654B1 true KR100927654B1 (ko) 2009-11-20

Family

ID=39260958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098080A KR100927654B1 (ko) 2006-09-29 2007-09-28 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법

Country Status (3)

Country Link
US (1) US7795849B2 (ko)
JP (1) JP2008092635A (ko)
KR (1) KR100927654B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219001B1 (ko) * 2010-12-22 2013-01-04 삼성전기주식회사 듀얼 피드백 제어방식의 전원공급장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7280026B2 (en) 2002-04-18 2007-10-09 Coldwatt, Inc. Extended E matrix integrated magnetics (MIM) core
JP4861750B2 (ja) * 2006-06-01 2012-01-25 トヨタ自動車株式会社 電源装置およびその制御方法
US9197132B2 (en) 2006-12-01 2015-11-24 Flextronics International Usa, Inc. Power converter with an adaptive controller and method of operating the same
US7675759B2 (en) 2006-12-01 2010-03-09 Flextronics International Usa, Inc. Power system with power converters having an adaptive controller
US7468649B2 (en) 2007-03-14 2008-12-23 Flextronics International Usa, Inc. Isolated power converter
JP5169170B2 (ja) 2007-11-26 2013-03-27 株式会社リコー 降圧型スイッチングレギュレータ
JP5063474B2 (ja) 2008-05-13 2012-10-31 株式会社リコー 電流モード制御型スイッチングレギュレータ及びその動作制御方法
JP5309683B2 (ja) 2008-05-13 2013-10-09 株式会社リコー 降圧型スイッチングレギュレータ
US7982443B1 (en) * 2008-05-16 2011-07-19 National Semiconductor Corporation DC to DC voltage converter with stacked synchronous buck converters
JP5422922B2 (ja) * 2008-05-29 2014-02-19 富士電機株式会社 同期整流型ｄｃ−ｄｃコンバータの逆流防止回路
US8159204B2 (en) 2008-09-29 2012-04-17 Active-Semi, Inc. Regulating current output from a buck converter without external current sensing
US8488355B2 (en) 2008-11-14 2013-07-16 Power Systems Technologies, Ltd. Driver for a synchronous rectifier and power converter employing the same
US9088216B2 (en) 2009-01-19 2015-07-21 Power Systems Technologies, Ltd. Controller for a synchronous rectifier switch
US8520414B2 (en) 2009-01-19 2013-08-27 Power Systems Technologies, Ltd. Controller for a power converter
JP5375226B2 (ja) * 2009-03-16 2013-12-25 株式会社リコー 同期整流型スイッチングレギュレータ及びその動作制御方法
CN102356438B (zh) 2009-03-31 2014-08-27 伟创力国际美国公司 使用u形芯件形成的磁器件以及运用该器件的功率转换器
US8514593B2 (en) 2009-06-17 2013-08-20 Power Systems Technologies, Ltd. Power converter employing a variable switching frequency and a magnetic device with a non-uniform gap
US9077248B2 (en) 2009-06-17 2015-07-07 Power Systems Technologies Ltd Start-up circuit for a power adapter
US8643222B2 (en) 2009-06-17 2014-02-04 Power Systems Technologies Ltd Power adapter employing a power reducer
US8638578B2 (en) 2009-08-14 2014-01-28 Power System Technologies, Ltd. Power converter including a charge pump employable in a power adapter
US8976549B2 (en) 2009-12-03 2015-03-10 Power Systems Technologies, Ltd. Startup circuit including first and second Schmitt triggers and power converter employing the same
US8520420B2 (en) 2009-12-18 2013-08-27 Power Systems Technologies, Ltd. Controller for modifying dead time between switches in a power converter
US8787043B2 (en) 2010-01-22 2014-07-22 Power Systems Technologies, Ltd. Controller for a power converter and method of operating the same
US9246391B2 (en) 2010-01-22 2016-01-26 Power Systems Technologies Ltd. Controller for providing a corrected signal to a sensed peak current through a circuit element of a power converter
WO2011116225A1 (en) 2010-03-17 2011-09-22 Power Systems Technologies, Ltd. Control system for a power converter and method of operating the same
JP4950320B2 (ja) * 2010-04-16 2012-06-13 Ｔｄｋラムダ株式会社 スイッチング電源装置
TWI422158B (zh) * 2010-04-28 2014-01-01 Richtek Technology Corp 用於切換式調節器的即時可調零電流偵測器及偵測方法
JP5655196B2 (ja) 2010-08-25 2015-01-21 リコー電子デバイス株式会社 スイッチングコンバータ回路
US8773085B2 (en) * 2011-03-22 2014-07-08 Ledillion Technologies Inc. Apparatus and method for efficient DC-to-DC conversion through wide voltage swings
US8792257B2 (en) 2011-03-25 2014-07-29 Power Systems Technologies, Ltd. Power converter with reduced power dissipation
JP2013090415A (ja) * 2011-10-17 2013-05-13 Semiconductor Components Industries Llc モータ駆動回路
US8742778B2 (en) * 2012-01-18 2014-06-03 International Business Machines Corporation Testing protection schemes of a power converter
US8792256B2 (en) 2012-01-27 2014-07-29 Power Systems Technologies Ltd. Controller for a switch and method of operating the same
JP5962115B2 (ja) * 2012-03-26 2016-08-03 富士通株式会社 電源回路
US9190898B2 (en) 2012-07-06 2015-11-17 Power Systems Technologies, Ltd Controller for a power converter and method of operating the same
CN103546743A (zh) * 2012-07-13 2014-01-29 鸿富锦精密工业（深圳）有限公司 视频信号异常的检测装置
US9379629B2 (en) 2012-07-16 2016-06-28 Power Systems Technologies, Ltd. Magnetic device and power converter employing the same
US9214264B2 (en) 2012-07-16 2015-12-15 Power Systems Technologies, Ltd. Magnetic device and power converter employing the same
US9106130B2 (en) 2012-07-16 2015-08-11 Power Systems Technologies, Inc. Magnetic device and power converter employing the same
US9099232B2 (en) 2012-07-16 2015-08-04 Power Systems Technologies Ltd. Magnetic device and power converter employing the same
JP6039327B2 (ja) 2012-09-14 2016-12-07 リコー電子デバイス株式会社 スイッチング電源装置
US9300326B2 (en) 2012-11-01 2016-03-29 Qualcomm Incorporated Prevention of output supply boosting upon removal of input adapter
US9240712B2 (en) 2012-12-13 2016-01-19 Power Systems Technologies Ltd. Controller including a common current-sense device for power switches of a power converter
WO2014155554A1 (ja) * 2013-03-27 2014-10-02 三菱電機株式会社 逆流防止装置、電力変換装置及び冷凍空気調和装置
US9300206B2 (en) 2013-11-15 2016-03-29 Power Systems Technologies Ltd. Method for estimating power of a power converter
KR102485478B1 (ko) * 2015-12-14 2023-01-06 현대모비스 주식회사 차량의 dc-dc 컨버터의 역전류 방지 장치 및 그 동작 방법
JP6531643B2 (ja) * 2015-12-25 2019-06-19 株式会社オートネットワーク技術研究所 Ｄｃｄｃコンバータ
US10050517B1 (en) 2017-01-31 2018-08-14 Ricoh Electronics Devices Co., Ltd. Power supply apparatus converting input voltage to predetermined output voltage and controlling output voltage based on feedback signal corresponding to output voltage
FR3083037A1 (fr) * 2018-06-25 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Convertisseur abaisseur de tension

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086803A (ko) * 2003-04-04 2004-10-12 로무 가부시키가이샤 반도체 집적회로 장치
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム
JP2006109535A (ja) 2004-09-30 2006-04-20 Fujitsu Ltd Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808455A (en) * 1996-11-13 1998-09-15 Micro Linear Corporation DC-to-DC converter having hysteretic current limiting
US5912552A (en) 1997-02-12 1999-06-15 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho DC to DC converter with high efficiency for light loads
US6707281B2 (en) * 2002-06-28 2004-03-16 Intel Corporation Method and apparatus for operating a voltage regulator based on inductor current detection
JP3733128B2 (ja) * 2003-04-28 2006-01-11 トレックスデバイス株式会社 Ｄｃ／ｄｃコンバータの制御回路
US7170267B1 (en) * 2003-08-14 2007-01-30 Volterra Semiconductor Corporation Switching regulator with average current mode control
JP4416689B2 (ja) 2004-04-27 2010-02-17 株式会社リコー スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法
US7245113B2 (en) * 2004-05-21 2007-07-17 Intersil Corporation High light load efficiency synchronous buck regulator with pulse skipping control
JP2006262646A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 降圧型スイッチングレギュレータ
US7327127B2 (en) * 2005-06-17 2008-02-05 Via Technologies, Inc. Pulse-frequency mode DC-DC converter circuit
JP2008099385A (ja) * 2006-10-10 2008-04-24 Toshiba Corp Ｄｃ−ｄｃコンバータ
TW200841565A (en) * 2007-04-04 2008-10-16 Richtek Techohnology Corp Device for detecting zero current applied in switching regulator and method thereof
US7598715B1 (en) * 2007-04-04 2009-10-06 National Semiconductor Corporation Apparatus and method for reverse current correction for a switching regulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086803A (ko) * 2003-04-04 2004-10-12 로무 가부시키가이샤 반도체 집적회로 장치
JP2005253253A (ja) * 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム
JP2006109535A (ja) 2004-09-30 2006-04-20 Fujitsu Ltd Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219001B1 (ko) * 2010-12-22 2013-01-04 삼성전기주식회사 듀얼 피드백 제어방식의 전원공급장치

Also Published As

Publication number Publication date
KR20080030522A (ko) 2008-04-04
US7795849B2 (en) 2010-09-14
US20080080219A1 (en) 2008-04-03
JP2008092635A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
KR100927654B1 (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
JP5422922B2 (ja) 同期整流型ｄｃ−ｄｃコンバータの逆流防止回路
US8129970B2 (en) Switching regulator with reverse current detection
JP5014714B2 (ja) スイッチングレギュレータ及びスイッチングレギュレータの制御回路
KR101055340B1 (ko) 스위칭 레귤레이터 및 그 동작 제어 방법
US8913363B2 (en) Overcurrent protection circuit and overcurrent protection method
KR100945437B1 (ko) 스위칭 레귤레이터
KR101017656B1 (ko) 동기 정류형 스위칭 레귤레이터
KR101037306B1 (ko) 스위칭 레귤레이터 및 그 펄스폭 조정 방법
KR101014738B1 (ko) 승압/강압형 스위칭 조절기 및 역전류 방지 방법
US20090201000A1 (en) Synchronous Rectification Switching Regulator, Control Circuit Thereof, and Method of Controlling the Operation Thereof
US9257908B2 (en) Systems and methods to auto-adjust zero cross circuits for switching regulators
KR101185410B1 (ko) 전류 제한 보호를 구비한 ｄｃ/ｄｃ 컨버터
US10326364B2 (en) Voltage regulator current load sensing
JP4789768B2 (ja) 電源装置
US20080116872A1 (en) DC-DC converter
US10396667B2 (en) DC-DC converter including an intermittent overcurrent protection circuit
JP4685009B2 (ja) Ｄｃ−ｄｃコンバータ
US11616445B2 (en) Method for driving a switch in a power converter, drive circuit and power converter
US20110133714A1 (en) Power converter with protection mechanism for diode in open-circuit condition and pulse-width-modulation controller thereof
JP2010161855A (ja) Ｄｃ−ｄｃコンバータ
US10784775B1 (en) Switching converter with reduced dead-time
CN110557106A (zh) 一种开关单元关断保护电路及保护方法
JP7135628B2 (ja) 充電制御回路
JP2008160951A (ja) 同期整流型スイッチングレギュレータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee