KR100922450B1 - 메모리 보호 장치 및 방법 - Google Patents

메모리 보호 장치 및 방법 Download PDF

Info

Publication number
KR100922450B1
KR100922450B1 KR1020047009320A KR20047009320A KR100922450B1 KR 100922450 B1 KR100922450 B1 KR 100922450B1 KR 1020047009320 A KR1020047009320 A KR 1020047009320A KR 20047009320 A KR20047009320 A KR 20047009320A KR 100922450 B1 KR100922450 B1 KR 100922450B1
Authority
KR
South Korea
Prior art keywords
control
circuit board
signal
receiver
circuit
Prior art date
Application number
KR1020047009320A
Other languages
English (en)
Other versions
KR20040068251A (ko
Inventor
존 라이안 스켈렌베르거
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20040068251A publication Critical patent/KR20040068251A/ko
Application granted granted Critical
Publication of KR100922450B1 publication Critical patent/KR100922450B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4436—Power management, e.g. shutting down unused components of the receiver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Television Receiver Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Storage Device Security (AREA)
  • Electronic Switches (AREA)
  • Selective Calling Equipment (AREA)
  • Power Sources (AREA)

Abstract

텔레비전 신호 수신기와 같은 장치는 제 1 회로 보드 및 제 2 회로 보드를 포함한다. 제 1 회로 보드는 메모리와, 상기 장치의 적어도 하나의 기능을 제어하기 위한 제어 회로를 포함한다. 제 2 회로 보드는 제어 라인을 경유하여 상기 제 1 회로 보드에 동작가능하게 연결된다. 제 2 회로 보드는 제 1 제어 신호 및 제 2 제어 신호를 생성하는 제어기를 포함한다. 제어 라인은, 상기 장치가 제 1 동작 상태일 때 상기 제어기로부터 상기 제 1 제어 신호를 상기 제 1 디바이스로 전송하고, 상기 장치가 제 2 동작 상태일 때 상기 제어기로부터 상기 제어 회로로 상기 제 2 제어 신호를 전송한다. 제 2 동작 상태 동안 메모리에 의도하지 않은 기록을 방지하기 위하여, 제어기가 제어 회로로 제 2 제어 신호를 전송할 때, 제어기는 메모리를 무전원 상태로 되게 한다. 또한 제어 라인 상에서 통신이 계속되는 것을 허용하기 위하여 상기 무전원 상태 동안에 제어 라인을 하나의 상태 예컨대 로우 레벨로 유지되는 것으로부터 메모리를 보호하는 수단이 제공된다.

Description

메모리 보호 장치 및 방법{APPARATUS AND METHOD FOR PROTECTING A MEMORY}
본 발명은 일반적으로, 텔레비전 신호 수신기와 같은, 전기 디바이스에 관한 것으로, 더 상세하게는, 이러한 디바이스 내에 포함된 메모리를, 예컨대 상기 메모리에 연결된 신호 제어 라인이 서로 다른 디바이스들 사이에서 공유되는 경우, 의도와는 달리 기록되는 것으로부터 보호하는 기법에 관한 것이다.
텔레비전 신호 수신기와 같은 전기 디바이스는 종종 하나 이상의 회로 보드들을 포함한다. 각 회로 보드에는 통상적으로, 다양한 디바이스 동작이 수행될 수 있도록 하는, 집적회로(IC)나 다른 요소들과 같은 전기 소자들이 부착되어 있다. 텔레비전 신호 수신기의 이전 설계에서는 종종 하나의 단일 회로 보드만이 사용되었다. 이러한 이전 설계에 있어서, 일차적인 동기는 보드 사용 면적을 최대화하려는 것이었다. 그러나, 단 하나의 회로 보드만이 사용되었기 때문에, 서로 다른 회로 보드들 사이의 접속에 관하여는 아무런 문제가 없었다.
그런데 현재의 텔레비전 신호 수신기 설계는, 여러 회로 보드를 사용할 수 있다. 여러 회로 보드의 사용은, 하나의 단일 회로 보드와 비교할 때, 회로 설계가 모듈화되도록 할 수 있기 때문에 특히 매력적이다. 구체적으로, 서로 다른 보드 섹션들은 모든 수신기 회로들의 레이아웃을 재조직할 필요없이도 재-설계될 수 있는 데, 반면에 하나의 단일 회로 보드만을 사용하는 경우에는 종종 모든 수신기 회로들의 레이아웃을 재조직해야만 한다. 또한, 여러 회로 보드의 사용은 단면 보드가 하나의 회로 그룹을 위해 사용되도록 하면서, 다중-층 보드는 다른 회로들을 위해 사용될 수 있도록 한다.
이러한 장점들에도 불구하고, 여러 회로 보드의 사용은 서로 다른 보드들 사이의 접속에 관련된 단점을 발생시킬 수 있다. 구체적으로, 회로 보드들 사이에서 하나의 접속을 제공하는데 사용되는 커넥터(예컨대, 핀)의 수를 최소화시키는 것이 바람직하다. 이러한 커넥터의 수를 최소화하는 것은, 각 커넥터의 비용이 재정적 의미에서 수치화될 수 있기 때문에 특히 바람직하다. 이것은 가전산업과 같은 특정한 산업에서 특히 중요한데, 이러한 산업에서는 경쟁자들 사이에서 제품 비용이 경쟁력이다. 따라서, 텔레비전 신호 수신기와 같은 장치에서 회로 보드들 사이에 요구되는 접속의 수를 감소시키는 기술에 대한 요구가 존재한다.
이러한 회로 보드들 사이의 접속 수를 감소시키기 위한 기법 중 하나는, 텔레비전 신호 수신기와 같은 장치의 2개의 회로 보드 사이에 연결된 신호 제어 라인을 공유하는 것에 관련된다. 이 기법에 따르면, 한 회로 보드 상의 마이크로제어기는 장치가 OFF 상태에 놓여진 때에 다른 회로 보드 상의 메모리를 판독하기 위하여 상기 신호 제어 라인을 사용하고, 한편 장치가 ON 상태에 놓여진 때에는 장치의 다른 동작(예컨대 편향 동작)을 제어하기 위하여 동일한 신호 제어 라인을 사용한다.
상기 기법을 실시함에 있어서, 장치가 ON 상태로 놓여진 동안에 장치 동작을 제어하기 위하여 마이크로제어기가 신호 제어 라인을 사용할 때, 메모리는 의도와 는 달리 기록될 수 있다는 문제가 발견되었다. 따라서, 신호 제어라인이 공유될 수 있게 하면서도, 마이크로제어기나 상기 제어 라인에 연결된 다른 디바이스에 의해 상기 라인에 연결된 메모리가 의도와는 달리 기록되는 것을 방지하는 기법에 대한 요구가 존재한다.
본 발명에 따라, 장치는 제 1 회로 보드 및 제 2 회로 보드를 포함한다. 제 1 회로 보드는 메모리와, 상기 장치의 적어도 하나의 기능을 제어하기 위한 제어 회로를 포함한다. 제 2 회로 보드는 제어 라인들을 통해 상기 제 1 회로 보드와 동작가능하게 연결된다. 제 2 회로 보드는, 제 1 제어 신호 및 제 2 제어 신호를 생성하는 제어기를 포함한다. 제어 라인들은 장치가 제 1 동작 상태에 있을 때 제어기로부터 제 1 제어 신호를 메모리로 전송하며, 장치가 제 2 동작 상태에 있을 때 제어기로부터 제 2 제어 신호를 제어 회로로 전송한다. 제 2 동작 상태 동안 메모리에 의도와는 달리 기록되는 것을 방지하기 위하여, 제어기가 제어 회로로 제 2 제어 신호를 전송 하는 때인 제 2 동작 상태 동안에 메모리는 무전원 상태로 놓여진다. 덧붙여서, 메모리는 상기 메모리가 무전원 상태 동안에 상기 제어 라인을 로우 상태로 유지시키는 것을 방지하기 위한 수단에 연결된다.
예시적인 일 실시예에서, 장치는 텔레비전 신호 수신기를 포함하며, 상기 수신기는 메모리 디바이스와 편향 제어를 위한 회로가 장착된 제 1 회로 보드와, 마이크로제어기가 장착된 제 2 회로 보드를 포함하고, 상기 제 1 회로 보드와 상기 제 2 회로 보드는 제어 라인을 통해 서로 연결된다. 제 1 동작 상태시 마이크로제 어기는 메모리로부터 동작 데이터를 검색하기 위하여 제어 라인을 통해 제 1 제어 신호를 생성시키고, 제 2 동작 상태시 마이크로제어기는 편향 제어를 위한 회로를 제어하기 위하여 검색 동작 데이터를 사용한다. 제 2 동작 상태 동안에 마이크로제어기는 메모리를 무전원 상태로 놓는다. 메모리 디바이스는 상기 메모리 디바이스가 상기 제어 라인에 부하를 주는 것을 방지하고, 이에 의해 제어 라인에 연결된 다른 디바이스들이 계속해서 통신할 수 있게 하기 위한 수단을 포함할 수 있다. 일 실시예에서, 무전원 상태의 메모리가 제어 라인을 로우 상태로 유지시키는 것을 방지하기 위하여, 상기 메모리는 Vcc 입력단에 연결된 제너 다이오드(zener diode)를 포함한다. 이것은 마이크로제어기가 제어 라인을 통해 제어 회로와 계속 통신할 수 있도록 보장한다. 또한 상기 장치에 의해 수행되는 방법도 본 명세서에서 개시된다.
첨부된 도면을 참조하여 이루어지는 이후의 본 발명의 실시예들에 대한 아래의 설명을 참조함으로써, 본 발명의 상기 언급된 특징과 장점 및 다른 특징과 장점, 그리고 이것들을 달성하는 방식은 더 명확해질 것이고, 본 발명이 더 잘 이해될 것이다.
도 1은 본 발명을 구현하기에 적절한 장치의 관련 부분의 도면.
도 2는 본 발명을 실현하기 위한 예시적인 단계들을 보여주는 흐름도.
본 명세서에서 설명되는 예시들은 본 발명의 바람직한 실시예들을 보여주며, 이러한 예시들은 어느 방식으로든 본 발명의 범위를 제한하는 것으로 간주되어서는 안된다.
이제 도면들을, 더 구체적으로 도 1을 참조하면, 본 발명을 구현하기에 적절한 장치(100)의 관련 부분의 도면이 도시된다. 예시 및 설명을 위해, 도 1의 장치(100)는 텔레비전 신호 수신기로서 표현되어 있다. 그러나, 본 발명의 원리는 특히 서로 연결된 여러 회로 보드들을 사용하는 다른 타입의 전자 디바이스에도 응용가능할 수 있다는 점이 주목된다.
도 1의 수신기(100)는 제 1 회로보드(10), 제 2 회로 보드(20), 및 보드 커넥터(30)로 이루어져 있다. 예시적인 일 실시예에 따라, 제 1 회로 보드(10)는 수신기(100)의 전력 공급 및 편향 기능과 관련된 동작을 인에이블시키고, 제 2 회로 보드(20)는 수신기(100)의 신호 처리 기능과 관련된 동작을 인에이블시킨다. 제 1 보드(10)는 보드 커넥터(30)를 통해 제 2 회로 보드(20)에 전기적으로 연결되어 있다.
제 1 회로 보드(10)는, SMT(switch mode transformer)(11)를 포함하는데, 상기 SMT(11)는 예컨대 사용자 입력에 응답하여 수신기(100)가 ON 상태 또는 OFF 상태로 놓여지는 것을 인에이블한다. EEPROM (electrically erasable, programmable read-only memory: 전기적 소거가능하고 프로그래밍가능한 판독전용 메모리)(12)는, 수신기(100)의 편향 동작을 제어하는데 사용되는 전압 데이터와 같은 데이터를 저장하는 비휘발성 메모리로서 동작한다. EEPROM(12)은 Vcc(voltage input : 전압 입력)단자, CLK(clock) 단자, 및 DAT(data) 단자를 포함한다. Vcc 단자는 EEPROM(12)을 ON 또는 OFF로 스위칭하는 신호를 수신하도록 전기적으로 연결된다. CLK 단자는 SCL(serial clock line : 직렬 클록 라인)(13)에 전기적으로 연결되고, DAT 단자는 SDA(serial data line : 직렬 데이터 라인)(15)에 전기적으로 연결된다. 예시적인 일 실시예에 따라, SCL(13)과 SDA(15)은 집합적으로 I2C(inter-integrated circuit)(통상적으로 "I제곱C"라고 읽음) 버스를 나타내며, 본 명세서에서는 버스 라인들 또는 제어 라인들이라고 지칭될 수 있다.
일반적으로, I2C 버스는, 한번에 하나의 버스 경로 상에서 2개의 IC가 통신하는 것을 허용하는 2-전송 매체 즉 양방향 디지털 버스이다. "마스터" 동작 모드로 동작하는 IC는 버스 상의 데이터 전달 동작을 개시하며 데이터 전달을 허용하는 클록 신호를 생성시킨다. "슬레이브" 동작 모드로 동작하는 IC는 마스터 IC에 의한 동작의 대상이 되며 통신의 대상이 되고, 이에 의해 슬레이브 IC는 데이터를 송신 또는 수신하는 것 중 어느 하나를 지시받는다. 각 IC는 자기 자신의 고유 어드레스를 가지는데, 여기서 마스터 IC는 통신을 개시 및 종료시킨다. SCL(13) 및 SDA(15)에 의해 대표되는 I2C 버스에 관한 추가적인 상세한 설명은 이후에 본 명세서에서 제공될 것이다.
제 1 회로 보드(10)는 또한 10 개의 저항 R1 내지 R10, 3 개의 커패시터 C1 내지 C3, 그리고 3 개의 트랜지스터 Q1 내지 Q3를 포함한다. 저항 R1은 트랜지스터 Q1의 콜렉터 접점을 위한 풀-업 저항으로서 동작하며, 전압 소스 V1에 전기적으로 연결되는데, 상기 전압 소스 V1은 예시적인 일 실시예에서 3.3 볼트이다. 이 방식으로, 저항 R1과 트랜지스터 Q1은 신호 인버터로서 동작한다. 저항 R1은 100 오옴 의 바람직한 값을 가진다. 저항 R2는 보드 커넥터(30)의 일 단자와 트랜지스터 Q1의 베이스 접점 사이에 전기적으로 연결된다. 저항 R2는 1 ㏀의 바람직한 값을 가진다. 트랜지스터 Q1의 콜렉터 접점은 EEPROM(12)의 Vcc 단자에 전기적으로 연결되고, EEPROM(12)을 ON 또는 OFF로 스위칭하는 신호를 제공한다. 트랜지스터 Q1은 NPN-타입 BJT(bipolar junction transistor: 바이폴라 접합 트랜지스터)로서 구현된다. 커패시터 C1은 EEPROM(12)에 대한 바이패스 커패시터이고, 100 ㎋의 바람직한 값을 가진다.
저항 R3 및 R4는 각각 SDA(15) 및 SCL(13) 상에 대한 저항을 생성하도록 제공된다. 예시적인 일 실시예에서, 저항 R3 및 R4는 각각 1 ㏀의 저항을 제공한다. 도 1에서 표시되어 있는 바와 같이, SCL(13) 및 SDA(15)은 제 1 회로 보드(10) 내에서 분기되어 2개의 분리된 제어 채널을 제공한다. 구체적으로 SDA(15)은 분기되어 참조번호 17로 표시된 출력 신호를 생성하는 제 1 제어 채널을 제공하며, SCL(13)은 분기되어 참조번호 19로 표시된 출력 신호를 생성하는 제 2 제어 채널을 제공한다. 출력 신호(17, 19)는 수신기(100)의 편향 동작을 제어한다. 제 1 제어 채널과 제 2 제어 채널을 구성하는 회로는 집합적으로 본 명세서에서 제어 회로라고 지칭될 수 있다.
제 1 제어 채널은 저항 R5 내지 R7, 커패시터 C2, 및 트랜지스터 Q2를 포함한다. 저항 R5는 SDA(15)과 트랜지스터 Q2의 베이스 접점 사이에 저항을 제공하며, 10 ㏀의 바람직한 값을 가진다. 트랜지스터 Q2는 NPN-타입 BJT로서 구현되는 것이 바람직하다. 트랜지스터 Q2의 콜렉터 접점은 제 1 제어 채널에 있어 출력 경로를 제공한다. 저항 R6는 풀-업 저항으로서 동작하며 전압 소스 V2에 전기적으로 연결되는데, 상기 전압 소스 V2는 예시적인 일 실시예에서 5.1 볼트이다. 저항 R6에 있어 바람직한 값은 1 ㏀ 이다. 저항 R7 및 커패시터 C2는 시간 상수를 확립시키고, 바람직하게는 각각 1 ㏀ 및 820 ㎋ 의 값을 가진다. 예시적인 일 실시예에서, 출력 신호(17)는 플라이백 변압기(flyback transformer)(미도시됨)의 전압을 확립시키는데 사용되며, 이 플라이백 변압기의 전압은 수신기(100)의 편향 동작에 사용된다.
제 2 제어 채널은 저항 R8 내지 R10, 커패시터 C3, 및 트랜지스터 Q3을 포함한다. 저항 R8은 SCL(13)과 트랜지스터 Q3의 베이스 접점 사이에 저항을 제공하며 10 ㏀의 바람직한 값을 가진다. 트랜지스터 Q3는 NPN-타입 BJT로서 구현되는 것이 바람직하다. 트랜지스터 Q3의 콜렉터 접점은 제 2 제어 채널에 있어 출력 경로를 제공한다. 저항 R9는 풀-업 저항으로서 동작하며 전압 소스 V2에 전기적으로 연결되는데, 이 전압 소스 V2는 이전에 언급된 바와 같이 5.1 볼트이다. 저항 R9에 있어 바람직한 값은 1 ㏀ 이다. 저항 R10 및 커패시터 C3은 시간 상수를 확립시키고, 각각 1 ㏀ 및 820 ㎋ 의 값을 가지는 것이 바람직하다. 예시적인 일 실시예에서, 출력 신호(19)는 플라이백 변압기(미도시됨)의 전압을 제어하는데 사용된다.
제 2 회로 보드(20)는 수신기(100)의 여러 동작들을 제어하는 마이크로제어기(21)를 포함한다. 마이크로제어기(21)는 I/O(입력/출력) 단자, CLK 단자, 및 DAT 단자를 포함한다. I/O 단자는 신호 라인(22)에 전기적으로 연결되며, 무엇보다도, 수신기가 턴온된 때 수신기의 다양한 소자들이 전원 업되도록 인에이블하는 출력 신호를 제공한다. CLK 단자는 SCL(13)에 전기적으로 연결되며, DAT 단자는 SDA(15) 에 전기적으로 연결된다. 도 1에는 비록 명시적으로 도시되어 있지 않으나, 마이크로제어기(21)는 전압 소스 V1과 같은 전압 소스에 전기적으로 연결되어 있다. "마이크로제어기"와 "제어기"라는 용어는 본 명세서에서 교환가능하게 사용될 수 있다.
마이크로제어기(21)는 또한, 제 1 PWM(pulse width modulated : 펄스폭변조) 신호 및 제 2 PWM 신호를 각각 출력하는 제 1 PWM 단자와 제 2 PWM 단자("PWM1" 및 "PWM2")를 포함한다. PWM1 단자 및 PWM2 단자는 각각 SDA(15) 및 SCL(13)에 전기적으로 연결되며, 이에 의해 제 1 PWM 신호 및 제 2 PWM 신호를 제 1 회로 보드(10)의 제 1 제어 채널 및 제 2 제어 채널로 각각 제공한다. 따라서 제 1 PWM 신호는 출력 신호(17)를 생성하는데 사용되고, 제 2 PWM 신호는 출력 신호(19)를 생성하는데 사용된다. PWM 신호가 바람직한 일 실시예에서 이용되고 있지만, 다른 포맷의 신호들도 물론 이용될 수 있다.
제 2 회로 보드(20)는 또한 6개의 저항 R11 내지 R16, 및 3개의 커패시터 C4 내지 C6를 포함한다. 저항 R11은 마이크로제어기(21)의 I/O 단자에 연결된 신호 라인(22)을 위한 풀-업 저항으로서 동작하며, 전압 소스 V1에 전기적으로 연결되는데, 상기 전압 소스 V1은 이전에 언급된 바와 같이 3.3 볼트이다. 저항 R11은 10 ㏀의 바람직한 값을 가진다. 저항 R12 및 커패시터 C4는 마이크로제어기(21)의 I/O 단자에 연결된 신호 라인으로부터 무선 주파수 간섭을 필터링하여 제거하도록 동작한다. 저항 R12 및 커패시터 C4는 각각 1 ㏀ 및 1 ㎋ 의 바람직한 값을 가진다. 유사하게 저항 R13 및 커패시터 C5는 SDA(15)로부터 무선 주파수 간섭을 필터링하여 제거하도록 동작하고, 저항 R14 및 커패시터 C6는 SCL(13)로부터 무선 주파수 간섭을 필터링하여 제거하도록 동작한다. 예시적인 일 실시예에서 저항 R13 및 R14은 각각 1 ㏀의 값을 가지며, 커패시터 C5 및 C6 각각은 100 ㎊의 값을 가진다. 저항 R15 및 R16은 풀-업 저항으로서 동작하며, 전압 소스 V1에 전기적으로 연결되는데, 이 전압 소스 V1은 이전에 언급된 바와 같이 3.3 볼트이다. 저항 R15 및 R16 각각은 10 ㏀의 바람직한 값을 가진다.
동작시, I2C 버스{즉 SCL(13) 및 SDA(15)}는 마이크로제어기(21)의 두개의 상이한 동작 사이에서 공유된다. 구체적으로, 수신기(100)가 제 1 동작 상태일 때{즉, 수신기(100)가 전원 소스에 연결되었지만 OFF 상태일 때} 마이크로제어기(21)는 마스터 IC로서 동작하고 SCL(13) 및 SDA(15)를 경유하여 EEPROM(12)으로 제 1 제어 신호를 전송함으로써, 슬레이브 IC로서 동작하는 EEPROM(12)으로부터 데이터를 판독한다. 마이크로제어기(21) 및 EEPROM(12)은 제 1 동작 상태 동안에 대기 전원 소스, 즉 전압 소스 V1으로부터 전기 에너지를 받는다. 예시적인 일 실시예에서, EEPROM(12)으로부터 마이크로제어기(21)에 의해 판독된 데이터는 수신기(100)의 편향 동작을 제어하는데 사용되는 전압 데이터로 이루어져 있다.
데이터 판독 동작 동안에, SCL(13)은 클록 신호를 마이크로제어기(21)로부터 EEPROM(12)으로 전달한다. SDA(15)은 직렬 디지털 트랜잭션을 사용하여 데이터를 전송하는데 사용된다. 통상적으로, 하나 이상의 비트가 확인 비트(acknowledgment bits)로서 사용된다. 예시적인 일 설계에 따르면, SCL(13) 및 SDA(15) 둘 모두 논리 하이(logic high) 상태일 때, 마이크로제어기(21)와 EEPROM(12) 사이에 데이터가 전송될 수 없는 상태로 유지된다. SCL(13)이 논리 하이 상태로 있는 동안에, SDA(15) 상에서 논리 하이 상태로부터 논리 로우(logic low) 상태로의 천이는, I2C 버스를 통한 디지털 데이터의 교환에 있어 시작 조건을 나타낸다. 역으로, SCL(13)이 논리 하이 상태로 있는 동안에, SDA(15) 상에서 논리 로우 상태로부터 논리 하이 상태로의 천이는 중지 조건을 나타낸다. 예시적인 일 실시예에 따라, 마이크로제어기(21)는 SDA(15) 상에서 전송되는 디지털 데이터의 각각의 비트에 대해 하나의 클록 펄스를 생성시키고, SDA(15) 상의 논리 상태는 SCL(13) 상의 클록 신호가 논리 로우 상태인 때에만 변화할 수 있다. 물론, 상기 방식과는 다른 신호 프로토콜이 사용될 수 있다. 마이크로제어기(21)가 EEPROM(12)으로부터 데이터를 판독할 때, 마이크로제어기(21)의 PWM1 단자 및 PWM2 단자는 고 임피던스 상태이며, 저항 R5 및 R8는 제 1 제어 채널 및 제 2 제어 채널의 제어 회로가 SCL(13) 및 SDA(15)의 부하를 증가시키는 것을 막는다. 마이크로제어기(21)의 핀들의 입력 및 출력 상태는, 따라서 임피던스는, 데이터 지향 레지스터를 통해서와 같이, 알려져 있는 바와 같이 제어될 수 있다.
수신기(100)가 제 2 동작 상태{즉, 수신기(100)가 전원 소스에 연결되어 있고 ON 상태}일 때, 마이크로제어기(21)의 DAT 단자 및 CLK 단자는 고-임피던스 상태이며, PWM1 단자 및 PWM2 단자는 각각 제 1 PWM 신호 및 제 2 PWM 신호를 출력하는데 사용될 수 있다. 제 1 PWM 신호 및 제 2 PWM 신호는 본 명세서에서 제 2 제어 신호라고 지칭될 수 있다. PWM1 단자는 SDA(15)에 전기적으로 연결됨으로써, 제 1 회로 보드(10)의 제 1 제어 채널에 제 1 PWM 신호를 제공하여 출력 신호(17)의 생 성을 인에이블한다. 유사하게 PWM2 단자는 SCL(13)에 전기적으로 연결됨으로써, 제 1 회로 보드(10)의 제 2 제어 채널에 제 2 PWM 신호를 제공하여 출력 신호(19)의 생성을 인에이블한다. 예시적인 일 실시예에 따라, 제 1 PWM 신호 및 제 2 PWM 신호는, 제 1 동작 상태일 때 즉 수신기(100)가 OFF 상태일 때 EEPROM(12)으로부터 판독된 전압 데이터에 따라 마이크로제어기(21)에 의해 생성된다. 앞서 언급된 방식에서, SCL(13) 및 SDA(15)는 마이크로제어기(21)의 2개의 상이한 동작 동안에 2개의 상이한 디바이스 사이에서 공유된다. 커패시터 C1은 EEPROM(12)에 대한 데이터 판독/기록 동작 동안에 피크 전류를 보상하기 위하여 Vcc 입력 단자와 접지 단자 사이에 포함될 수 있다.
위에 기술된 바와 같이, 제 1 PWM 신호 및 제 2 PWM 신호가 제 1 회로 보드(10)의 제어 회로로 전송될 때, EEPROM(12)은 의도와는 달리 기록될 수 있어 이에 따라 EEPROM(12) 내에 저장되어 있던 데이터가 손상될 수 있다는 잠재적인 문제점이 발견되었다. 구체적으로, PWM 신호가 I2C 버스를 통해 전송될 때, 만약 시작 조건{즉, SCL(13)이 논리 하이 상태인 동안에, SDA(15) 상에서 논리 하이 상태로부터 논리 로우 상태로의 천이}이 생성되고, 또한 PWM 신호의 페이징(phasing)에 의해 생성된 어드레스 정보가 EEPROM(12)의 어드레스 정보에 대응하면, EEPROM(12)은 마이크로프로세서(21)에 의해 의도와는 달리 기록될 수 있다.
이런 잠재적인 문제점을 회피하기 위하여, 본 발명은 PWM 신호가 I2C 버스를 통해 전송되기 전에 전기 전원이 EEPROM(12)으로부터 제거되도록 한다. 더 상세하게는, 수신기(100)가 ON 상태에 놓이고, 이에 따라 제 2 동작 상태로 진입한 때, 마이크로제어기(21)는 신호 라인(22)으로 자신의 I/O 단자로부터 전원 제어 신호를 출력한다. 전원 제어 신호는 보드 커넥터(30)를 경유해 제 1 회로 보드(10)로 전송되고, 수신기의 특정 전원 기능을 제어한다. 구체적으로 전원 제어 신호는, 예시적인 일 실시예에 따라 논리 하이 신호인데, 제 2 동작 상태 동안에 사용된 수신기(100)의 전원 공급부(미도시됨)를 ON으로 스위칭하는 SMT(11)에 제공된다. 또한 전원 제어 신호는 트랜지스터 Q1의 베이스 접점에 제공되는데, 트랜지스터 Q1은 인버터로서 동작함으로써, EEPROM(12)의 Vcc 단자로부터 전압 소스 V1의 연결을 끊는다. 그후, 일단 EEPROM(12)이 무전원 상태(unpowered state)이면, 마이크로제어기(21)는 EEPROM(12)에 의도와는 달리 기록할 위험없이 I2C 버스를 통해 PWM 신호를 전송할 수 있다.
본 예시적인 실시예에서, EEPROM(12)은 EEPROM(12)이 무전원 상태일 때 EEPROM(12)이 제어 라인(13, 15)에 부하를 주는 것을 방지하기 위한 수단을 포함한다. 일반적으로 IC는 핀에 연결된 정전 방전(ESD : electrostatic discharge) 보호 다이오드를 포함한다. 본 실시예에서, EEPROM(12)은 예컨대 Vcc 핀에 연결된 상기에 언급된 방지 수단을 포함한다. 이러한 기능을 제공하는 것을 알려져 있는 많은 디바이스와 방법들이, 예컨대 제너 다이오드, 및 바이폴라 트랜지스터가, 사용될 수 있다.
이제 도 2를 참조하면, 본 발명의 실시를 위한 예시적인 단계들을 보여주는 흐름도(200)가 도시된다. 예시 및 설명을 위하여, 도 2의 단계들은 도 1의 텔레비전 신호 수신기(100)를 참조하여 기술될 것이다.
단계(201)에서, 수신기(100)는 무전원 상태(unpowered state)이다. 즉, 수신기(100)는 가정용 플러그 콘센트 등과 같은 전기 전원 소스에 연결되어 있지 않다. 단계(202)에서, 수신기(100)는 전기 전원 소스에 연결(예컨대 플러그 인)되어 있으나 ON으로 스위칭되어 있지 않다. 즉, 수신기(100)는 단계(202)에서 제 1 동작 상태로 들어간다. 본 명세서에서 이전에 지적된 바와 같이, 마이크로제어기(21) 및 EEPROM(12)과 같은 수신기(100)의 특정 소자들은, 제 1 동작 상태 동안 대기 전원 소스 즉 전압 소스 V1으로부터 전기 에너지를 받는다.
단계(202)에서 전원 소스에 연결되는 것에 응답하여, 절차는 단계(203)로 진행하는데, 여기서 수신기(100)는 초기화 절차를 수행한다. 구체적으로, 이 초기화 절차의 일부로서, 마이크로제어기(21)는 마스터 IC로서 동작하고 SCL(13) 및 SDA(15)을 경유하여 EEPROM(12)으로 제 1 제어 신호를 전송함으로써, 슬레이브 IC로서 동작하는 EEPROM(12)으로부터 데이터를 판독한다. 예시적인 일 실시예에 따라, EEPROM(12)으로부터 마이크로제어기(21)에 의해 판독된 데이터는 수신기(100)의 편향 동작을 제어하는데 사용되는 전압 데이터로 이루어져 있다. 마이크로제어기(21)는 내부 메모리(미도시됨)에 판독된 데이터를 저장하고, 수신기가 플러그 인되어 있거나 또는 다른 방식으로 전원공급되어 있는 한, 이를 유지시킨다.
다음에, 단계(204)에서, 수신기(100)는 예컨대 핸드-헬드 원격제어유닛과 같은 입력 단말로의 사용자 입력에 응답하여 ON으로 스위칭된다. 본 명세서에서 이전에 지적된 바와 같이, 수신기(100)는 전원에 연결되어 ON으로 스위칭 즉 턴온될 때 제 2 동작 상태이다. 따라서, 단계(204)는 수신기(100)로 하여금 제 2 동작 상태로 들어가도록 한다. 단계(204)에 대한 응답으로, 마이크로제어기(21)는 신호 라인(22)에 그 I/O 단자로부터 전원 제어 신호를 출력한다. 단계(205)에서, 전원 제어 신호는, 특히, 제 1 회로 보드(10)의 트랜지스터 Q1으로 하여금 EEPROM(12)의 Vcc 단자로부터 전압 소스 V1의 연결을 끊도록 한다.
그후, 일단 EEPROM(12)이 무전원 상태이면, 절차 흐름은 단계(206)로 진행하며, 여기서 마이크로제어기(21)는 제 2 제어 신호들을, 즉 제 1 PWM 신호와 제 2 PWM 신호를, 제 1 회로 보드(10)의 제어 회로로 전송한다. 즉, PWM1 단자는 SDA(15)로 제 1 PWM 신호를 출력하고, 이에 의해 제 1 회로 보드(10)의 제 1 제어 채널로 제 1 PWM 신호를 제공함으로써 출력 신호(17)의 생성을 인에이블한다. 유사하게, PWM2 단자는 SCL(13)로 제 2 PWM 신호를 출력하고, 이에 의해 제 1 회로 보드(10)의 제 2 제어 채널로 제 2 PWM 신호를 제공함으로써 출력 신호(19)의 생성을 인에이블한다. 이전에 지적된 바와 같이, 제 1 PWM 신호 및 제 2 PWM 신호는, 단계(203)에서 EEPROM(12)으로부터 판독된 전압 데이터에 따라 마이크로제어기(21)에 의해 생성될 수 있다. 앞서 언급된 방식에서, SCL(13) 및 SDA(15)은 마이크로제어기(21)의 2개의 상이한 동작 사이에서 공유되고, EEPROM(12)에 의도와 달리 기록하는 위험이 회피된다.
비록 본 발명이 텔레비전 수신기와 관련해서 기술되었으나, 본 발명은 디스플레이 디바이스를 구비하거나 또는 구비하지 않은, 다양한 시스템에 응용가능하며, 본 명세서서 사용된 바와 같은 어절 "텔레비전 신호 수신기" 또는 "수신기"는, 디스플레이 디바이스를 포함하는 텔레비전 세트 또는 모니터를 포함하는, 그러나 이에 제한되지는 않는, 다양한 타입의 장치들 및 시스템들을 포함하는 것으로 의도되며, 또한 셋톱박스, 비디오 테이프 리코더(VTR), 디지털 다기능 디스크(DVD) 플레이어, 비디오 게임 박스, 개인용 비디오 리코더(PVR) 또는 디스플레이 디바이스를 포함하지 않을 수 있는 다른 장치와 같은 시스템이나 장치들을 포함하는 것으로 의도된다.
본 발명이 바람직한 설계를 가지는 것으로서 기술되었으나, 본 발명은 본 개시의 원리 및 범위 내에서 더 변형될 수 있다. 따라서 본 출원은, 본 출원의 일반적인 원리를 사용하는 본 발명의 임의의 변형, 사용, 또는 적응을 커버하는 것으로 의도된다. 또한 본 출원은 본 발명과 관계있고 첨부된 특허청구범위의 한계안에 포함되는 본 기술분야의 알려지거나 관습적인 실무영역 내에 들어오는 것으로서 본 발명으로부터의 이러한 변형을 커버하는 것으로 의도된다.
상술한 바와 같이, 본 발명은 일반적으로, 텔레비전 신호 수신기와 같은, 전기 디바이스에 이용할 수 있는 것으로, 더 상세하게는, 이러한 디바이스 내에 포함된 메모리를, 예컨대 상기 메모리에 연결된 신호 제어 라인이 서로 다른 디바이스들 사이에서 공유되는 경우, 의도와는 달리 기록되는 것으로부터 보호하는 기법 등에 이용할 수 있다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 신호 처리 장치로서,
    메모리 수단과, 수신기의 적어도 하나의 동작을 제어하기 위한 제어 회로 수단을 포함하는 제 1 회로 보드; 및
    제어 라인에 연결된 제어기 수단을 포함하며 상기 제어 라인을 통해 상기 제 1 회로 보드와 동작가능하게 연결된 제 2 회로 보드로서, 상기 제어기 수단은 상기 수신기의 오프(OFF) 상태에 대응하는 제 1 동작 상태에서 상기 제어기 수단이 상기 메모리 수단으로부터 데이터를 판독하게 하는 제 1 제어 신호와, 상기 수신기의 온(ON) 상태에 대응하는 제 2 동작 상태에서 상기 제어 회로 수단이 상기 수신기의 동작을 제어하게 하는 제 2 제어 신호를 생성시키는, 제 2 회로 보드
    를 포함하고,
    상기 메모리 수단은 상기 제 2 동작 상태 동안 무전원 상태로 놓여지고, 상기 메모리 수단은, 상기 메모리 수단이 무전원 상태에 있을 때 상기 메모리 수단이 상기 제어 라인을 제 1 미리결정된 상태에 유지되는 것을 방지하기 위한 수단에 연결되며,
    상기 메모리 수단과 상기 제어 회로 수단은 상기 제어 라인에 연결되고, 상기 제어기 수단은 상기 제 1 동작 상태에서 상기 제어 회로 수단에 영향을 끼치지 않으면서 상기 제어 라인을 경유하여 상기 메모리 수단에 상기 제 1 제어 신호를 전송하고, 또한 상기 제어기 수단은 상기 제 2 동작 상태에서 상기 메모리 수단에 영향을 끼치지 않으면서 상기 제어 라인을 경유하여 상기 제어 회로 수단에 상기 제 2 제어 신호를 전송하는,
    신호 처리 장치.
  8. 제 7 항에 있어서, 상기 메모리 수단은 상기 제어 회로 수단을 제어하기 위해 내부에 저장되어 있는 동작 데이터를 포함하고, 상기 제어기 수단은 상기 제 1 동작 상태에서 상기 동작 데이터를 검색하고 또한 상기 제 2 동작 상태에서 상기 동작 데이터에 응답하여 상기 제어 회로 수단을 제어하는, 신호 처리 장치.
  9. 제 8 항에 있어서, 상기 동작 데이터는 편향 회로를 제어하기 위한 전압 데이터를 포함하고, 상기 제어 회로 수단은 상기 전압 데이터에 응답하여 상기 편향 회로를 제어하는, 신호 처리 장치.
  10. 제 9 항에 있어서, 상기 제어기 수단 및 상기 메모리 수단은 대기 전원 공급기에 의해 전력을 공급받는, 신호 처리 장치.
  11. 삭제
  12. 제 7 항에 있어서, 상기 제 1 제어 신호는 I2C(inter-integrated circuit) 표준에 따르며, 상기 제 2 제어 신호는 펄스폭 변조 신호를 포함하는, 신호 처리 장치.
  13. 텔레비전 신호 수신기를 동작시키는 방법으로서,
    제어 라인을 통해 연결된 제 1 회로 보드 및 제 2 회로 보드를 제공하는 단계로서, 상기 제 1 회로 보드는, 상기 제 1 회로 보드 상에 포함되고 상기 제어 라인에 연결된 메모리 디바이스 및 제어 회로를 구비하며, 상기 제 2 회로 보드는, 상기 제 2 회로 보드 상에 포함되고 상기 제어 라인에 연결된 제어기를 구비하는, 제 1 회로 보드 및 제 2 회로 보드를 제공하는 단계와;
    상기 수신기가 상기 수신기의 오프 상태에 대응하는 제 1 동작 상태에 있을 때, 상기 제 2 회로 보드 상의 상기 제어기로부터 상기 제 1 회로 보드 상의 상기 메모리 디바이스로, 상기 제어 회로에 영향을 끼치지 않고, 상기 제어기가 상기 메모리 디바이스로부터 데이터를 판독하게 하는 제 1 제어 신호를 상기 제어 라인을 경유하여 전송하는 단계와;
    상기 수신기가 상기 수신기의 온 상태에 대응하는 제 2 동작 상태에 있을 때, 상기 제어기로부터 상기 제 1 회로 보드 상의 상기 제어 회로로, 상기 메모리 디바이스에 영향을 끼치지 않고, 상기 제어 회로가 상기 수신기의 동작을 제어하게 하는 제 2 제어 신호를 상기 제어 라인을 경유하여 전송하는 단계; 및
    상기 제 2 제어 신호를 전송하는 단계 동안에 상기 메모리 디바이스를 무전원 상태로 놓는 단계로서, 상기 메모리 디바이스는, 상기 메모리 디바이스가 무전원 상태에 놓여 있을 때 상기 메모리 디바이스가 상기 제어 라인을 로우 상태에 유지되는 것을 방지하기 위한 수단에 연결되는, 상기 메모리 디바이스를 무전원 상태로 놓는 단계
    를 포함하는, 텔레비전 신호 수신기를 동작시키는 방법.
  14. 제 13 항에 있어서, 상기 제 1 동작 상태에서, 상기 제어기 및 상기 메모리 디바이스는 대기 전원 공급기에 의해 전력을 공급받는, 텔레비전 신호 수신기를 동작시키는 방법.
  15. 삭제
  16. 제 13 항에 있어서, 상기 메모리 디바이스로부터 판독된 데이터에 응답하여 상기 제어 회로를 경유하여 편향 회로를 제어하는 단계를 더 포함하는, 텔레비전 신호 수신기를 동작시키는 방법.
  17. 제 13 항에 있어서, 제 1 제어 신호를 상기 제어 라인을 경유하여 전송하는 단계는 I2C 표준에 따라 상기 제 1 제어 신호를 전송하는 단계를 포함하는, 텔레비전 신호 수신기를 동작시키는 방법.
  18. 제 13 항에 있어서, 제 2 제어 신호를 상기 제어 라인을 경유하여 전송하는 단계는 펄스폭변조(PWM) 신호로서 상기 제 2 제어 신호를 전송하는 단계를 포함하는, 텔레비전 신호 수신기를 동작시키는 방법.
  19. 제 13 항에 있어서, 상기 제공하는 단계는 바이폴라 트랜지스터를 통해 상기 제어 라인에 연결된 제어 회로를 구비하는 상기 제 1 회로 보드를 제공하는 단계를 포함하는, 텔레비전 신호 수신기를 동작시키는 방법.
KR1020047009320A 2001-12-19 2002-12-11 메모리 보호 장치 및 방법 KR100922450B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/025,160 US6876400B2 (en) 2001-12-19 2001-12-19 Apparatus and method for protecting a memory sharing signal control lines with other circuitry
US10/025,160 2001-12-19
PCT/US2002/039529 WO2003055204A1 (en) 2001-12-19 2002-12-11 Apparatus and method for protecting a memory

Publications (2)

Publication Number Publication Date
KR20040068251A KR20040068251A (ko) 2004-07-30
KR100922450B1 true KR100922450B1 (ko) 2009-10-21

Family

ID=21824384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047009320A KR100922450B1 (ko) 2001-12-19 2002-12-11 메모리 보호 장치 및 방법

Country Status (11)

Country Link
US (1) US6876400B2 (ko)
EP (1) EP1457044B1 (ko)
JP (1) JP4271579B2 (ko)
KR (1) KR100922450B1 (ko)
CN (1) CN100376108C (ko)
AU (1) AU2002357814A1 (ko)
DE (1) DE60212447T2 (ko)
ES (1) ES2265518T3 (ko)
MX (1) MXPA04006069A (ko)
MY (1) MY136089A (ko)
WO (1) WO2003055204A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120013B1 (en) * 2003-04-11 2006-10-10 Raytheon Company System and method for transferring large amounts of stored data
US20050187545A1 (en) * 2004-02-20 2005-08-25 Hooven Michael D. Magnetic catheter ablation device and method
AT501137B1 (de) * 2004-12-06 2006-11-15 Vaillant Gmbh Verfahren zur erweiterten nutzung einer iic-bus-signalleitung
EP1788574B1 (de) * 2005-11-16 2012-04-04 Siemens Aktiengesellschaft Elektrisches Gerät dessen Speicherdaten auch bei Defekt auslesbar sind
US7868660B2 (en) 2006-04-20 2011-01-11 Atmel Corporation Serial communications bus with active pullup
KR101437868B1 (ko) * 2007-11-14 2014-09-05 삼성디스플레이 주식회사 표시 장치
KR101389205B1 (ko) 2008-12-26 2014-04-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2014216785A (ja) * 2013-04-24 2014-11-17 株式会社東芝 電子機器、表示方法及びプログラム
CN103226888B (zh) * 2013-05-02 2015-08-19 四川省迪特尔电子有限公司 一种智能控制的红外遥控智能节电待机系统用电源电路
US9710423B2 (en) * 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
US10555028B2 (en) * 2014-05-08 2020-02-04 Lg Electronics Inc. Image providing device
CN105472295A (zh) * 2016-01-06 2016-04-06 广州视声智能科技有限公司 一种用于二线制可视对讲系统的视频信号传输的电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019717A1 (en) * 1998-09-30 2000-04-06 Thomson Licensing S.A. Apparatus for providing television receiver alignment functions
WO2001022583A2 (en) * 1999-09-22 2001-03-29 Thomson Licensing S.A. Pll with memory for electronic alignments
WO2001095121A2 (en) * 2000-06-02 2001-12-13 Thomson Licensing S.A. Bus operation with integrated circuits in an unpowered state

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563655A (en) * 1994-02-28 1996-10-08 Eastman Kodak Company Intelligent digital image storage for an electronic camera
US6151077A (en) * 1994-12-22 2000-11-21 U.S. Philips Corporation Interface system for a television receiver
US5748255A (en) * 1994-12-22 1998-05-05 Philips Electronics North America Corporation Interface system for a television receiver
US6693678B1 (en) * 1997-12-18 2004-02-17 Thomson Licensing S.A. Data bus driver having first and second operating modes for coupling data to the bus at first and second rates
DE60036921T2 (de) * 1999-09-22 2008-08-07 Sony Corp. Informationsprozessor, anzeige steuerungsverfahren sowie aufgezeichnetes medium
MXPA02012130A (es) * 2000-06-09 2003-04-25 Thomson Licensing Sa Aparato para proporcionar parametros de sintonizador en un receptor de television.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019717A1 (en) * 1998-09-30 2000-04-06 Thomson Licensing S.A. Apparatus for providing television receiver alignment functions
WO2001022583A2 (en) * 1999-09-22 2001-03-29 Thomson Licensing S.A. Pll with memory for electronic alignments
WO2001095121A2 (en) * 2000-06-02 2001-12-13 Thomson Licensing S.A. Bus operation with integrated circuits in an unpowered state

Also Published As

Publication number Publication date
WO2003055204A1 (en) 2003-07-03
JP2005514815A (ja) 2005-05-19
US6876400B2 (en) 2005-04-05
ES2265518T3 (es) 2007-02-16
US20030112376A1 (en) 2003-06-19
DE60212447T2 (de) 2007-06-21
MY136089A (en) 2008-08-29
MXPA04006069A (es) 2004-09-27
AU2002357814A1 (en) 2003-07-09
EP1457044B1 (en) 2006-06-14
KR20040068251A (ko) 2004-07-30
CN1606866A (zh) 2005-04-13
CN100376108C (zh) 2008-03-19
DE60212447D1 (de) 2006-07-27
EP1457044A1 (en) 2004-09-15
JP4271579B2 (ja) 2009-06-03

Similar Documents

Publication Publication Date Title
KR100922450B1 (ko) 메모리 보호 장치 및 방법
US6026458A (en) System with pluggable adapter card and hot-swap interface controller
US8230151B2 (en) Configurable data port for I2C or single-wire broadcast interface
RU2649764C2 (ru) Обнаружение периферийного usb-устройства на шине, не снабженной мощностью
US6920569B1 (en) Device configured as stand-alone or slave based on detection of power supply in a powered data bus system
CN100432973C (zh) 集成电路处于未通电状态时的总线操作
KR100922019B1 (ko) 신호 제어 라인 공유 장치 및 방법
US20050116884A1 (en) Display apparatus and a method of controlling the same
US7769939B2 (en) Apparatus and method for interfacing electronic devices
TWM628362U (zh) 訊號轉換電路、電子裝置及電子系統
US20040104742A1 (en) State activated one shot with extended pulse timing for hot-swap applications
US20120074793A1 (en) Peripheral device and control method thereof
US6218862B1 (en) Two-way transmission device
CN216901640U (zh) 一种高效且掉电下可读取edid的系统
JP2002268957A (ja) Ｉｉｃバス制御回路
JPH1013208A (ja) 電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 10