JP2002268957A - Ｉｉｃバス制御回路 - Google Patents
Ｉｉｃバス制御回路Info
- Publication number
- JP2002268957A JP2002268957A JP2001064652A JP2001064652A JP2002268957A JP 2002268957 A JP2002268957 A JP 2002268957A JP 2001064652 A JP2001064652 A JP 2001064652A JP 2001064652 A JP2001064652 A JP 2001064652A JP 2002268957 A JP2002268957 A JP 2002268957A
- Authority
- JP
- Japan
- Prior art keywords
- iic
- control circuit
- iic bus
- bus control
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】電源電圧の低下によってＩＩＣバス制御回路１
２の動作が不安定となり、ＩＩＣバスを用いたデータ通
信に不具合が生じることを防止する。 【解決手段】ＩＩＣデバイス７１，７２…に内蔵され、
マイクロコンピュータに１０に対するＩＩＣバス・イン
ターフェースを提供するＩＩＣバス制御回路１２であっ
て、マイクロコンピュータ１０にＩＩＣバスを通じてＩ
ＩＣデバイスの状態を通知するための出力トランジスタ
４１と、ＩＩＣバス制御回路１２に供給される電源電圧
Ｖcc1が所定電圧より低いとき、出力トランジスタ４１
のデータ出力を禁止する。
２の動作が不安定となり、ＩＩＣバスを用いたデータ通
信に不具合が生じることを防止する。 【解決手段】ＩＩＣデバイス７１，７２…に内蔵され、
マイクロコンピュータに１０に対するＩＩＣバス・イン
ターフェースを提供するＩＩＣバス制御回路１２であっ
て、マイクロコンピュータ１０にＩＩＣバスを通じてＩ
ＩＣデバイスの状態を通知するための出力トランジスタ
４１と、ＩＩＣバス制御回路１２に供給される電源電圧
Ｖcc1が所定電圧より低いとき、出力トランジスタ４１
のデータ出力を禁止する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＩＣデバイスに
内蔵され、ホストコンピュータに対するＩＩＣバス・イ
ンターフェースを提供するＩＩＣバス制御回路に関す
る。
内蔵され、ホストコンピュータに対するＩＩＣバス・イ
ンターフェースを提供するＩＩＣバス制御回路に関す
る。
【０００２】
【従来の技術】従来より、テレビジョンやオーディオ機
器等に、ＩＩＣデバイスが用いられている。図２に示す
ようにマイクロコンピュータ１０から出力されるシリア
ルデータ信号はＩＩＣ（Inter Integrated Circuit）バ
スを通じて複数のＩＩＣデバイス７１，７２，７３…に
供給される。ここで、ＩＩＣバスは、ＩＩＣに準拠した
バスであって、一般にデータライン２００とクロックラ
イン３００の２ラインから成るシリアルバスである。
器等に、ＩＩＣデバイスが用いられている。図２に示す
ようにマイクロコンピュータ１０から出力されるシリア
ルデータ信号はＩＩＣ（Inter Integrated Circuit）バ
スを通じて複数のＩＩＣデバイス７１，７２，７３…に
供給される。ここで、ＩＩＣバスは、ＩＩＣに準拠した
バスであって、一般にデータライン２００とクロックラ
イン３００の２ラインから成るシリアルバスである。
【０００３】ＩＩＣデバイス（ＩＣ）に内蔵されたＩＩ
Ｃバス制御回路１２は、マイクロコンピュータ１０から
出力されるシリアルデータを判別・解読し、目的に応じ
てＩＩＣデバイス７１内に設けられている動作ブロック
３２にパラレル変換したデジタルデータを供給し、動作
ブロック３２で音量調整や輝度調整等のアナログ動作を
実行させている。
Ｃバス制御回路１２は、マイクロコンピュータ１０から
出力されるシリアルデータを判別・解読し、目的に応じ
てＩＩＣデバイス７１内に設けられている動作ブロック
３２にパラレル変換したデジタルデータを供給し、動作
ブロック３２で音量調整や輝度調整等のアナログ動作を
実行させている。
【０００４】各動作ブロック３２は、ＩＩＣバス制御回
路１２から供給されるデジタル信号をラッチするラッチ
回路１８，ラッチデータをアナログ信号に変換するＤＡ
変換器２０、変換されたアナログ信号に基づいて動作す
るアナログ動作部２２より構成されている。
路１２から供給されるデジタル信号をラッチするラッチ
回路１８，ラッチデータをアナログ信号に変換するＤＡ
変換器２０、変換されたアナログ信号に基づいて動作す
るアナログ動作部２２より構成されている。
【０００５】このような構成のＩＩＣデバイスを用いた
システムでは、複数のＩＩＣデバイス７１，７２，７３
…を管理するホストコンピュータとして、マイクロコン
ピュータ１０が、制御するＩＩＣデバイスを特定するア
ドレス信号、動作ブロック３２を特定するためのサブア
ドレス信号、動作ブロック３２に書き込むデータ信号を
順に出力する。
システムでは、複数のＩＩＣデバイス７１，７２，７３
…を管理するホストコンピュータとして、マイクロコン
ピュータ１０が、制御するＩＩＣデバイスを特定するア
ドレス信号、動作ブロック３２を特定するためのサブア
ドレス信号、動作ブロック３２に書き込むデータ信号を
順に出力する。
【０００６】ＩＩＣバス制御回路１２は、このマイクロ
コンピュータ１０からのアドレス信号を解析し、自己
（ＩＩＣデバイス）が指定されているかどうかを判定す
る。自己が指定されていると判定した場合、ＩＩＣバス
のデータライン２００を通じてマイクロコンピュータ１
０へ確認信号ACKを送信する。ここで、データライン２
００はプルアップされており、ＩＩＣバス制御回路１２
がデータライン２００のレベルを所定タイミングでロウ
レベルに引っぱることによって確認信号ACKが発生され
る。この確認信号ACKを受信したマイクロコンピュータ
１０はサブアドレス信号、データ信号を指定されたＩＩ
ＣデバイスのＩＩＣバス制御回路１２に送信する。
コンピュータ１０からのアドレス信号を解析し、自己
（ＩＩＣデバイス）が指定されているかどうかを判定す
る。自己が指定されていると判定した場合、ＩＩＣバス
のデータライン２００を通じてマイクロコンピュータ１
０へ確認信号ACKを送信する。ここで、データライン２
００はプルアップされており、ＩＩＣバス制御回路１２
がデータライン２００のレベルを所定タイミングでロウ
レベルに引っぱることによって確認信号ACKが発生され
る。この確認信号ACKを受信したマイクロコンピュータ
１０はサブアドレス信号、データ信号を指定されたＩＩ
ＣデバイスのＩＩＣバス制御回路１２に送信する。
【０００７】すると、ＩＩＣバス制御回路１２は、サブ
アドレス信号から音量調整用、輝度調整用等の動作ブロ
ック３２を特定し、その動作ブロック３２に対してトリ
ガライン１６を通じてトリガ信号を供給する。このトリ
ガ信号により、ラッチ回路１８がＩＩＣバス制御回路１
２から内部データライン１４を介して供給されるデータ
信号をラッチする。ラッチしたデジタルデータは、ＤＡ
変換器２０でアナログ信号に変換され、このアナログ信
号に基づいてアナログ動作部２２が動作する。
アドレス信号から音量調整用、輝度調整用等の動作ブロ
ック３２を特定し、その動作ブロック３２に対してトリ
ガライン１６を通じてトリガ信号を供給する。このトリ
ガ信号により、ラッチ回路１８がＩＩＣバス制御回路１
２から内部データライン１４を介して供給されるデータ
信号をラッチする。ラッチしたデジタルデータは、ＤＡ
変換器２０でアナログ信号に変換され、このアナログ信
号に基づいてアナログ動作部２２が動作する。
【０００８】
【発明が解決しようとする課題】上述した構成のＩＩＣ
デバイスは例えばテレビジョンに用いられる。近年のテ
レビジョンは低消費電力化を図るためスタンバイモード
を有しているものがある。テレビジョンがスタンバイモ
ードに設定されると、図３に示すように、ＩＩＣデバイ
ス内のＩＩＣバス制御回路１２の電源電圧はＶcc1（例
えば５Ｖ）から低下する場合がある。電源電圧Ｖcc1が
十分に低下すれば、ＩＩＣバス制御回路１２の動作は完
全に停止するが、その途中における不安定動作領域にＩ
ＩＣデバイスが置かれる可能性がある。
デバイスは例えばテレビジョンに用いられる。近年のテ
レビジョンは低消費電力化を図るためスタンバイモード
を有しているものがある。テレビジョンがスタンバイモ
ードに設定されると、図３に示すように、ＩＩＣデバイ
ス内のＩＩＣバス制御回路１２の電源電圧はＶcc1（例
えば５Ｖ）から低下する場合がある。電源電圧Ｖcc1が
十分に低下すれば、ＩＩＣバス制御回路１２の動作は完
全に停止するが、その途中における不安定動作領域にＩ
ＩＣデバイスが置かれる可能性がある。
【０００９】このようなＩＩＣバス制御回路１２が不安
定動作領域に置かれた状態で、マイクロコンピュータ１
０がＩＩＣデバイスを制御しようとした場合、通常動作
では起こり得ない不具合が生じる可能性がある。例え
ば、ＩＩＣバス制御回路１２がマイクロコンピュータ１
０に対して確認信号ACKを返している状態で、ＩＩＣバ
ス制御回路１２がＩＩＣバスのデータライン２００をロ
ウレベルに引き続ける動作に陥り、データ通信に不具合
を生じる場合がある。そのような不具合の例として、Ｉ
ＩＣバスにＥＥＰＲＯＭが接続されている場合、ＥＥＰ
ＲＯＭのデータが書き換えられ、元のデータが消失して
しまうという不具合が生じるおそれがあった。
定動作領域に置かれた状態で、マイクロコンピュータ１
０がＩＩＣデバイスを制御しようとした場合、通常動作
では起こり得ない不具合が生じる可能性がある。例え
ば、ＩＩＣバス制御回路１２がマイクロコンピュータ１
０に対して確認信号ACKを返している状態で、ＩＩＣバ
ス制御回路１２がＩＩＣバスのデータライン２００をロ
ウレベルに引き続ける動作に陥り、データ通信に不具合
を生じる場合がある。そのような不具合の例として、Ｉ
ＩＣバスにＥＥＰＲＯＭが接続されている場合、ＥＥＰ
ＲＯＭのデータが書き換えられ、元のデータが消失して
しまうという不具合が生じるおそれがあった。
【００１０】また、スタンバイモード時に限らず、電源
が通常電圧に立ち上がる過程でも、このような不具合が
発生する可能性がある。
が通常電圧に立ち上がる過程でも、このような不具合が
発生する可能性がある。
【００１１】そこで、本発明は電源電圧の低下によって
ＩＩＣバス制御回路１２の動作が不安定となり、ＩＩＣ
バスを用いたデータ通信に不具合が生じることを防止す
ることを目的とする。
ＩＩＣバス制御回路１２の動作が不安定となり、ＩＩＣ
バスを用いたデータ通信に不具合が生じることを防止す
ることを目的とする。
【００１２】
【課題を解決するための手段】本発明のＩＩＣ制御回路
は、ＩＩＣデバイスに内蔵され、ホストコンピュータに
対するＩＩＣバス・インターフェースを提供するＩＩＣ
バス制御回路において、前記ホストコンピュータにＩＩ
Ｃバスを通じてＩＩＣデバイスの状態を通知するための
データ出力手段と、ＩＩＣバス制御回路に供給される電
源電圧が所定電圧より低いとき、前記データ出力手段の
データ出力を禁止する出力禁止手段とを有することを特
徴とする。
は、ＩＩＣデバイスに内蔵され、ホストコンピュータに
対するＩＩＣバス・インターフェースを提供するＩＩＣ
バス制御回路において、前記ホストコンピュータにＩＩ
Ｃバスを通じてＩＩＣデバイスの状態を通知するための
データ出力手段と、ＩＩＣバス制御回路に供給される電
源電圧が所定電圧より低いとき、前記データ出力手段の
データ出力を禁止する出力禁止手段とを有することを特
徴とする。
【００１３】本発明によれば、ＩＩＣバス制御回路に供
給される電源電圧が所定電圧より低いときにはデータ出
力手段のデータ出力を禁止しているので、ＩＩＣバス制
御回路の不安定な動作によりＩＩＣバスが引っぱられる
ことがなくなる。これにより、同一ＩＩＣバス上に設け
られた他のＩＩＣデバイスのデータが誤って書き換えら
れる等のデータ通信の不具合が解消される。
給される電源電圧が所定電圧より低いときにはデータ出
力手段のデータ出力を禁止しているので、ＩＩＣバス制
御回路の不安定な動作によりＩＩＣバスが引っぱられる
ことがなくなる。これにより、同一ＩＩＣバス上に設け
られた他のＩＩＣデバイスのデータが誤って書き換えら
れる等のデータ通信の不具合が解消される。
【００１４】
【発明の実施の形態】次に、図１を参照しながら本発明
の実施の形態について説明する。マイクロコンピュータ
１０、ＩＩＣバス（データライン２００，クロックライ
ン３００）及びＩＩＣデバイス７１，７２…から成るシ
ステム構成については、従来例において説明したものと
同様なので説明を省略する。
の実施の形態について説明する。マイクロコンピュータ
１０、ＩＩＣバス（データライン２００，クロックライ
ン３００）及びＩＩＣデバイス７１，７２…から成るシ
ステム構成については、従来例において説明したものと
同様なので説明を省略する。
【００１５】ＩＩＣバス制御回路１２は、ＩＩＣデバイ
ス７１の入出力端子８０、８１を介してＩＩＣバスのデ
ータライン２００、クロックライン３００と双方向通信
可能に接続されている。ＩＩＣバス制御回路１２内に
は、例えばＮＰＮ型の出力トランジスタ４１が設けら
れ、そのコレクタは入出力端子８０を介してデータライ
ン２００と接続され、そのエミッタはアースに接続され
ている。また出力トランジスタ４１のベース５０には確
認信号ACK、リード状態信号Read_Status（不図示）の信
号源が入力されている。
ス７１の入出力端子８０、８１を介してＩＩＣバスのデ
ータライン２００、クロックライン３００と双方向通信
可能に接続されている。ＩＩＣバス制御回路１２内に
は、例えばＮＰＮ型の出力トランジスタ４１が設けら
れ、そのコレクタは入出力端子８０を介してデータライ
ン２００と接続され、そのエミッタはアースに接続され
ている。また出力トランジスタ４１のベース５０には確
認信号ACK、リード状態信号Read_Status（不図示）の信
号源が入力されている。
【００１６】また、３０は電源電圧検知回路であって、
ＩＣＣバス制御回路１２に供給された電源電圧Ｖcc1と
所定の基準電圧Vrefとを比較し、電源電圧Ｖcc1が所定
の基準電圧Vrefより低くなると、制御信号を出力する。
この電源電圧検知回路３０からの制御信号に応じて、ス
イッチ４５は閉じ、出力トランジスタ４１のベース電位
をアース電位に固定する。これにより、出力トランジス
タ４１はオフ状態となる。これにより、電源電圧Ｖcc1
の低下によってＩＣＣバス制御回路１２の動作が不安定
となりプルアップされたＩＩＣバスのデータライン２０
０がロウレベルに引っぱられることが防止される。
ＩＣＣバス制御回路１２に供給された電源電圧Ｖcc1と
所定の基準電圧Vrefとを比較し、電源電圧Ｖcc1が所定
の基準電圧Vrefより低くなると、制御信号を出力する。
この電源電圧検知回路３０からの制御信号に応じて、ス
イッチ４５は閉じ、出力トランジスタ４１のベース電位
をアース電位に固定する。これにより、出力トランジス
タ４１はオフ状態となる。これにより、電源電圧Ｖcc1
の低下によってＩＣＣバス制御回路１２の動作が不安定
となりプルアップされたＩＩＣバスのデータライン２０
０がロウレベルに引っぱられることが防止される。
【００１７】ここで、例えば電源電圧Ｖcc1が３．０Ｖ
以下で不安定動作状態となるとすると、基準電圧Vrefと
してはその電圧より高い、例えば３．６Ｖ程度に設定す
ることが適当である。これにより、ＩＣＣバス制御回路
１２の動作が電源電圧Ｖcc1の低下によって不安定にな
る前に、出力トランジスタ４１はオフ状態に設定され
る。この状態では、ＩＩＣバスに準拠する確認信号ACK
は出力されないので、同一ＩＩＣバス上に設けられた他
のＩＩＣデバイスのデータが誤って書き換えられる等の
データ通信の不具合が解消される。
以下で不安定動作状態となるとすると、基準電圧Vrefと
してはその電圧より高い、例えば３．６Ｖ程度に設定す
ることが適当である。これにより、ＩＣＣバス制御回路
１２の動作が電源電圧Ｖcc1の低下によって不安定にな
る前に、出力トランジスタ４１はオフ状態に設定され
る。この状態では、ＩＩＣバスに準拠する確認信号ACK
は出力されないので、同一ＩＩＣバス上に設けられた他
のＩＩＣデバイスのデータが誤って書き換えられる等の
データ通信の不具合が解消される。
【００１８】また、ＩＩＣバスを用いたシステムでは、
ＩＩＣデバイス７１，７２…へのデータ書き込みの他
に、ＩＩＣデバイス７１，７２…の状態を読み出し、マ
イクロコンピュータ１０へ送信するための読み出しモー
ドが仕様上用意されている。
ＩＩＣデバイス７１，７２…へのデータ書き込みの他
に、ＩＩＣデバイス７１，７２…の状態を読み出し、マ
イクロコンピュータ１０へ送信するための読み出しモー
ドが仕様上用意されている。
【００１９】この読み出しモードでは、ＩＩＣバス制御
回路１２はマイクロコンピュータ１０に対してリード状
態信号Read_Statusを送信する。しかし、同様にＩＩＣ
バス制御回路１２に供給される電源電圧Ｖcc1の低下に
より、ＩＩＣバス制御回路１２が不安定動作に陥ると、
ＩＩＣバス制御回路１２がＩＩＣバスのデータライン２
００をロウレベルに引き続ける動作に陥り、ＩＩＣデバ
イス７１，７２…からデータ読み出しを正常に行えない
というおそれがあった。
回路１２はマイクロコンピュータ１０に対してリード状
態信号Read_Statusを送信する。しかし、同様にＩＩＣ
バス制御回路１２に供給される電源電圧Ｖcc1の低下に
より、ＩＩＣバス制御回路１２が不安定動作に陥ると、
ＩＩＣバス制御回路１２がＩＩＣバスのデータライン２
００をロウレベルに引き続ける動作に陥り、ＩＩＣデバ
イス７１，７２…からデータ読み出しを正常に行えない
というおそれがあった。
【００２０】そこで、同様の構成を採用することによ
り、このリード状態信号Read_Statusについても、ＩＩ
Ｃバス制御回路１２に供給される電源電圧Ｖcc1の低下
によりＩＩＣバス制御回路１２が不安定動作に陥る前に
出力を禁止し、ＩＩＣ通信の不具合を防止することがで
きる。
り、このリード状態信号Read_Statusについても、ＩＩ
Ｃバス制御回路１２に供給される電源電圧Ｖcc1の低下
によりＩＩＣバス制御回路１２が不安定動作に陥る前に
出力を禁止し、ＩＩＣ通信の不具合を防止することがで
きる。
【００２１】
【発明の効果】本発明によれば、ＩＩＣデバイスに供給
される電源電圧が所定電圧より低いときには、ＩＩＣに
準拠した確認信号ACKやリード状態信号Read_Status等の
出力を禁止しているので、ＩＩＣバス制御回路の不安定
な動作によりＩＩＣ通信に異常が生じることが防止され
る。特に、同一ＩＩＣバス上に設けられた他のＩＩＣデ
バイスのデータが誤って書き換えられる等のデータ通信
上の不具合が解消されるという効果がある。
される電源電圧が所定電圧より低いときには、ＩＩＣに
準拠した確認信号ACKやリード状態信号Read_Status等の
出力を禁止しているので、ＩＩＣバス制御回路の不安定
な動作によりＩＩＣ通信に異常が生じることが防止され
る。特に、同一ＩＩＣバス上に設けられた他のＩＩＣデ
バイスのデータが誤って書き換えられる等のデータ通信
上の不具合が解消されるという効果がある。
【図１】本発明の実施形態に係るＩＩＣバス制御回路の
回路図である。
回路図である。
【図２】従来例に係るＩＩＣバスを用いたシステムの回
路図である。
路図である。
【図３】ＩＩＣバス制御回路に供給され電源電圧の変化
を示す図である。
を示す図である。
１０ マイクロコンピュータ １２ ＩＩＣバス制御回路 １４ 内部データライン １６ トリガライン １８ ラッチ回路 ２０ ＤＡ変換器 ２２ アナログ動作部 ３０ 電源電圧検知回路 ３２ 動作ブロック ４１ ＮＰＮ型出力トランジスタ ４５ スイッチ ５０ ベース ７１,７２ ＩＩＣデバイス ８０,８１ 入出力端子 ２００ データライン ３００ クロックライン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B011 DA01 EA10 EB03 GG01 JA06 KK01 LL11 MB01 5B083 AA08 BB01 CD09 CE01 DD09 EE01 EE11 EF09 EF15 GG01 GG02
Claims (3)
- 【請求項１】 ＩＩＣデバイスに内蔵され、ホストコン
ピュータに対するＩＩＣバス・インターフェースを提供
するＩＩＣバス制御回路において、前記ホストコンピュ
ータにＩＩＣバスを介してＩＩＣデバイスの状態を通知
するためのデータ出力手段と、ＩＩＣバス制御回路に供
給される電源電圧が所定電圧より低いとき、前記データ
出力手段のデータ出力を禁止する出力禁止手段とを有す
ることを特徴とするＩＩＣバス制御回路。 - 【請求項２】 出力禁止手段は、前記電源電圧が所定電
圧より低いときに検知信号を出力する電源電圧検知手段
と、前記検知信号に応じて前記データ出力手段の出力を
禁止するスイッチ手段とを有することを特徴とする請求
項１に記載したＩＩＣバス制御回路。 - 【請求項３】 データ出力手段は、ＩＩＣバスのデータ
ラインと接続された出力トランジスタ手段を含み、前記
電源電圧が所定電圧より低いとき、前記スイッチ手段に
より前記出力トランジスタ手段をオフ状態に設定するこ
とを特徴とする請求項２に記載したＩＩＣバス制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064652A JP4854121B2 (ja) | 2001-03-08 | 2001-03-08 | Ｉｉｃバス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064652A JP4854121B2 (ja) | 2001-03-08 | 2001-03-08 | Ｉｉｃバス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002268957A true JP2002268957A (ja) | 2002-09-20 |
| JP4854121B2 JP4854121B2 (ja) | 2012-01-18 |
Family
ID=18923440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001064652A Expired - Fee Related JP4854121B2 (ja) | 2001-03-08 | 2001-03-08 | Ｉｉｃバス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4854121B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015054582A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社デンソー | 車載装置、車載通信システム |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197535A (ja) * | 1982-05-13 | 1983-11-17 | Mitsubishi Electric Corp | デ−タ転送回路 |
| JPH01103024A (ja) * | 1987-10-15 | 1989-04-20 | Hitachi Ltd | トライステート出力回路 |
| JPH07295701A (ja) * | 1994-04-28 | 1995-11-10 | Matsushita Electric Works Ltd | バス接続システム |
| JPH09187085A (ja) * | 1995-12-23 | 1997-07-15 | Deutsche Thomson Brandt Gmbh | 電子装置の遠隔制御方法及び装置並びに電子装置 |
| JP2000059410A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | バスラインシステム |
| JP2000165420A (ja) * | 1998-11-30 | 2000-06-16 | Nec Kofu Ltd | バスシステム |
-
2001
- 2001-03-08 JP JP2001064652A patent/JP4854121B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197535A (ja) * | 1982-05-13 | 1983-11-17 | Mitsubishi Electric Corp | デ−タ転送回路 |
| JPH01103024A (ja) * | 1987-10-15 | 1989-04-20 | Hitachi Ltd | トライステート出力回路 |
| JPH07295701A (ja) * | 1994-04-28 | 1995-11-10 | Matsushita Electric Works Ltd | バス接続システム |
| JPH09187085A (ja) * | 1995-12-23 | 1997-07-15 | Deutsche Thomson Brandt Gmbh | 電子装置の遠隔制御方法及び装置並びに電子装置 |
| JP2000059410A (ja) * | 1998-08-07 | 2000-02-25 | Sharp Corp | バスラインシステム |
| JP2000165420A (ja) * | 1998-11-30 | 2000-06-16 | Nec Kofu Ltd | バスシステム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015054582A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社デンソー | 車載装置、車載通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4854121B2 (ja) | 2012-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6985343B2 (en) | Programmable power management switch | |
| US20080222433A1 (en) | Method and Apparatus for Supplying Power, and Display Device | |
| US7203104B2 (en) | Voltage detection circuit control device, memory control device with the same, and memory card with the same | |
| US5237698A (en) | Microcomputer | |
| US20070296714A1 (en) | Display apparatus and control method thereof | |
| JP2006178403A (ja) | 表示装置 | |
| JPH09265436A (ja) | データ転送装置 | |
| JP2010055474A (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
| US7134030B2 (en) | Circuit controlling power supplied to a CPU based on only a power signal or a combination of a power signal and an adjustment signal | |
| US7746329B2 (en) | Display apparatus and a method of controlling the same | |
| JP4808904B2 (ja) | 無電力供給状態での集積回路のバス動作 | |
| JP2002268957A (ja) | Ｉｉｃバス制御回路 | |
| KR100791464B1 (ko) | 디스플레이장치 및 그 제어방법 | |
| US6530048B1 (en) | I2C test single chip | |
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JPH11344962A (ja) | ディスプレイ装置 | |
| US11694596B2 (en) | Display driving system and electronic equipment | |
| US6122604A (en) | Digital protection circuit for CRT based display systems | |
| CN115866172A (zh) | 高清多媒体连接器、界面电路控制方法及其设备 | |
| US20090219065A1 (en) | Semiconductor Device and Electronic Apparatus | |
| JP2005284672A (ja) | 通信装置 | |
| US5313115A (en) | Comparator | |
| JP2879400B2 (ja) | 交換機のリセット回路 | |
| JP3213478B2 (ja) | インターフェース装置 | |
| KR100358695B1 (ko) | 표시장치의 구동제어방법 및 구동제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080616 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |