KR100915771B1

KR100915771B1 - Ｐｃｒ 보정 회로

Info

Publication number: KR100915771B1
Application number: KR1020080016936A
Authority: KR
Inventors: 미키오 후지쿠라
Original assignee: 가부시키가이샤 히다치 고쿠사이 덴키
Priority date: 2007-03-28
Filing date: 2008-02-25
Publication date: 2009-09-04
Also published as: CN101282483B; JP2008245050A; JP5041844B2; HK1122679A1; CN101282483A; KR20080088379A

Abstract

종래의 PLL 회로가 불필요하며, 대폭적인 부품점수, 회로규모의 삭감, 제어의 간단화를 도모하는 것이 가능한 PCR 보정 회로를 제공한다. 상기 PCR 보정 회로는 PCR 보정용의 기준 클럭을 발생하는 수정 발진기와, PCR 보정용의 기준 카운터값을 생성하는 PCR 보정용 기준 카운터부와, 비트 레이트 변환전의 TS 신호에 기준 카운터값을 부가하는 기준 카운터값 부가부와, 기준 카운터값을 부가한 TS 신호를 일시적으로 버퍼 메모리에 저장한 후, 출력 비트 레이트로 변환·출력하는 레이트 변환부와, 출력 TS 신호의 입력시의 입력 시간 기준 카운터값을 추출하고, 동시에, TS 신호의 출력시의 출력 시간 기준 카운터값을 취득하고, 입력 시간 기준 카운터값과 출력 시간 기준 카운터값의 차분값을 산출하여 PCR 보정 카운터값을 구하는 PCR 보정 카운터값 산출부와, TS 신호로부터 PCR 카운터값을 검출하여, 검출한 PCR 카운터값에 산출한 PCR 보정 카운터값을 가산하여 새로운 PCR 카운터값으로서 갈아 끼우는 PCR 치환부를 구비한다.

Description

ＰＣＲ 보정 회로{PCR CORRECTION CIRCUIT}

본 발명은, 디지탈 전송 방식에 있어서의 MPEG2TS 신호의 비트 레이트 변환 처리에 관한 것으로, 특히, 버퍼링시에 발생하는 PCR 기준 시간 정보의 지터를 보정하는 PCR 보정 회로에 관한 것이다.

종래에, 디지탈 전송 방식에서는, MPEG2TS 방식(ISO/IEC138181)이 채용되어 있고, 이에 따르면, 복수의 부호화된 영상 및 음성, 데이터 정보 등을 1개의 트랜스포트 스트림(이하, TS 신호로 한다)에 다중화하여 전송하는 것이 가능하다.

즉, 예컨대, 첨부의 도 7에 도시하는 바와 같이 TS 패킷은, 헤더부, 어댑테이션 필드부, 페이로드부(데이터 정보부)로부터 구성되고, 188 바이트의 고정 길이로 되어 있다. 또한, 헤더부는 4 바이트로 구성되어, 동기 바이트(0x47), 13 비트의 PID(Packet Indication)이라고 불리는 패킷 식별자 정보, 어댑테이션 필드부를 포함하는지 아닌지를 나타내는 어댑테이션 필드 플래그 등이 포함된다. 또한, 어댑테이션 필드부는, 길이 변경이 가능하므로, 그 바이트 길이를 나타내는 어댑테이션 필드 렝스, 이하의 설명의 PCR 정보를 포함하는지 아닌지를 나타내는 PCR 플래그, 부호화기가 가지는 시스템 클럭(27 MHz)에 동기한 기준 시간 정보 등을 포함한 영역으로 되어 있다. 이 기준 시간 정보는 PCR(Program Clock Reference)이라고 불리며, 하나의 프로그램에 대하여 하나의 PCR이 존재하고, 프로그램을 생성하는 부호화기와 재생하는 복호화기의 시스템 클럭 동기를 취하기 위한 기준 시간 정보이다.

또한, 상기 TS 패킷의 페이로드부에는, PSI(Program Specific Information)이라고 불리는, TS 신호에 다중된 프로그램 정보와, 각각의 프로그램의 구성 내용을 나타내는 테이블 정보가 포함되어 있다. 다중되어 있는 프로그램의 구성은 PAT(Program Association Table) 내에 기재된다. 각각의 프로그램의 구성 내용은 PMT(Program Map Table)안에 기재되어 있고, 각각 상기 PID 식별자 정보로 기재되어 있다. 구체적으로는, PAT에는 각 프로그램과 PMT의 대응관계가 기재되어 있고, PMT에는 해당 프로그램을 구성하는 패킷의 PID가 기재되어 있다.

또한, 종래에, PCR 보정 회로에 있어서의 외부 부착의 VCO 발진기와 평활 회로를 이용한 PLL 제어방식에 대하여, 부품점수나 회로 규모를 줄이고, 또한, 비교적 용이한 제어 방법으로 실현 가능한 PCR 보정 회로를 제공하기 위해, 비트 레이트 변환전의 PCR 입력 타이밍과 비트 레이트 변환후의 출력 PCR 타이밍의 시간차 값을 산출하여, 그 시간차값을 입력 PCR 값에 가산한 값을 보정 PCR 값으로서 비트 레이트 변환후의 PCR 값과 치환하도록 한 것이, 이하의 특허문헌 1에 의해, 이미 알려져 있다.

(특허문헌1) 일본특허공개 2005-318029호 공보

상술한 바와 같이, TS 신호에서는, 하나의 프로그램에 대하여 하나의 PCR이 그 프로그램의 기준 시간 정보가 되기 때문에, 종래의 PCR 보정 회로에 있어서는, 일반적으로, 하나의 프로그램에 대하여 하나의 VCXO(전압 제어 수정 발진기) 및 STC 카운터를 가진 PLL 회로로 부호화기와 동기한 시스템 클럭(27 MHz)을 재생하여, 해당 STC 카운터를 바탕으로 PCR 보정을 하는 구성으로 되어있다. 그러나, 상기 PLL 회로는 정밀도가 높은 제어가 필요하기 때문에, 회로가 복잡해지거나 규모가 커지는 문제가 있다.

또한, 복수 프로그램이 다중된 TS 신호의 PCR 보정을 하는 경우, 다중된 프로그램수 만큼의 PLL 회로(VCXO, STC 카운터)가 필요하게 되어, 회로 규모가 커지는 문제가 있다. 또한, 그 때 복수 프로그램이 다중된 TS 신호로부터 각각의 프로그램의 PCR 정보를 추출하기 위해서는, 상기 PSI 정보의 해석이 필요하게 된다. 처음에 PAT 패킷을 검출하여 그 내용을 참조하여 PMT 패킷을 검출하여, 검출한 PMT 패킷을 참조하여 PCR 정보를 포함한 PID 식별자를 가지는 패킷을 검출하여, 그 패킷으로부터 PCR 정보를 추출하는 것과 같은 프로세스 처리가 다중 프로그램수 만큼 필요하게 되기 때문에, 이것도 회로가 복잡하게 되거나 규모가 커지는 문제가 있다.

또한, 상기 특허문헌 1에 의하면, PCR 보정 회로에 있어서의 외부 부착의 VCO 발진기와 평활 회로를 이용한 PLL 제어 방식에 대하여, 부품점수나 회로규모를 줄이고, 또한, 비교적 용이한 제어 방법으로 실현 가능한 PCR 보정 회로를 달성하기 위해서, 비트 레이트 변환전의 PCR 입력 타이밍과 비트 레이트 변환후의 출력 PCR 타이밍의 시간차값을 산출하여, 그 시간차값을 입력 PCR 값에 가산한 값을 보정 PCR 값으로서 비트 레이트 변환후의 PCR 값과 치환하도록 한 구성은 알려져 있지만, 그러나, 복수다중된 프로그램에 대하여, 다중 프로그램수 만큼의 PCR 보정용 PLL 회로(VCXO, STC 카운터)를 필요로 하지 않고, 부품점수나 회로 규모를 줄여, 비교적 용이한 제어 방법으로 실현 가능한 PCR 보정 회로를 제공하는 것에 관해서는 개시되어 있지 않았다.

본 발명은, 상기한 바와 같은 종래 기술에 있어서의 문제점을 해결하기 위해 이루어진 것으로, 특히, 다중 프로그램수 만큼의 PCR 보정용 PLL 회로(VCXO, STC 카운터)를 필요로 하지 않고, 부품점수나 회로 규모를 줄여, 비교적 용이한 제어 방법으로 실현 가능한 PCR 보정 회로를 제공하는 것을 목적으로 한다.

본 발명에 따르면, 복수 프로그램이 다중된 TS 신호를 메모리를 거쳐서 다른 비트 레이트로 변환할 때에 발생하는 PCR 기준 시간 정보의 지터를 보정하는 PCR 보정 회로로서, PCR 보정용의 기준 클럭이 되는 수정 발진기; 상기 기준 클럭에 동기한 PCR 보정용의 기준 카운터값을 생성하는 PCR 보정용 기준 카운터부; 비트 레이트 변환전의 TS 신호에 상기 기준 카운터값을 부가하는 기준 카운터값 부가부; 상기 기준 카운터값을 부가한 TS 신호를 일시적으로 버퍼 메모리에 저장한 후, 출력 비트 레이트로 변환하여 출력하는 레이트 변환부; 상기 레이트 변환부로 상기 기준 카운터값이 부가된 TS 신호가 입력되었을 때의 입력 시간 기준 카운터값을 상기 레이트 변환부로부터의 출력 TS 신호에 부가된 기준 카운터값으로부터 추출하고, 동시에, 상기 레이트 변환부가 해당 TS 신호를 출력했을 때의 출력 시간 기준 카운터값을 상기 PCR 보정용 기준 카운터부로부터 취득하고, 해당 입력 시간 기준 카운터값과 출력 시간 기준 카운터값의 차분값을 산출하여 PCR 보정 카운터값을 구하는 PCR 보정 카운터값 산출부; 및 상기 레이트 변환부로부터의 출력 TS 신호로부터 그 안에 포함되는 PCR 카운터값을 검출하고, 해당 검출한 PCR 카운터값에 대하여 상기 산출한 PCR 보정 카운터값을 가산하여 새로운 PCR 카운터값으로서 갈아 끼우는 PCR 치환부를 포함하고, 상기 기준 카운터값 부가부는, 상기 비트레이트 변환전의 TS 신호에 대하여 비트 폭의 확장을 실시하여, 해당 확장된 비트 영역에 상기 기준 카운터값을 부가하고, 상기 레이트 변환부는, 비트 폭의 확장이 실시되어 상기 기준 카운터값이 부가된 TS 패킷 형태 그대로 버퍼 메모리에 기억하고, 상기 PCR 보정 카운터값 산출부는, 상기 레이트 변환부로부터 버퍼 메모리에 기억된 TS 신호가 판독될 때, 상기 TS 신호의 확장 비트 폭 영역에 부가된 상기 기준 카운터값을 추출하는 것으로 상기 입력 시간 기준 카운터값을 구하고, 상기 PCR 치환부에 있어서의 상기 레이트 변환후의 TS 신호로부터 그 안에 포함되는 PCR 카운터값을 검출하는 PCR 검출 회로는, 모든 TS 패킷의 헤더 정보 내의 어댑테이션 필드 플래그를 참조하여, 이 플래그가 어댑테이션 필드의 존재를 나타내고, 또한, 어댑테이션 필드 내의 어댑테이션 필드 렝스를 참조하여 이 값이 어댑테이션 필드가 유한길이인 것을 나타내고, 또한, 어댑테이션 필드 내의 PCR 플래그를 참조하여, 이 PCR 플래그가 어댑테이션 필드 내에 PCR 카운터값의 기술이 있는 것을 나타내는 경우에만, 이 TS 패킷의 어댑테이션 필드로부터 PCR 카운터값을 추출하는 것을 특징으로 하는 PCR 보정 회로가 제공된다.

이상의 본 발명에 의하면, 다중 프로그램수 만큼의 PCR 보정용 PLL 회로(VCXO, STC 카운터)를 필요로 하지 않고 PCR 보정 회로를 구성하는 것이 가능해지는 것에 의해, 그 부품점수나 회로규모를 줄여, 비교적 용이한 제어 방법으로 실현 가능한 PCR 보정 회로를 제공하는 것이 가능해진다는, 우수한 효과를 달성할 수 있다.

도 1은 본 발명의 1실시예가 되는 PCR 보정 회로의 구성을 나타내는 블럭도.

도 2는 상기 본 발명의 실시예에 있어서의 PCR 보정용 기준 카운터값의 구성예를 나타내는 도면.

도 3은 상기 본 발명의 실시예에 있어서의, 기준 카운터값을 부가한 TS 패킷의 구성예를 나타내는 도면이다.

도 4는 상기 본 발명의 실시예에 있어서의, 기준 카운터값을 부가한 TS 패킷의 다른 구성예를 나타내는 도면.

도 5는 상기 본 발명의 실시예에 있어서의 PCR 정보 검출 회로의 구성예를 나타내는 도면.

도 6은 상기 본 발명의 실시예에 있어서의 레이트 변환부에서 발생하는 PCR의 시간적 지터를 설명하기 위한 도면.

도 7은 종래 기술에 있어서의 TS 패킷의 개략을 설명하기 위한 도면.

도 8은 본 발명에 있어서의 보다 고밀도의 PCR 보정 회로의 구성예를 나타내는 도면.

도 9는 본 발명에 있어서의 시스템 클럭 주파수차 검출부의 구성예를 나타내는 도면.

도 10은 본 발명에 있어서의 입력 TS 신호(c) 및 STC 카운터(9)의 카운터값의 시계열을 나타내는 설명도.

도 11은 본 발명에 있어서의 주파수 오프셋 보정값의 구성예를 나타내는 도면.

도 12는 본 발명에 있어서의 기준 카운터값 및 주파수 오프셋값을 부가한 TS 패킷 구성예를 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1: 시스템 클럭용 수정 발진기 2: PCR 보정용 기준 카운터부

3: 기준 카운터값 부가부 4: 레이트 변환부

5: PCR 보정 카운터값 산출부 6: PCR 치환부

101: 어댑테이션 필드 플래그 검출부 102: 어댑테이션 필드 렝스 검출부

103: PCR 플래그 검출부 104: PCR 카운터값 추출부

7-1∼7-n: PCR 치환부 8: PCR 검출부

9: STC 카운터 10: 주파수 오프셋 보정값 산출부

11: PCR 보정 카운터값 오프셋 부가부 a: 시스템 클럭

t-1∼t-n: 주파수 오프셋 보정값 u: PCR 카운터값

v: PCR 검출 플래그 w: STC 카운터값

f: PCR 보정 카운터값 f': 고밀도 PCR 보정 카운터값

이하, 본 발명의 실시예에 대하여, 첨부의 도면을 참조하면서 설명한다.

우선, 첨부의 도 1을 이용하여, 본 발명의 1 실시예가 되는, PCR 보정 회로에 대하여 상세하게 설명한다. 또한, 본 실시예는, 시스템 클럭용 수정 발진기(1), PCR 보정용 기준 카운터부(2), 기준 카운터값 부가부(3), 레이트 변환부(4), PCR 보정 카운터값 산출부(5), PCR 치환부(6)으로부터 구성된다.

이상의 구성에 있어서, 시스템 클럭용 수정 발진기(1)는, 입력 TS 신호(c)에 포함되는 프로그램에 대응한 부호화기와는 독립된 27 MHz의 고정 수정 발진기이다. PCR 보정용 기준 카운터부(2)는, 상기 시스템 클럭용 수정 발진기(1)로부터의 시스템 클럭(a)에 동기한 카운터이며, PCR 보정에 이용하는 기준 카운터값(b)을 생성하여, 기준 카운터값 부가부(3) 및 PCR 보정 카운터값 산출부(5)에 출력한다.

한편, 복수 프로그램이 다중된 입력 TS 신호(c)는, 기준 카운터값 부가부(3)에서, 상기 기준 카운터값(b)이 부가된 TS 신호(d)를 생성하여, 레이트 변환부(4)에 출력한다. 또한, 이 기준 카운터값(b)의 부가는, 입력 TS 신호(c)의 모든 패킷에 대하여 실시된다. 레이트 변환부(4)에서는, 상기 기준 카운터값(b)이 부가된 TS 신호(d)를 한번 버퍼 메모리에 기억한 후, 입력의 비트 레이트와는 독립된 다른 비트 레이트로 판독하는 (레이트 변환)것에 의해, 레이트 변환후의 TS 신호(e)를 생성하여, PCR 보정 카운터값 산출부(5) 및 PCR 치환부(6)에 출력한다.

또한, 상기 PCR 보정 카운터값 산출부(5)에서는, 레이트 변환부(4)로부터 출력된 레이트 변환후의 TS 신호(e)로부터 상기 기준 카운터값 부가부(3)에서 부가된 기준 카운터값(b)을 추출하여 레이트 변환전의 TS 신호(d)가 레이트 변환부(4)에 입력되었을 때의 입력 시간 기준 카운터값으로 하고, 동시에, 상기 PCR 보정용 기준 카운터부(2)로부터의 기준 카운터값(b)을 추출하여 레이트 변환후의 TS 신호(e)가 레이트 변환부(4)로부터 출력되었을 때의 출력 시간 기준 카운터값으로 하고, 해당 입력 시간 기준 카운터값과 출력 시간 기준 카운터값의 차분 카운터값을 산출하여 PCR 보정 카운터값(f)으로 하여, PCR 치환부(6)에 출력한다. 또한, 본 PCR 보정 카운터값(f)의 산출은, 레이트 변환부(4)로부터 출력되는 레이트 변환후의 TS 신호(e)의 모든 패킷에 대하여 실시된다. PCR 치환부(6)에서는, 레이트 변환후의 TS 신호(e)에 포함되는 PCR 카운터 정보 검출하여, 해당 검출된 PCR 카운터 정보에 상기 PCR 보정 카운터값(f)을 가산하는 것으로 PCR 보정된 새로운 PCR 카운터값을 구하여, 상기 검출된 PCR 카운터 정보와 갈아 끼우는 것으로 PCR 보정된 레이트 변환후의 출력 TS 신호(g)를 출력한다.

또한, PCR 보정용 기준 카운터부(2)에 대하여 자세하게 설명한다. 한편, 본 발명에서 취급하는 MPEG2TS 신호에 있어서의 PCR 정보는, 프로그램을 생성하는 부호화기가 가지는 27 MHz의 시스템 클럭에 동기한 Program_Clock_Reference_Extnsion(이하 PCR_Ext로 한다)이라고 불리는 9 bit의 300주기 카운터값과, Program_Clock_Reference_Base(이하 PCR_ Base로 한다)이라고 불리는 33 bit의 상기 27 MHz의 시스템 클럭을 1/300 분주한 90 kHz에 동기한 카운터값으로 구성된다. 또한, 본 발명에서는, 상기 PCR 보정 카운터값(f) 및 그 값을 가산하여 얻어지는 보정 PCR 카운터값의 산출 회로를 간단하게 하기 위해서, 상기 PCR 보정용 기준 카운터부(2)의 카운터 구성도 동일 구성으로 한다. 그러나, 본 카운터는, 상기 레이트 변환부(4)에 있어서의 버퍼링시에 발생하는 시간적인 지터를 보정하기만을 위한 것이기 때문에, MPEG2TS에 준거한 PCR 정보와 동일한 비트수의 카운터 구성으로 할 필요는 없다.

도 2는, 본 발명의 PCR 보정용 기준 카운터값(b)의 일례로서, 상기 PCR_Ext에 상당하는 하위 기준 카운터값 [8-0]:9bit 및 상기 PCR_Base에 상당하는 상위 기준 카운터값 [15-9]:7bit로 이루어지는 구성으로 한 경우를 나타낸 것이다. 이 때, 레이트 변환부(4)에 있어서의 버퍼링시에 발생하는 시간적인 지터는 최대1.4 ms 이하로 가정하고 있다. (1.4ms < 2^ 7bit× 1/90kHz)

또한, 상기 PCR 보정용 기준 카운터부(2)를 동작시키기 위한 시스템 클럭(27 MHz)은, MPEG2TS 규격에 있어서는 ±30 ppm로 되어 있고, 높은 정밀도가 요구되고 있지만, 그러나, 종래 방식과 같이 PLL 회로에 의해 시스템 클럭을 재생하는 것은, 처리가 복잡하게 되어 회로 규모가 늘어난다는 단점이 있다. 또한, 복수의 프로그램이 다중된 TS 신호에 대해서는, 상기 PLL 회로를 복수개 가지는 것으로 대응 가능하지만, 그러나, 그렇게 하면 회로의 실장 공간 등의 문제로 PCR 보정 가능한 프로그램수에 제한이 발생하게 된다.

그래서, 본 실시예가 되는 PCR 보정 회로에서는, 부호화기와 동일한 정도 또는 그 이상의 정밀도로 독립된 시스템 클럭(수정 발진기)를 가지는 것으로 한다. 상기한 바와 같은 PCR 값의 보정 시간이 작고, 또한, MPEG2TS 규격에 있어서의 PCR 지터값(±500 ns)을 만족하는 보정이 가능하면 된다는 점을 생각하면, 종래와 같이 시스템 클럭을 PLL 회로을 이용해서 재생하지 않아도, 본 PCR 보정 회로의 시스템 클럭과 프로그램을 생성하는 부호화기의 시스템 클럭 사이의 주파수의 어긋남은, 복호기 측에서의 프로그램의 재생에 대해서는, 거의 지장을 초래하는 것이 아니라고 말할 수 있다. 설령, 1∼2 클럭 정도의 어긋남이 있었다고 할지라도, PCR 지터는 약 75 ns 이하가 되므로 MPEG2TS 규격에 대하여 충분히 작은 값이다. 오히려, 회로 구성이 단순화되어 회로 규모를 대폭 작게 할 수 있는 장점이 더 크다. 즉, 본 발명은, 상술한 발명자 등에 의한 새로운 인식에 근거한 것이다.

다음으로, 기준 카운터값 부가부(3)에 대하여 자세하게 설명한다. 첨부의 도 3은, 기준 카운터값 부가부(3)에 있어서, 입력 TS 신호(c)의 비트 폭 8 비트에 대하여, 8 비트의 확장 비트 영역을 마련하고, 또한, 동기 바이트(0x47)의 뒤 2 바이트의 타이밍에 해당하는 확장 비트 영역에 상위/하위기준 카운터값(상기 도 2에서 설명하였다)을 포함한 16 비트의 상기 기준 카운터값(b)을, 8 비트씩 분할하여 부가한 TS 패킷의 구성예를 도시한 것이다. 본 실시예와 같이, 상기 기준 카운터값(b)을 PCR 정보가 첨부되는 위치(동기 바이트로부터 7 바이트째) 이전에 부가하도록 한 것에 의하면, 뒤에서 설명하는 바와 같이, 새롭게 보정된 PCR 카운터값의 산출 및 PCR 값의 갈아 끼우기 타이밍보다도 이전의 타이밍에서, PCR 보정 카운터값의 산출을 끝낼 수 있어, 그로 인해, 신호 처리의 타이밍 관리가 불필요해진다. 그리고, 이렇게 해서 얻어진 상기 기준 카운터값(b)이 부가된 TS 신호(d)는, 확장된 16 비트 폭 그대로 레이트 변환부(4)에 입력되어 버퍼 메모리에 기억된다.

또한, 본 처리는 본래 PCR 정보를 포함한 TS 패킷에 대해서만 실행하는 것으로 충분하지만, 회로의 간략화를 위해, 입력 TS 신호(c)의 모든 패킷에 대하여 실행하는 것으로 한다. 또한, 확장한 비트 영역 중, 상기 기준 카운터값(b)을 부가하는 2 바이트 이외의 영역에 관해서는, PCR 보정 이외의 다른 목적으로 사용하는 것도 가능하지만, 사용하지 않는 경우는, 임의의 더미 데이터를 부가해도 상관없다. 단지, 본 실시예에서는, 8 비트의 확장 폭으로 했지만, 그 중 2 바이트 밖에 사용하지 않기 때문에, 레이트 변환부(4)의 버퍼 메모리의 기억 영역을 헛되게 사용하게 된다.

이에 대하여, 첨부의 도 4는, 버퍼 메모리의 사용 비트 폭을 줄이기 위해, 4 비트의 비트 확장 폭으로 실시한 경우의 실시예이다. 이와 같이, 보다 적은 비트 폭으로 분할하여 다중하는 것에 의해, 사용하는 버퍼 메모리의 사용 영역을 삭감하는 것도 가능하게 된다.

여기서, 다시, 상기 도 1에 돌아가, 레이트 변환부(4)에서는, 확장된 비트 폭 그대로 상기 기준 카운터값(b)이 부가된 TS 신호(d)를 한번 버퍼 메모리에 기억한 후, 입력의 비트 레이트와는 독립된 다른 비트 레이트로 판독하는(레이트 변환) 것으로, 레이트 변환후의 TS 신호(e)를 생성한다. 그 때, 다른 레이트 사이의 정합을 도모하기 위해서, NULL 패킷이라고 불리는 더미 패킷이 삽입된다.

첨부의 도 6은, 입력 TS 신호(c) 및 레이트 변환후의 TS 신호(e)의 각 스트림을 나타내고 있다. 입력 TS 신호(c) 중, TSP2 및 TSP7이 PCR 정보인 PCR1 및 PCR2을 포함한 TS 패킷이다. 레이트 변환후의 TS 신호(e)는 레이트 변환시, NULL 패킷이 부가된 것에 의해 본래의 PCR1 및 PCR2의 시간적 위치가 각각 ΔPCR1 및 ΔPCR2의 시간만큼 어긋나버린 것으로 된다. 이 Δ PCR1 및 Δ PCR2이 레이트 변환시의 시간적인 지터(지연 시간)이다. 따라서, 본 발명의 PCR 보정 회로에서는, 이 ΔPCR1 및 ΔPCR2을 산출하여, 원래의 PCR1 및 PCR2에 보정값으로서 가산 하는 것으로, 보정후의 PCR값 PCR1' 및 PCR2’을 얻는 것이 가능해진다. 관계식을 이하에 나타낸다.

PCR1'= PCR1 + ΔPCR1

PCR2'= PCR2 + ΔPCR2

다음으로, PCR 보정 카운터값 산출부(5)에 대하여 상세하게 설명한다. 레이트 변환부(4)로부터의 레이트 변환후의 TS 신호(e)가 출력될 때, 상기 비트 확장 부분에 부가된 버퍼 메모리에 기입될 때의 상기 기준 카운터값(b)을 추출하여, 이로 인해, 입력 시간 기준 카운터값을 얻는다. 동시에, 레이트 변환 후의 TS 신호(e)가 출력될 때의 상기 PCR 보정용 기준 카운터부(2)로부터의 상기 기준 카운터값(b)을 추출하여, 출력 시간 기준 카운터값을 얻는다. 이렇게 해서 얻어진 입력 시간 기준 카운터값과 출력 시간 기준 카운터값의 차분을 산출 하는 것으로, PCR 보정 카운터값(f)을 얻는 것이 가능해진다. 또한, 본 PCR 보정 카운터값(f)이, 레이트 변환부(4)에 있어서의 버퍼링시에 발생하는 시간적인 지터(지연 시간)이며, 즉, 상기한 ΔPCR1 및 ΔPCR2의 값이다. 본 처리는, 본래, PCR 카운터 정보를 포함한 TS 패킷에 대해서만 실시하는 것으로 충분하지만, 그러나, 회로의 간략화를 위해서, 레이트 변환후의 TS 신호(e)의 모든 패킷에 대하여 실행하는 것으로 한다.

다음으로, PCR 치환부(6)에 대하여 상세하게 설명한다. PCR 치환부(6)에서는 비트 확장된 레이트 변환후의 TS 신호(e)로부터 비트 확장 부분을 제외한 TS 신호만을 추출한다. 추출한 TS 신호 중에 포함되는 PCR 카운터 정보를 검출한다.

첨부의 도 5에는, 본 발명의 1 실시예가 되는, PCR 카운터 정보의 검출 회로의 일례를 나타낸다. 본 형태에서는, 어댑테이션 필드 플래그 검출부(101), 어댑테이션 필드 렝스 검출부(102), PCR 플래그 검출부(103), PCR 카운터값 검출부(104)에 의해 구성된다.

상기의 구성에 있어서, 비트 확장된 레이트 변환후의 TS 신호(e)로부터 추출된 TS 신호(o)가, 어댑테이션 필드 플래그 검출부(101), 어댑테이션 필드 렝스 검출부(102), PCR 플래그 검출부(103), PCR 카운터값 검출부(104)에 입력된다. 그리고, 어댑테이션 필드 플래그 검출부(101)에서는, 레이트 변환된 TS 신호(o)의 모든 패킷에 있어서의 헤더 정보부에서 어댑테이션 필드 플래그를 추출하여, 어댑테이션 필드 플래그가 어댑테이션 필드의 존재를 나타내는 경우에만, 어댑테이션 필드 검출 플래그(p)를 출력한다. 또한, 어댑테이션 필드 렝스 검출부(102)에서는, TS 신호(o)의 모든 패킷에 있어서의 어댑테이션 필드부에서, 어댑테이션 필드 렝스 정보를 추출하여, 어댑테이션 필드가 유한길이인 것을 나타내는 값인 경우에만, 어댑테이션 필드 렝스 검출 플래그(q)를 출력한다.

그리고, PCR 검출 플래그 검출부(103)는, TS 신호(o)의 모든 패킷에 있어서의 어댑테이션 필드부에서 PCR 플래그를 추출하여, PCR 플래그가 PCR 카운터값의 존재를 나타내는 경우에만, PCR 검출 플래그(r)를 출력한다. 또한, PCR 카운터값 검출부(104)는, 상기 검출된 어댑테이션 필드 검출 플래그(p), 어댑테이션 필드 렝스 검출 플래그(q), PCR 검출 플래그(r)의 모든 플래그가 출력된 TS 패킷으로부터만, PCR 카운터값(s)을 추출한다.

상술한 본 발명이 되는 PCR 보정 회로를 이용하는 것에 의하면, 종래의 PLL 회로에 의해 시스템 클럭을 재생하는 방법과 비교해서, 대폭적인 부품점수, 회로규모의 삭감, 제어의 간단화를 도모하는 것이 가능하게 된다. 또한, 본 발명에 의하면, PCR 정보를 포함한 모든 패킷에 대하여, 레이트 변환시의 버퍼링시에 발생하는 PCR 정보의 지터(지연 시간)를 산출하는 것이 가능해지는 것에 의해, PCR 보정 가능한 프로그램수(PCR 수)에 제한이 없다. 또한, PCR 보정을 할 때에 필요한 PCR 카운터 정보의 검출 회로도, 종래와 같이 PSI 정보를 해석해서 프로그램마다 PCR 값을 개별적으로 검출할 필요도 없고, 단순히, PCR 정보를 포함하는지 아닌지의 판단만으로 실현 가능하게 되기 때문에, 더욱 회로의 간단화 및 회로규모의 삭감이 가능해진다.

다음으로, 도 8을 이용하여, 도 1에서 말한 PCR 보정 회로에 대하여, 보다 고밀도의 PCR 보정이 가능한, 본 발명이 되는 PCR 보정 회로를 실현하기 위한 1 실시예를 설명한다. 도 8에 있어서, 시스템 클럭 주파수차 산출부(7-1∼7-n)는, 입력 TS 신호(c) 중에서 다중된 프로그램수 n 개만큼의 회로를 갖도록 하여, 입력 TS 신호(c)에, PCR 카운터값을 포함하는 패킷에 대해서만, 다중화된 각각의 프로그램에 대응하는 부호기의 시스템 클럭과, 상기 시스템 클럭용 수정 발진기(1)로부터의 시스템 클럭(a)의 주파수차를 산출하여 주파수 오프셋보정값(t-1∼t-n)으로서 출력한다.

이 때, PCR 카운터값을 포함하지 않는 패킷의 경우는, 주파수 오프셋 보정값을 0(보정 없음)으로 한다. 기준 카운터값 부가부(3)는, 상기 PCR 보정용 기준 카운터부(2)로부터의 PCR 보정에 이용하는 기준 카운터값(b)과 함께 상기 시스템 클럭 주파수차 산출부(7-1∼7-n)로부터의 주파수 오프셋 보정값(t-1∼t-n)도 비트 폭 확장한 영역에 부가하여, 레이트 변환부(4)에 입력한다. PCR 보정 카운터값 오프셋 부가부(11)에서는, 상기 PCR 보정 카운터값 산출부(5)로부터의 상기 입력 시간 기준 카운터값과 출력 시간 기준 카운터값의 차분으로부터 구해지는 PCR 보정 카운터값(f)에 대하여, 레이트 변환된 TS 신호(e)의 비트 폭을 확장한 영역에 부가된 상기 주파수 오프셋 보정값(t-1∼t-n)을 추출하여, 그 값을 가지고 보정 처리를 실시함으로써, 보다 고밀도의 PCR 보정 카운터값(f')을 얻는 것이 가능해진다.

다음으로, 도 9를 이용하여, 시스템 클럭 주파수차 산출부(7-1∼7-n)에 대하여 상세하게 설명한다.

시스템 클럭 주파수차 산출부는, 입력 TS 신호(c)에 다중된 프로그램수 n 개분의 동일 회로를 가진다. PCR 검출부(8)는, 입력 TS 신호(c)에 포함되는 프로그램 중의 소정 부호기에 대응한 PCR 카운터값(u)만을 검출하고, 동시에 PCR 검출 플래그(v)를 출력한다. STC 카운터(9)는, 상기 시스템 클럭용 수정 발진기(1)로부터의 시스템 클럭(a)에 동기한 카운터이며, PCR 카운터값(u)과 동일한 구성(42 bit)을 가진다. 본 카운터는, 상기 PCR 검출부(8)로부터의 PCR 검출 플래그(v)를 검출하면, 동시에 입력되는 상기 PCR 카운터값(u)을 초기값으로서 로드하여, 다음 PCR 카운터값(u)이 검출될 때까지 카운트 업하는 카운터이다.

주파수 오프셋 보정값 산출부(10)는, 상기 PCR 검출 플래그(v)와 함께 입력되는 PCR 카운터값(u)과, STC 카운터(9)로부터의 카운터값(w)을 기초로 소정의 부호기의 시스템 클럭과 상기 시스템 클럭용 수정 발진기(1)로부터의 시스템 클럭(a)의 주파수차를 산출하여, 주파수 보정 오프셋 보정값(t)을 출력한다.

도 10을 이용하여 상기 주파수 보정 오프셋 보정값(t)의 산출 방법을 설명한다. 도 10는, 입력 TS 신호(c) 및 STC 카운터(9)의 카운터값의 시계열을 나타내고 있다. 입력 TS 신호(c)로부터 PCR 카운터값(u)인 PCR1가 검출되면, 그 값을 STC 카운터(9)의 초기값으로서 로드한다. STC 카운터(9)는, 로드된 값으로부터 다음 PCR 카운터값(u)인 PCR2가 검출될 때까지 카운트를 계속한다. 이 때, PCR2가 검출된 시점에서의 STC 카운터(9)의 카운터값을 (PCR2a)으로 하면, 그 값과 PCR2의 차(ΔPCR2a)는, 다음식으로 구할 수 있다.

ΔPCR2a = PCR2 - PCR2a

이 값이 PCR1로부터 PCR2가 도달할 때까지 발생한, 본 발명의 PCR 보정 회로에서 이용하는 시스템 클럭(a)에 대한 소정의 부호기의 시스템 클럭과의 주파수차이다. 또한 해당 PCR1으로부터 PCR2가 도달하기까지의 시간(ΔPCR1-2)은, 다음식으로 구할 수 있다.

ΔPCR1-2 = PCR2a - PCR1

이상 말한 ΔPCR2a, ΔPCR1-2를, 주파수 오프셋 보정값(t)으로서 이용한다.

다음으로, 상기 주파수 보정 오프셋 보정값(t)의 구성예에 대하여 설명한다. 도 11은 본 발명의 주파수 보정 오프셋 보정값(t)의 일례로서, ΔPCR1-2를 상기 PCR_ Ext에 상당하는 하위 카운터값 [8-0]:9bit 및 상기 PCR_ Base에 상당하는 상위 카운터값 [22-9]:14bit로 이루어지는 구성으로 한 경우를 나타낸 것이다. 한편, ΔPCR2a에 관해서는 PCR_Ext에 상당하는 카운터 [8-0]:9bit만으로 하고, 그 중 하위 8 비트를 차분 정보로서 이용하고, 최상위 비트는 보정값의 부호(±)를 나타내기 위한 비트로 한 구성으로 이루어지게 한 경우를 나타낸 것이다. 이 때, 산출 가능한 PCR 카운터값을 포함하는 패킷의 도달 간격은, MPEG2TS 규격의 최대값인 100 ms 이내, 또한, 부호기의 시스템 클럭도 동규격 최대의 ±30ppm 이내로 하고 있다.

(100ms < 2^ 14bit× 1/90kHz,

100ms < 2^ 5bit× 1/(27 MHz×±30ppm))

다음으로, 기준 카운터값 부가부(3)에 대하여 자세하게 설명한다. 도 12는, 상기 도면 3에서 설명한 기준 카운터값을 부가한 TS 패킷에 있어서, 8 비트의 확장 비트 영역에 부가한 상기 기준 카운터값(b)의 뒤에, 상기 주파수 보정 오프셋 보정값(t)을 새로 부가한 TS 패킷을 도시한 것이다.

다음으로 PCR 보정 카운터값 오프셋 부가부(11)에 대하여 자세하게 설명한다. 상기 PCR 보정 카운터값 산출부(5)로부터 레이트 변환후의 TS 신호(e)로부터 얻어진 입력 시간 기준 카운터값과 출력 시간 기준 카운터값의 차분 정보인 PCR 보정 카운터값(f)을 입력받는다. 동시에, 상기 비트 확장 부분의 기준 카운터값(b)의 뒤에 부가된 주파수 보정 오프셋 보정값(t)(ΔPCR2a, ΔPCR1-2)도 추출하여, 그 값을 이용해서 상기 입력된 PCR 보정 카운터값(f)에 대하여 보정 처리를 한다. 그 보정 방법은, 다음식으로 부여할 수 있다.

PCR 보정 카운터값 f'= PCR 보정 카운터값 f×α

(α= 1+ΔPCR2a/ΔPCR1-2)

여기서, α의 부호는 ΔPCR2a의 최상위 비트인 부호 비트에 따라 정의한다. 이렇게 해서, 새로운 PCR 보정 카운터값(f')을 얻는 것이 가능해진다. 또한, 구한 PCR 보정 카운터값(f')은, 하나의 수정 발진기로부터의 기준 시스템 클럭의 카운트값( 버퍼 메모리의 입력으로부터 출력까지의 카운트차)으로 보정한 값에 대하여, 또한 상기 기준으로 하는 수정 발진기의 시스템 클럭과 원래 다중된 부호기의 시스템 클럭의 주파수차도 보정하는 것에 의해, 보다 고밀도의 PCR 보정 카운터값이라고 할 수 있다.

또한, 본 실시예에서는, 주파수 오프셋 보정값(t)의 산출을 PCR 카운터값이 도달할 때마다 실시하여 부가하고 있지만, 실제 시스템에 있어서, 수정 발진기의 시스템 클럭과 부호기의 시스템 클럭의 주파수차가 상시 크게 발생하는 것은 생각하기 힘들기 때문에, 예컨대 50회의 평균치를 잡아 50회에 1번 부가하여 보내거나 하여도 좋다. 또는, PCR 보정 회로가 보정 동작을 개시한 후 전송단 상태의 시간의 길이가 소정 시간보다 긴 경우에만 주파수 보정 오프셋 보정값(t)을 이용하여 새로운 PCR 보정 카운터값(f')을 얻는 구성도 가능하다. 또한, ΔPCR2a, ΔPCR1-2의 양쪽을 패킷화할 때에 부가하고 있지만, α(= 1+ΔPCR2a/ΔPCR1-2)의 산출을 사전에 시스템 클럭 주파수차 검출부에서 실시하여, 그 결과를 주파수 보정 오프셋 보정값(t)로서 부가하는 방식을 취해도 좋다. PCR 치환부(6)에서는, 본 발명의 도 1에서 설명한 PCR 보정 회로와 마찬가지로, 레이트 변환후의 TS 신호(e)에 대하여, 상기 PCR 보정 카운터값(f) 대신에 새로운 고밀도의 PCR 보정 카운터값(f')을 보정된 PCR 카운터값으로서 치환한다.

상술한 바와 같이, 본 발명의 도 8에 의한 PCR 보정 카운터값(f')을 산출하는 구성의 회로 방식은, 본 발명의 도 1에서 설명한 구성의 PCR 보정 회로 방식에 대하여, 보다 고밀도의 PCR 보정 처리가 요구되는 시스템에 있어서 유효한 방법이라고 할 수 있다.

Claims

복수 프로그램이 다중된 TS 신호를 메모리를 거쳐서 다른 비트 레이트로 변환할 때에 발생하는 PCR 기준 시간 정보의 지터를 보정하는 PCR 보정 회로로서,

PCR 보정용의 기준 클럭이 되는 수정 발진기;

상기 기준 클럭에 동기한 PCR 보정용의 기준 카운터값을 생성하는 PCR 보정용 기준 카운터부;

비트 레이트 변환전의 TS 신호에 상기 기준 카운터값을 부가하는 기준 카운터값 부가부;

상기 기준 카운터값을 부가한 TS 신호를 일시적으로 버퍼 메모리에 저장한 후, 출력 비트 레이트로 변환하여 출력하는 레이트 변환부;

상기 레이트 변환부로 상기 기준 카운터값이 부가된 TS 신호가 입력되었을 때의 입력 시간 기준 카운터값을 상기 레이트 변환부로부터의 출력 TS 신호에 부가된 기준 카운터값으로부터 추출하고, 동시에, 상기 레이트 변환부가 해당 TS 신호를 출력했을 때의 출력 시간 기준 카운터값을 상기 PCR 보정용 기준 카운터부로부터 취득하고, 해당 입력 시간 기준 카운터값과 출력 시간 기준 카운터값의 차분값을 산출하여 PCR 보정 카운터값을 구하는 PCR 보정 카운터값 산출부; 및

상기 레이트 변환부로부터의 출력 TS 신호로부터 그 안에 포함되는 PCR 카운터값을 검출하고, 해당 검출한 PCR 카운터값에 대하여 상기 산출한 PCR 보정 카운터값을 가산하여 새로운 PCR 카운터값으로서 갈아 끼우는 PCR 치환부를 포함하고,

상기 기준 카운터값 부가부는, 상기 비트레이트 변환전의 TS 신호에 대하여 비트 폭의 확장을 실시하여, 해당 확장된 비트 영역에 상기 기준 카운터값을 부가하고,

상기 레이트 변환부는, 비트 폭의 확장이 실시되어 상기 기준 카운터값이 부가된 TS 패킷 형태 그대로 버퍼 메모리에 기억하고,

상기 PCR 보정 카운터값 산출부는, 상기 레이트 변환부로부터 버퍼 메모리에 기억된 TS 신호가 판독될 때, 상기 TS 신호의 확장 비트 폭 영역에 부가된 상기 기준 카운터값을 추출하는 것으로 상기 입력 시간 기준 카운터값을 구하고,

상기 PCR 치환부에 있어서의 상기 레이트 변환후의 TS 신호로부터 그 안에 포함되는 PCR 카운터값을 검출하는 PCR 검출 회로는, 모든 TS 패킷의 헤더 정보 내의 어댑테이션 필드 플래그를 참조하여, 이 플래그가 어댑테이션 필드의 존재를 나타내고, 또한, 어댑테이션 필드 내의 어댑테이션 필드 렝스를 참조하여 이 값이 어댑테이션 필드가 유한길이인 것을 나타내고, 또한, 어댑테이션 필드 내의 PCR 플래그를 참조하여, 이 PCR 플래그가 어댑테이션 필드 내에 PCR 카운터값의 기술이 있는 것을 나타내는 경우에만, 이 TS 패킷의 어댑테이션 필드로부터 PCR 카운터값을 추출하는 것을 특징으로 하는 PCR 보정 회로.
제 1 항에 있어서,

상기 입력 시간 기준 카운터값과 상기 출력 시간 기준 카운터값의 상기 차분값으로부터 산출된 상기 PCR 보정 카운터값을 가산한 상기 새로운 PCR 보정 카운터값에 대하여, 상기 레이트 변환부로부터의 상기 출력 TS 신호에 포함되는 상기 복수 프로그램마다 독립된 부호기의 시스템 클럭과 상기 수정 발진기로부터의 기준 클럭과의 주파수 오프셋값을 개별적으로 검출한 해당 주파수 오프셋값을 이용하여 보정하는 것을 특징으로 하는 PCR 보정 회로.
제 2 항에 있어서,

상기 PCR 보정 회로가 보정 동작을 개시한 후 전송단 상태의 시간의 길이가 소정 시간보다 짧은 경우에는, 상기 새로운 PCR 보정 카운터값을 계속해서 이용하는 것을 특징으로 하는 PCR 보정 회로.
제 3 항에 있어서,

상기 전송단 상태의 시간의 길이가 상기 소정 시간보다 긴 경우에는, 상기 새로운 PCR 보정 카운터값에 대하여, 상기 주파수 오프셋값을 이용해서 보정하는 것을 특징으로 하는 PCR 보정 회로.