KR100912479B1 - 플라즈마 에칭장치 - Google Patents

플라즈마 에칭장치 Download PDF

Info

Publication number
KR100912479B1
KR100912479B1 KR1020070088600A KR20070088600A KR100912479B1 KR 100912479 B1 KR100912479 B1 KR 100912479B1 KR 1020070088600 A KR1020070088600 A KR 1020070088600A KR 20070088600 A KR20070088600 A KR 20070088600A KR 100912479 B1 KR100912479 B1 KR 100912479B1
Authority
KR
South Korea
Prior art keywords
plasma
thermal sprayed
sprayed coating
processing chamber
conductor
Prior art date
Application number
KR1020070088600A
Other languages
English (en)
Other versions
KR20080089130A (ko
Inventor
무네오 후루세
신고 기무라
다다요시 가와구치
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20080089130A publication Critical patent/KR20080089130A/ko
Application granted granted Critical
Publication of KR100912479B1 publication Critical patent/KR100912479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Coating By Spraying Or Casting (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 처리 중인 이상방전의 발생을 억제하여 시료의 이물 또는 오염을 저감할 수 있는 플라즈마처리장치를 제공하는 것이다.
이를 위한 본 발명은 반도체장치의 작성에, 할로겐계의 가스에 의한 플라즈마 프로세스를 사용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접촉하는 벽의 표면에 용사막을 부착하고, 이 용사막의 재료에 도체를 혼입함으로써 용사막을 도체로 한 것을 특징으로 하는 플라즈마 에칭장치.

Description

플라즈마 에칭장치{PLAZMA ETCHING APPARATUS}
본 발명은 진공용기 내의 처리실 내부에 배치된 반도체 웨이퍼 등의 기판형상의 시료를 이 처리실 내에 형성한 플라즈마를 사용하여 처리하는 플라즈마처리장치에 관한 것으로, 특히 처리실 내부에 상기 플라즈마에 대하여 기설정된 값의 전위를 가지는 부재를 구비한 플라즈마처리장치에 관한 것이다.
일반적으로, 반도체장치 및 액정장치 등의 제조 프로세스에서는 처리실 내에서 BF3이나 NF3와 같은 불화물, BCl3이나 SnCl4 등의 염화물, HBr와 같은 브롬화물을 비롯한 처리가스를 사용하기 때문에, 에칭처리 용기 내벽 재료가 현저하게 부식 손모된다는 문제가 있었다. 예를 들면 반도체제조장치의 플라즈마처리 용기 내벽에 사용되고 있는 재료로서는, Al, Al합금 및 스테인레스합금 등의 금속재료를 기재로 하고, 그 표면을 Al의 양극 산화막, 또는 보론카바이드, 알루미나 등의 용사피막, Al2O3나 Si3N4 등의 소결체 피막, 그 위에 불소수지나 에폭시수지 등의 고분자 피막으로 피복하는 방법이 알려져 있다.
이들 재료는, 부식성이 강한 할로겐 이온에 접하면, 화학적 손상을 받아 SiO2및 Si3N4 등의 미립자가 생성된다. 또 플라즈마에 의하여 여기된 이온에 의하여 에로전 손상을 받는 것이 알려져 있다. 특히, 할로겐화합물의 가스를 사용하는 에칭 프로세스에서는 반응에 의하여 더 한층의 활성화를 도모하기 위하여 종종 플라즈마가 사용된다. 그러나 이와 같은 플라즈마 사용환경하에서는 할로겐화합물은 해리되어 매우 부식성이 강한 원자형상의 F, C1, Br 등을 발생함과 동시에, 그 환경 중에 SiO2나 Si3N4, Si, W 등의 미세 분말형상 고형물이 존재하면, 플라즈마처리 용기 내에 사용되고 있는 부재가 화학적 부식과 함께, 미립자에 의한 에로전 손상을 받아, 이른바 에로전-코로전작용을 강하게 받게 된다. 또한 처리실 내에서 플라즈마가 여기되는 환경에서는, Ar 가스와 같이 부식성이 없는 기체에서도 이온화하고, 이것이 고체면에 강하게 충돌하는 현상(ion bombardment)가 발생하기 때문에, 상기 용기 내에 배치되어 있는 각종 부재는 더 한층 강한 손상을 받는 것도 알려져 있다.
종래의 플라즈마 에칭장치로서는, 일본국 특개평11-351546호 공보(특허문헌 1)에 기재된 바와 같이, 5%∼10%의 기공율을 가지는 Y2O3 등의 용사막으로 처리실 용기의 표면을 피복함으로써, 내플라즈마성이 향상하는 것이 알려져 있다. 이 종래기술에서는 플라즈마에 접촉하는 처리실의 표면은 Y2O3 등의 용사막으로 피복되어 있기 때문에, 플라즈마에 의한 손상도 저감되고, 기재의 표면을 피복하는 언더코트에는 금속피막을 사용하여 50∼500 ㎛의 두께로 하고 있다. 또 용사피막으로 표면을 피복하는 기재 표면의 거칠기를 용사에 의한 피막이 밀착되기 쉽게 구성한 것이 다.
그러나, 이 종래기술에서는 실제로 플라즈마를 발생시키면 처리실 내의 플라즈마에 대한 접지전극으로서의 부재의 전위가 상승된다. 즉, 플라즈마에 접촉하는 처리실 내 표면에 배치된 접지전극으로서 작용시키고자 하는 부재의 표면을 플라즈마에 의한 깍임이나 부식을 억제하기 위하여 절연성이 높은 재료로 피복하였기 때문에, 이 부재의 표면을 플라즈마에 대하여 접지전위로 할 수 없기 때문에, 플라즈마의 전위를 안정시킬 수 없다는 문제가 생기고 있었다. 이 문제를 해결하기 위하여 일본국 특원2005-183833호 공보(특허문헌 2)에 개시되는 바와 같이 처리실 내부에 그 표면이 도전성을 가지는 재료로 구성된 부재로서 이 도전성을 가지는 부분과 진공용기의 접지된 부분과 전기적으로 도통 가능하게 접속된 부재를 구비하고, 이 부재를 플라즈마에 대한 직류적인 (DC)어스로서 사용하는 기술이 고안되어 있다.
[특허문헌 1]
일본국 특개평11-351546호 공보
[특허문헌 2]
일본국 특개2005-183833호 공보
상기한 바와 같이 특허문헌 1에서는, 처리실 내에서 에칭작업을 행하기 위하여 생성하는 플라즈마의 전위를 일정하게 유지한다는 목적에 대해서는, 충분한 배려가 되어 있지 않았다. 이 때문에 플라즈마의 전위가 불안정해지기 쉬워져 처리실 내부의 플라즈마와 접하는 부재 표면의 약간의 변질이나 균열이 생기거나 피막이 얇아지거나 하는 부분에 이상방전이 생기기 쉬워져 깍임이나 부식이 진행된다는 문제가 있었다.
즉, 처리실의 기재에 알루미늄 또는 알루미늄합금을 사용하여 처리실 표면을 석영이나 세라믹스로 커버하는, 스테인레스합금 또는 알루미늄합금에 Al2O3나 Y2O3 등의 세라믹스를 용사하여 코팅하는 경우, 처리실 내에 생성되는 플라즈마의 전위를 일정하게 유지하는 것이 곤란하다. 즉, 방전시간의 증가와 함께 플라즈마전위는 상승하고, 일정 이상의 전위가 되면 국소방전을 발생하는 일도 있다. 이 경우, 피막의 가장 약한 부분에서 방전된다. 일단 방전이 시작되면 처리실 내에 생성된 플라즈마는 이 부분을 어스라고 간주하여 국소적으로 대전류가 흐르게 된다. 그 결과, 이 부분에서는 기재의 금속이 플라즈마에 직접 닿아, 플라즈마 중에 스테인레스성분 또는 알루미늄 등의 오염재료를 확산시키게 되고, 경우에 따라서는 스테인레스합금 또는 알루미늄합금부분이 녹는 일도 있다.
한편, 이것을 해결하고자 하는 특허문헌 2의 기술은, 플라즈마의 전위를 안 정시키기 위하여 필요한 접지전극의 면적을 확보하려고 하면, 처리실 내의 표면적의 10% 정도에 도전재료(도전성 세라믹스, SiC, 알루미늄, 알루미늄화합물)를 설치하고 있다. 그러나, 이와 같은 큰 면적의 도전성부재를 처리실 내에 배치하는 것은 곤란하였다. 왜냐하면 이와 같은 도전성이 높은 재료는 플라즈마 내의 입자 모두 상호작용의 효율이 높고, 화학적, 물리적인 반응이 진행되어 깍임이나 부식이 진행되기 쉬어진다. 이와 같은 상호작용의 결과, 이 부재를 구성하는 재료의 입자가 처리실 내부에 대량으로 방출되면 이들 입자가 처리대상인 반도체 웨이퍼 등의 기판형상의 표면에 부착되어 이물이 된다.
어느 경우에도 스테인레스합금 또는 알루미늄합금 등의 부재의 기재를 구성하는 재료가, 처리 중에 생성되는 플라즈마에 닿음으로써 플라즈마 중에 확산되는 Fe 및 Al 등의 금속오염재료는, 에칭프로세스 중에 웨이퍼 위에 퇴적함으로써 이 에칭장치로 제작하는 반도체장치 등의 배선불량의 원인이 된다.
본 발명의 목적은 처리 중의 이상방전의 발생을 억제하여 시료의 이물 또는 오염을 저감할 수 있는 플라즈마처리장치를 제공하는 것에 있다.
상기 목적은 플라즈마처리장치의 처리실 내벽을 피복하고 있는 표면을 전기적으로 접지하여 처리실 중에 생성하는 플라즈마의 전위를 상승시키지 않도록 함으로써 달성된다.
더욱 상세하게는 반도체장치의 작성에, 할로겐계의 가스에 의한 플라즈마 프로세스를 이용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접 촉하는 벽의 표면에 용사막을 붙이고, 이 용사막의 재료에 도체를 혼입함으로써 용사막을 도체로 한 것을 특징으로 하는 플라즈마 에칭장치에 의하여 달성된다.
또한 플라즈마처리장치 내의 벽부재에 용사하는 재료를, Al2O3, YAG, Y2O3, Gd2O3, Yb2O3, YF3 중 어느 1종류 또는 2종류 이상으로 구성되고, 이 용사재료 내에 도체를 혼입한 것에 의하여 달성된다. 또한 플라즈마처리장치의 벽의 표면을 용사하는 부재에 혼입하는 도체에 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1종류 또는 2종류 이상으로 구성됨으로써 달성된다.
또한 플라즈마처리장치의 벽의 표면을 용사하는 재료의 체적 저항율이 100 Ω·cm 이하인 것에 의하여 달성된다. 또한 플라즈마처리장치의 벽의 표면을 용사하는 재료가, 대기 플라즈마 용사법 또는 감압 플라즈마 용사법에 의하여 피복되어 있음으로써 달성된다.
또한 플라즈마가 접촉하는 벽을 피복하는 용사막의 기재에, 스테인레스합금 또는 알루미늄합금 등의 도체로 이루어지는 재료를 이용함으로써 달성된다.
또 반도체장치의 작성에, 할로겐계의 가스에 의한 플라즈마 프로세스를 이용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접촉하는 벽의 표면에 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상의 도체를 혼합한 알루미나 등의 세라믹스 소결체를 사용함으로써 달성된다.
또, 반도체장치의 작성에 할로겐계의 가스에 의한 플라즈마 프로세스를 사용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접촉하는 벽의 표면에 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상의 도체를 혼합한 석영을 사용함으로써 달성된다.
또, 반도체장치의 작성에, 할로겐계의 가스에 의한 플라즈마 프로세스를 사용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접촉하는 벽의 표면에 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상의 도체를 혼합한 내플라즈마성의 수지를 사용함으로써 달성된다.
본 발명의 실시형태에 관한 플라즈마처리장치는, 처리실 내벽에 내플라즈마성과 도전성을 양립시킴으로써, 처리실 중에 생성되는 플라즈마의 전위를 안정화할 수 있는 것이다. 특히, 처리실 중에게 DC적인 어스를 배치함으로써, 에칭 프로세스에서 사용하는 플라즈마의 전위가 상승하는 일은 없어진다. 그 결과, 처리실에 생성되는 플라즈마는, 국소방전 등이 발생하는 일이 없다. 또한 처리실 내부의 플라즈마에 접하는 부재의 표면을, 도전성을 가지는 재료가 대략 균등하게 분포하여 배치된 용사에 의하여 형성된 피막(이하, 용사막)으로 덮고, 이 부재를 에칭 등의 처리를 실시하는 시료대에 탑재된 반도체 웨이퍼 등의 시료보다 아래쪽, 또는 플라 즈마 등의 처리실 내의 입자가 흘러 배출되는 방향의 하류측에 배치함으로써, 용사막의 벽이 스퍼터 등으로 소모되어도 반도체장치 등을 제작하는 웨이퍼 상의 금속 오염량은 증가하지 않는다. 즉 에칭 등의 처리를 실시한 웨이퍼 위에, 에칭 프로세스에서 사용하는 플라즈마에 수반되는 이물이나 오염물질이 비래하는 일이 없어져, 반도체장치 등을 제작하였을 때에 이물 또는 오염기인의 불량은 발생하지 않게 된다.
이와 같이 반도체장치를 제작하는 Si 웨이퍼 등의 에칭처리를 행할 때에, 진공용기 내의 처리실 내에 배치되어 플라즈마가 접촉하는 부재의 표면에 도전성재료를 함유하는 용사에 의한 피막에 의하여 처리실 내에 생성되는 플라즈마의 전위를 안정화하여, 처리실 내에서 이상방전 등을 야기하지 않도록 한 것이다. 플라즈마처리장치에서는 에칭 프로세스에서 할로겐계의 부식성 가스를 사용하고 있어, 처리실 내벽은 항상 이들 가스에 노출되게 된다. 따라서 처리실 내벽은 내플라즈마성과 동시에, 할로겐계 가스에 대한 내식성도 가지는 재료로 하지 않으면 안된다. 통상 내플라즈마성 및 내식성을 가지는 재료는, SiO2, Al2O3와 같이 산화물로 이루어지는 석영 또는 세라믹스계의 재료나, 플라즈마와의 반응성이 낮은 AlF3과 같은 불화물이며, 이들은 도전성이 낮은 재료이다. 이들 재료로 처리실 내벽을 형성하면 처리실 내부에 생성되는 플라즈마의 전위가 상승하여, 처리실 내벽의 일부에 방전이 집중되는 이른바 이상방전을 발생하는 일이 많이 있다. 이 이상방전을 없애는 것을 목적으로 하여 처리실 내벽의 부재를 구성하는 재료를 도전성이 높은 재료 로 하여 접지된 부분과 전기적으로 연결한 경우, 에칭 프로세스에서 사용하는 플라즈마에 의하여 이 부재의 표면이 깍임, 도전성의 재료가 플라즈마 중에 방출된다. 그 결과, 처리실 내는 플라즈마에 의하여 깎인 도전재료가 많이 존재하게 되고, 이 처리실에서 처리하는 웨이퍼에서는 도전재료로 이루어지는 이물이나 오염이 문제가 된다.
본 실시형태의 에칭장치에서는 처리실 내에 사용하는 도전성의 재료로 구성된 부재의 표면을 덮는 피막으로서 도전성의 재료를 함유하는 용사막을 채용함으로써, 처리실 중에 생성되는 플라즈마의 전위가 안정되어 이상방전되는 바와 같은 일은 없다. 또 도전재료는 내플라즈마성이 높은 용사막에 혼입되어 있기 때문에, 용사막이 많이 깍이는 일이 없고, 도전재료도 처리실 중으로 많이 비산하는 일이 없다. 또 이와 같은 구조의 용사막을 처리실 내벽 재료에 사용함으로써, 처리실 내에 발생하는 이상방전이 없어지고, 이상방전 기인의 플라즈마 불안정에 의한 에칭 프로세스의 변동(레이트, 형상 등) 및 이물도 저감되어 이물 기인의 오염이 억제된다.
더욱 상세하게는 본 실시형태에 관한 플라즈마처리장치는, 반도체장치의 작성에 할로겐계의 가스에 의한 플라즈마 프로세스를 사용하는 것으로서, 처리실 내의 플라즈마가 접촉하는 부재의 표면을 덮는 용사막을, 내플라즈마성이 높은 재료 내에 도전성부재가 혼입되어 균등하게 배치되고, 용사막의 피막을 도전성을 가지는 것으로 하였다. 또 처리실 내의 부재의 표면을 덮는 피막은, Al2O3, YAG, Y2O3, Gd2O3, Yb2O3, YF3 중 어느 1 종류 또는 2 종류 이상으로 구성된 주성분을 구성하는 재료에 도전성을 가지는 재료를 혼입하여 이들을 대략 균일하게 분포시킨 재료를 용사하여 형성하였다. 이와 같은 용사에 의한 피막은, 대기 플라즈마 용사 또는 감압 플라즈마 용사에 의하여 형성된다.
또한 플라즈마처리장치의 벽의 표면을 용사하는 부재에 혼입하는 도전성을 가지는 재료로서는 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상으로 구성된다. 또, 이와 같이 하여 배치된 처리실 내의 부재의 표면을 플라즈마에 대하여 덮는 피막은, 그 체적 저항율이 100 Ω·cm 이하로 되어 있다.
또, 상기 처리실의 내벽을 구성하여 플라즈마에 접하는 부재는, 그 표면을 상기 Al2O3, YAG, Y2O3, Gd2O3, Yb2O3, YF3중 어느 1 종류 또는 2종류 이상으로 구성된 주성분을 구성하는 재료를 부재의 기재의 표면에 용사에 의하여 피막을 형성한 후, 상기 도전성재료를 혼합한 용액을 상기 주재료에 의한 용사막으로 덮힌 부재를 함침시켜 형성한 것을 사용하여도 좋다. 또는 상기 주성분의 재료 및 도전성을 가지는 재료를 부재의 기재 표면에 교대로 용사한 것을 사용하여도 좋다.
또는 상기 주성분이 되는 재료와 도전성의 재료를 양자가 대략 균일하게 분포하도록 혼합한 원재료를 그 표면에 피복된 상기 부재를 소성한 것을 사용하여도 좋다. 또는 도전성의 재료가 내부에 대략 균일하게 분포되어 배치된 석영이나 내 플라즈마성의 수지를 사용하여도 좋다. 또한 이와 같은 처리실 내의 부재의 기재로서 스테인레스합금 또는 알루미늄합금 등의 도체로 이루어지는 재료를 사용할 수 있다.
(실시예)
이하, 본 발명의 일 실시예를 도 1, 도 2, 도 3 및 도 4에 의하여 설명한다. 도 1은 처리유닛의 챔버부의 구성을 나타내는 종단면도이다.
이 도면에 나타내는 바와 같이, 처리챔버(100)의 상부는 처리실이 배치되어 있고, 이 처리실은 진공용기의 덮개를 구성하는 덮개부재(101)와, 이 덮개부재(101)의 안쪽에 배치된 안테나(102)와, 이 안테나(102)의 옆쪽과 위쪽에 배치되어 처리실을 둘러싸서 배치된 자장발생부(103)와, 이 안테나(102)의 아래쪽에 배치된 천정부재를 포함하여 구성되어 있다. 또 자장발생부(103) 위쪽에는 안테나(102)가 방출하는 200 MHz 내지 1 GHz의 VHF, UHF대 주파수의 전력을 공급하는 전파원부(105)가 배치되어 있다. 공급하는 안테나(102)는 SUS 등의 도전성부재로 구성된 덮개부재(101)의 안쪽에 배치되어 있고, 이 안테나(102)와 덮개부재(101)의 사이에는, 이들 사이를 절연함과 동시에 안테나(102)로부터 방출되는 전파를 아래쪽의 천정부재측으로 전도하기 위하여 배치된 유전체(106)를 가지고 있다.
또한 천정부재는 전달되어 온 전파를 아래쪽의 처리실 안쪽으로 전도하기 위하여 석영 등의 유전체로 구성된 석영플레이트(107)와, 이 석영플레이트(107)의 아래쪽에 배치되어 공급된 처리용 프로세스가스를 처리실의 안쪽으로 분산하여 도입하기 위한 복수의 구멍이 형성된 샤워플레이트(108)를 가지고 있다.
샤워플레이트(108)의 아래쪽으로서 시료대(109)의 위쪽에 형성된 공간은, 공급된 프로세스가스에 샤워플레이트(108)를 통하여 도입된 안테나(102)로부터의 전파와 자장발생부(103)로부터 공급된 자장과의 상호작용에 의하여 플라즈마가 형성되는 처리실(110)로 되어 있다. 처리실(110)에는 샤워플레이트(108)에 설치된 복수의 구멍으로부터 프로세스가스를 분산하여 처리실(110)에 도입함과 동시에, 이들 구멍은 시료대(109) 위에 시료가 탑재되는 위치에 대향한 위치를 주로 하여 배치되어 있고, 가스를 더욱 균일해지도록 분산하여, 플라즈마의 밀도를 균일하게 하는 것이 가능하게 된다.
또한 샤워플레이트(108)의 아래쪽에는, 진공용기의 안쪽에서 플라즈마에 면하여 처리실(110)의 공간을 구획하는 처리실 벽부재(116)가 구비되어 있다. 이 처리실 벽부재(116)의 바깥 둘레면에는 히터가 감겨져 배치되어 있다. 안쪽 챔버(121)에는 시료대(109)가 배치되어 있고, 안쪽 챔버(121)에는 개구가 배치되어 있다. 이 개구부는 안쪽 챔버(121)의 아래쪽으로서, 배기밸브(131)나 배기펌프(132)를 구비한 배기수단과 연통되어 있고, 처리실(110) 및 안쪽 챔버(121)를 진공배기하는 것이 가능하다.
이 장치구성에 있어서, 처리실(110)의 측벽의 일부에, 도전성재료를 함유시킨 용사막을 채용함으로써 처리실(110) 내에 생성되는 플라즈마의 전위는, 연속방전 등에 의하여 상승하지 않고 안정되게 생성된다. 그 결과, 플라즈마의 전위가 상승하여 용사막의 일부를 직격하는 이상방전은 발생하지 않는다.
도 2는 도 1의 실시예에서 나타낸 처리실(110)의 처리실 벽부재(116)의 표면 근방의 확대도이다. 이 도면에서는 처리실 벽부재(116)의 표면을, 도전재료를 포함하는 용사막(117)으로 피복한 예이다. 이 도면에 의하면, 용사막은 세라믹스 등, 플라즈마에 대하여 내식성이 높고 반응성이 낮은 재료를 주성분으로 하여, 본 실시예에서는 90∼95 중량% 또는 이것 이상의 비율로 형성되어 있다. 이와 같은 구성으로 함으로써 처리실(110) 내에 생성되는 플라즈마(200)가 처리실 내벽(116) 표면의 용사막(117)에 접촉하여도, 다량의 이물 및 오염물을 방출하는 일은 없다. 그 결과, 반도체장치를 제조하는 웨이퍼(150) 위로 비산하는 이물 및 오염량을 저감하는 것이 가능하게 되어 결함이 적은 반도체장치의 생산을 효율 좋게 행하는 것이 가능해진다.
처리실 내벽을 보호하고 있는 재료는 석영, 알루미나 등의 세라믹스, 알루미늄합금의 표면을 피복하는 양극 산화피막, 스테인레스합금 또는 알루미늄합금의 표면을 세라믹스로 피복하는 용사피막을 생각할 수 있다. 본 실시예에서는 알루미늄합금의 표면이나 스테인레스합금의 표면에 용사에 의한 피막을 실시하는 경우, 피막의 재료인 세라믹스 분말을 플라즈마 중에 삽입하여, 세라믹스의 분말이 일단 용융된 다음에 플라즈마제트의 흐름을 타고 피막 대상의 표면에 도달한다.
여기서, 피막에 도전성을 가지게 하기 위한 세라믹스에 혼입되는 재료, 예를 들면 금속의 융점이 지나치게 낮은 경우는, 이 재료의 입자가 용융되고, 복수가 결합하여 큰 덩어리가 되어 피막 중에 분포된다. 그 결과, 도전성을 가지는 재료가 피막의 일부에 치우쳐 배치되게 되어, 이 부분의 피막의 표면으로부터 이 재료의 덩어리까지의 사이에 있는 세라믹스의 두께가 국소적으로 작아져 이 부분에서의 이 상방전이 생기기 쉬워진다. 일단, 이상방전이 생기면 이 부분에서의 깍임이나 부식이 진행되어 결국은 금속의 덩어리가 처리실 내에 노출되어 시료의 오염원이 된다.
이 때문에 본 실시에서는 스테인레스합금 또는 알루미늄합금으로 이루어지는 에칭장치의 내벽을 피복하는 알루미나 등의 세라믹스 용사막에 혼입되는 금속을 고융점 금속으로 하고 있다. 그 결과, 세라믹스를 주성분으로 하는 용사막 중에서는 층형상으로 적층된 세라믹스의 입자끼리의 사이에 고융점인 도전성을 가지는 금속의 입자가 대략 균일하게 분산된다. 또한 주성분이 되는 세라믹스의 입자는 도전성을 가지는 재료의 입자보다 그 지름이 커지고, 주성분의 큰 입자끼리가 그 용융된 표면을 연결시켜 구성하는 피막의 층구조에 있어서, 큰 입자끼리의 사이의 공간이나 기공에 작은 입자가 들어가 고착된다. 이 때문에 용이하게 플라즈마로부터의 상호작용을 받기 어렵게 되어 피막의 도전성이 급격하게 저하하는 것이 억제된다.
또, 부재의 기재인 알루미늄 또는 스테인레스 등의 도전성을 가지는 금속재료의 표면에 형성된 요철에 대하여 산화금속으로 이루어지는 세라믹스의 입자가 강고하게 접착되어 피막의 박리를 억제함과 동시에, 세라믹스의 입자의 사이에 배치된 도전성을 구비한 금속입자의 위치를 고정하여 입자끼리의 사이 및 입자와 기재의 표면과의 사이를 자유전자가 용이하게 이동 가능하게 된다.
이 때문에 이와 같은 용사막을 표면에 구비하여 접지된 진공용기의 벽부재와 전기적으로 접속된 부재는, 처리실 중에 생성되는 플라즈마의 전위에 대하여 소정의 전위를 취하는 전극으로서 작용한다. 특히, 그 전위가 안정되어 변화가 억제된 직류적인 (DC)어스로서 작용한다.
또, 용사막에 혼입하는 금속의 원자량을 크게 함으로써 스퍼터에 의한 금속의 소모 및 플라즈마 중으로의 비산도 억제하는 것이 가능하게 된다. 그러나 금속을 함유하고 있는 세라믹스 용사막이, 고밀도 플라즈마가 접촉하는 부분에 배치되어 있는 경우는, 용사막 및 용사막에 혼입되어 있는 금속의 깍임량도 많고, 그 결과로서 용사막으로부터 방출되는 금속량도 많아진다. 이와 같은 플라즈마를 사용하는 경우는, 본 발명의 금속 등의 도체를 함유하는 용사피막으로 피복한 어스의 위치를, 반도체장치 등을 제작하는 웨이퍼의 에칭 등을 행하는 전극보다 배기측에 배치함으로써 처리실 중에 생성되는 플라즈마의 전위를 일정하게 유지하여 웨이퍼에 비래되는 금속 오염량을 저감하는 것이 가능하다.
이 금속 등의 도체를 함유하는 용사피막은, 용사막 대신에 도체를 함유하는 석영, 도체를 함유하는 세라믹스, 도체를 함유하는 내플라즈마성의 수지, 예를 들면 폴리아미드이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리테트라플루오로에틸렌, 폴리벤조이미다졸 등의 고분자 재료[비유전률(kε)은 약 2.1∼4.2]에서도 동일한 효과를 기대할 수 있다.
도 3은 에칭 프로세스에서 사용하는 가스를 샤워플레이트로부터 흘리는 경우, 도전성재료를 함유시킨 용사막(117)을, 반도체장치를 제조하는 웨이퍼(150)보다 하류측에 배치한 예이다. 또한 반도체장치를 제조하는 웨이퍼(150)보다 상류측에는, 도전성재료를 함유하지 않은 용사막(118)을 사용하고 있다. 이 실시예에 의하면 도전성재료를 함유한 용사막(117)이 처리실(110) 내에 생성되는 플라즈 마(200)에 의하여 깎여도, 깍인 재료 기인의 이물은, 프로세스가스의 흐름을 타고 진공 배기되기 때문에, 웨이퍼(150) 위까지 비산되는 일은 없어진다. 상기한 바와 같이 구성한 장치에서는 에칭 등의 처리를 행하는 웨이퍼(150) 위로의 이물의 비산은 없어지고, 이물 기인의 오염량도 저감하여 결함이 적은 반도체장치의 생산을 효율 좋게 행하는 것이 가능하게 된다.
도 4의 실시예에서는, 처리실 벽부재(116)의 일부에 도전성재료를 함유한 알루미나 등의 세라믹스 소결체(119)로 이루어지는 부재를 사용한 예이다. 이 예에서는 도전재료를 함유하는 기재에 알루미나(Al2O3)를 사용하고 있으나, 기재는 금속 산화물(ZrO2, MgO, YAG, Y2O3 등의 세라믹스)이어도 좋다. 이 도전성재료를 함유하는 알루미나 등의 세라믹스 소결체(119)를 처리실 내벽의 일부에 사용함으로써, 처리실(110) 내에 생성되는 플라즈마(200)의 전위는 상승하지 않게 된다. 그 결과, 상기한 바와 같이 구성한 장치에서는, 에칭 등의 처리를 행하는 웨이퍼(150) 위로의 이물의 비산은 없어지고, 이물 기인의 오염량도 저감하여 결함이 적은 반도체장치의 생산을 효율 좋게 행하는 것이 가능해진다.
도 5의 실시예에서는 처리실 벽부재(116)의 일부에, 도전성 재료를 함유한 내플라즈마성의 수지(120)를 사용한 예이다. 이 예에서는 도전재료를 함유하는 내플라즈마성 수지(120)에 폴리아미드이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에스테르이미드, 폴리테트라플루오로에틸렌, 폴리벤조이미다졸 등의 고분자재료를 사용하고 있다. 이 도전성재료를 함유하는 내플라즈마성 수지(120)를 처리실 벽부재(116)의 일부에 사용함으로써, 처리실(110) 내에 생성되는 플라즈마(200)의 전위는 상승하지 않게 된다. 그 결과, 상기한 바와 같이 구성한 장치에서는 에칭 등의 처리를 행하는 웨이퍼(150) 위로의 이물의 비산은 없어지고, 이물 기인의 오염량도 저감하여 결함이 적은 반도체장치의 생산을 효율 좋게 행하는 것이 가능해진다.
이상의 실시예에 의하면 처리실의 일부에, 도전재료를 함유하는 재료를 사용하고 있기 때문에, 처리실 중에 생성되는 플라즈마는 전위를 상승하는 일이 없어진다. 그 결과, 용사막의 일부를 직격하는 이상방전은 발생하지 않게 되어, 에칭 등의 처리를 행하는 웨이퍼 위에 이상방전에 의하여 발생한 이물을 비산시키는 일도 없다. 그 결과, 이물 및 이물 기인의 오염에 의한 결함이 적은 장치를 작성한다는 상기 목적을 달성하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시예인 플라즈마 에칭장치를 나타내는 종단면도,
도 2는 발명의 실시예인 플라즈마 에칭장치의 처리실의 단면도,
도 3은 본 발명의 실시예인 플라즈마 에칭장치의 처리실의 일부에 도전성재료를 함유하는 용사막을 사용한 예를 나타내는 종단면도,
도 4는 본 발명의 실시예인 플라즈마 에칭장치의 처리실의 일부에 도전성재료를 함유하는 세라믹스를 사용한 예를 나타내는 종단면도,
도 5는 본 발명의 실시예인 플라즈마 에칭장치의 처리실의 일부에 도전성재료를 함유하는 내플라즈마성 수지를 사용한 예를 나타내는 종단면도이다.
※ 도면의 주요부분에 대한 부호의 설명
100 : 처리챔버 101 : 덮개부재
102 : 안테나 103 : 자장발생부
105 : 전파원부 106 : 유전체
107 : 석영플레이트 108 : 샤워플레이트
109 : 시료대 110 : 처리실
116 : 처리실 벽부재 117, 118 : 용사막
119 : 세라믹스 소결체 120 : 내플라즈마성 수지
121 : 안쪽 챔버 131 : 배기밸브
132 : 배기펌프 150 : 웨이퍼
200 : 플라즈마

Claims (14)

  1. 반도체장치의 작성에, 할로겐계의 가스에 의하여 형성한 플라즈마를 이용하는 플라즈마처리장치에 있어서, 상기 플라즈마가 내부에서 형성되는 처리실 내의 상기 플라즈마가 접촉하는 부재의 표면에 용사막을 배치하고, 상기 용사막을 구성하는 재료로서 도체가 혼입됨으로써, 상기 용사막이 도체가 되되,
    상기 혼입되는 도체로서 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상을 사용한 것을 특징으로 하는 플라즈마 에칭장치.
  2. 제 1항에 있어서,
    상기 용사막이, Al2O3, YAG, Y2O3, Gd2O3, Yb2O3, YF3 중 어느 1 종류 또는 2 종류 이상의 재료로 구성되고, 상기 재료 내에 도체를 혼입한 것을 특징으로 하는 플라즈마 에칭장치.
  3. 삭제
  4. 제 2항에 있어서,
    상기 용사막의 체적 저항율이 100 Ω·cm 이하인 것을 특징으로 하는 플라즈마 에칭장치.
  5. 제 1항에 있어서,
    상기 용사막의 체적 저항율이 100 Ω·cm 이하인 것을 특징으로 하는 플라즈마 에칭장치.
  6. 제 2항에 있어서,
    상기 용사막이 대기 플라즈마 용사법 또는 감압 플라즈마 용사법에 의하여 형성된 것을 특징으로 하는 플라즈마 에칭장치.
  7. 제 1항에 있어서,
    상기 용사막이 대기 플라즈마 용사법 또는 감압 플라즈마 용사법에 의하여 형성된 것을 특징으로 하는 플라즈마 에칭장치.
  8. 제 4항에 있어서,
    상기 용사막이 대기 플라즈마 용사법 또는 감압 플라즈마 용사법에 의하여 형성된 것을 특징으로 하는 플라즈마 에칭장치.
  9. 제 5항에 있어서,
    상기 용사막이 대기 플라즈마 용사법 또는 감압 플라즈마 용사법에 의하여 형성된 것을 특징으로 하는 플라즈마 에칭장치.
  10. 제 2항에 있어서,
    상기 용사막이 그 표면에 배치되는 부재의 기재가 스테인레스합금 또는 알루미늄합금 등의 도체로 이루어지는 재료에 의하여 구성된 것을 특징으로 하는 플라즈마 에칭장치.
  11. 제 1항에 있어서,
    상기 용사막이 그 표면에 배치되는 부재의 기재가 스테인레스합금 또는 알루미늄합금 등의 도체로 이루어지는 재료에 의하여 구성된 것을 특징으로 하는 플라즈마 에칭장치.
  12. 반도체장치의 작성에, 할로겐계의 가스에 의한 플라즈마 프로세스를 사용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접촉하는 벽의 표면에, 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상의 도체를 혼합한 알루미나 등의 세라믹스 소결체를 사용한 것을 특징으로 하는 플라즈마 에칭장치.
  13. 반도체장치의 작성에, 할로겐계의 가스에 의한 플라즈마 프로세스를 사용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접촉하는 벽의 표면에, 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상의 도체를 혼합한 석영을 사용한 것을 특징으로 하는 플라즈마 에칭장치.
  14. 반도체장치의 작성에, 할로겐계의 가스에 의한 플라즈마 프로세스를 사용한 플라즈마처리장치에 있어서, 처리실 내의 벽 등의 플라즈마가 접촉하는 벽의 표면에, 탄소, 코발트, 이리듐, 몰리브덴, 니켈, 오스뮴, 팔라듐, 백금, 로듐, 루테늄, 탄탈, 토륨, 티탄, 바나듐, 텅스텐, 이트륨 및 지르코늄 중의 어느 1 종류 또는 2 종류 이상의 도체를 혼합한 내플라즈마성의 수지를 사용한 것을 특징으로 하는 플라즈마 에칭장치.
KR1020070088600A 2007-03-30 2007-08-31 플라즈마 에칭장치 KR100912479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00090141 2007-03-30
JP2007090141A JP2008251765A (ja) 2007-03-30 2007-03-30 プラズマエッチング装置

Publications (2)

Publication Number Publication Date
KR20080089130A KR20080089130A (ko) 2008-10-06
KR100912479B1 true KR100912479B1 (ko) 2009-08-17

Family

ID=39792239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088600A KR100912479B1 (ko) 2007-03-30 2007-08-31 플라즈마 에칭장치

Country Status (3)

Country Link
US (1) US20080236744A1 (ko)
JP (1) JP2008251765A (ko)
KR (1) KR100912479B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101533683B1 (ko) * 2008-11-11 2015-07-06 위순임 유동성 플라즈마 제어 시스템
JP2010171388A (ja) * 2008-12-25 2010-08-05 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法及び基板処理用反応管
US20110136346A1 (en) * 2009-12-04 2011-06-09 Axcelis Technologies, Inc. Substantially Non-Oxidizing Plasma Treatment Devices and Processes
US20110207332A1 (en) * 2010-02-25 2011-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film coated process kits for semiconductor manufacturing tools
US9129795B2 (en) * 2011-04-11 2015-09-08 Quadrant Epp Ag Process for plasma treatment employing ceramic-filled polyamideimide composite parts
EP2525387A1 (en) * 2011-05-17 2012-11-21 Quadrant Epp Ag Process for plasma treatment employing ceramic-filled polyamideimide composite parts
US20140315392A1 (en) * 2013-04-22 2014-10-23 Lam Research Corporation Cold spray barrier coated component of a plasma processing chamber and method of manufacture thereof
US9711334B2 (en) * 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
US9583369B2 (en) 2013-07-20 2017-02-28 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles
US9725799B2 (en) 2013-12-06 2017-08-08 Applied Materials, Inc. Ion beam sputtering with ion assisted deposition for coatings on chamber components
US10730798B2 (en) * 2014-05-07 2020-08-04 Applied Materials, Inc. Slurry plasma spray of plasma resistant ceramic coating
US9911579B2 (en) * 2014-07-03 2018-03-06 Applied Materials, Inc. Showerhead having a detachable high resistivity gas distribution plate
CN105428195B (zh) * 2014-09-17 2018-07-17 东京毅力科创株式会社 等离子体处理装置用的部件和部件的制造方法
US11572617B2 (en) 2016-05-03 2023-02-07 Applied Materials, Inc. Protective metal oxy-fluoride coatings
KR20180071695A (ko) * 2016-12-20 2018-06-28 주식회사 티씨케이 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
US10443125B2 (en) 2017-05-10 2019-10-15 Applied Materials, Inc. Flourination process to create sacrificial oxy-flouride layer
JP2018206913A (ja) * 2017-06-02 2018-12-27 東京エレクトロン株式会社 部材及びプラズマ処理装置
KR102395660B1 (ko) * 2017-12-19 2022-05-10 (주)코미코 용사 재료 및 그 용사 재료로 제조된 용사 피막
JP6801773B2 (ja) * 2019-02-27 2020-12-16 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
CN111627790B (zh) * 2019-02-27 2024-05-03 Toto株式会社 半导体制造装置构件、半导体制造装置、显示器制造装置
CN116635349A (zh) 2021-01-26 2023-08-22 日本钇股份有限公司 烧结体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048343A (ko) * 2002-11-28 2004-06-09 동경 엘렉트론 주식회사 플라즈마 처리 용기 내부재
KR20050085980A (ko) * 1999-12-10 2005-08-29 도카로 가부시키가이샤 플라즈마처리 용기 내부재 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015318A (en) * 1987-08-10 1991-05-14 Alcan International Limited Method of making tamper-evident structures
US6444083B1 (en) * 1999-06-30 2002-09-03 Lam Research Corporation Corrosion resistant component of semiconductor processing equipment and method of manufacturing thereof
US6478924B1 (en) * 2000-03-07 2002-11-12 Applied Materials, Inc. Plasma chamber support having dual electrodes
KR100436297B1 (ko) * 2000-03-14 2004-06-18 주성엔지니어링(주) 반도체 소자 제조용 플라즈마 스프레이 장치 및 이를이용한 반도체 소자 제조방법
JP2003243372A (ja) * 2002-02-18 2003-08-29 Hitachi High-Technologies Corp プラズマ処理装置
US6837937B2 (en) * 2002-08-27 2005-01-04 Hitachi High-Technologies Corporation Plasma processing apparatus
JP4364667B2 (ja) * 2004-02-13 2009-11-18 東京エレクトロン株式会社 溶射部材、電極、およびプラズマ処理装置
JP2006196804A (ja) * 2005-01-17 2006-07-27 Hitachi High-Technologies Corp プラズマ処理装置用部材及びプラズマ処理装置
JP2006222240A (ja) * 2005-02-10 2006-08-24 Hitachi High-Technologies Corp プラズマ処理装置
JP4905697B2 (ja) * 2006-04-20 2012-03-28 信越化学工業株式会社 導電性耐プラズマ部材
JP4811946B2 (ja) * 2007-01-19 2011-11-09 コバレントマテリアル株式会社 プラズマプロセス装置用部材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050085980A (ko) * 1999-12-10 2005-08-29 도카로 가부시키가이샤 플라즈마처리 용기 내부재 및 그 제조방법
KR20040048343A (ko) * 2002-11-28 2004-06-09 동경 엘렉트론 주식회사 플라즈마 처리 용기 내부재

Also Published As

Publication number Publication date
US20080236744A1 (en) 2008-10-02
JP2008251765A (ja) 2008-10-16
KR20080089130A (ko) 2008-10-06

Similar Documents

Publication Publication Date Title
KR100912479B1 (ko) 플라즈마 에칭장치
KR101344990B1 (ko) 도전성 내플라즈마 부재
US8926790B2 (en) Plasma processing apparatus
US11328905B2 (en) Thermal spraying method of component for plasma processing apparatus and component for plasma processing apparatus
US7771607B2 (en) Plasma processing apparatus and plasma processing method
KR101832436B1 (ko) 플라즈마 처리 장치용의 부품 및 부품의 제조 방법
US20080180357A1 (en) Plasma processing apparatus
US9078336B2 (en) Radio-frequency antenna unit and plasma processing apparatus
KR20210025708A (ko) 플라즈마 프로세싱 챔버 컴포넌트들을 위한 표면 코팅
TW201016080A (en) Plasma processing device
US20180240649A1 (en) Surface coating for plasma processing chamber components
JP2009176787A (ja) エッチング処理装置及びエッチング処理室用部材
US20100224323A1 (en) Plasma processing apparatus and electrode for same
CN113284784B (zh) 载置台、等离子体处理装置以及等离子体处理方法
US6863926B2 (en) Corrosive-resistant coating over aluminum substrates for use in plasma deposition and etch environments
JP4181069B2 (ja) プラズマ処理装置
KR102229990B1 (ko) 플라즈마 처리 장치용 부재 및 플라즈마 처리 장치
JP4098259B2 (ja) プラズマ処理装置
US20050193951A1 (en) Plasma processing apparatus
US7487738B2 (en) Plasma processing apparatus and components thereof, and method for detecting life span of the components
US20050199183A1 (en) Plasma processing apparatus
JP2008098660A (ja) プラズマ処理装置
JP2007142175A (ja) プラズマプロセス方法およびプラズマプロセス装置
KR102607692B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
JP3948296B2 (ja) プラズマエッチング処理方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee