KR100910727B1 - Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same - Google Patents
Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same Download PDFInfo
- Publication number
- KR100910727B1 KR100910727B1 KR1020070121296A KR20070121296A KR100910727B1 KR 100910727 B1 KR100910727 B1 KR 100910727B1 KR 1020070121296 A KR1020070121296 A KR 1020070121296A KR 20070121296 A KR20070121296 A KR 20070121296A KR 100910727 B1 KR100910727 B1 KR 100910727B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- tray
- test
- buffer
- tested
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
본 발명은, 반도체 소자가 일방향으로 수납되는 복수개의 수납홈이 행렬을 이루며 배치되는 적어도 하나의 수납부가 형성되어 있는 버퍼트레이; 및 상기 수납홈의 배열방향이 전환될 수 있도록 상기 버퍼트레이를 회전시키는 회전유닛을 포함하는 반도체 소자 회전장치, 이를 포함하는 핸들러, 및 이를 이용한 반도체 소자 제조방법에 관한 것으로서,The present invention provides a semiconductor device comprising: a buffer tray including at least one accommodating part in which a plurality of accommodating grooves in which semiconductor elements are stored in one direction are arranged in a matrix; And a rotation unit for rotating the buffer tray so that the arrangement direction of the accommodation groove can be switched, and a handler including the same, and a method of manufacturing the semiconductor device using the same.
본 발명에 따르면, 핸들러의 구성을 간결하게 하면서도, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 반도체 소자의 이송을 최적화시킬 수 있다.According to the present invention, it is possible to optimize the transfer of semiconductor devices so as to simplify the configuration of the handler and to perform the loading process, the test process, and the unloading process for more semiconductor devices in a short time.
핸들러, 반도체 소자, 하이픽스보드 Handler, Semiconductor Device, High Fix Board
Description
본 발명은 반도체 소자를 테스트하는 테스트장비에 테스트될 반도체 소자를 제공하고, 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 핸들러에 관한 것이다.The present invention relates to a handler for providing a semiconductor device to be tested in a test device for testing a semiconductor device, and classifying the semiconductor device tested by the test device into classes according to test results.
일반적으로, 메모리 혹은 비메모리 반도체 소자 및 이들을 적절히 하나의 기판상에 회로적으로 구성한 모듈 아이씨 등(이하, '반도체 소자'라 함)은 여러 가지 테스트 과정을 거쳐 제조된다.In general, a memory IC or a non-memory semiconductor device and a module IC (hereinafter, referred to as a "semiconductor device") in which these circuits are properly configured on a substrate are manufactured through various test procedures.
이러한, 반도체 소자를 테스트하는 과정에서 사용되는 장비가 핸들러이다. The equipment used in the process of testing a semiconductor device is a handler.
상기 핸들러는 반도체 소자를 테스트하는 별도의 테스트장비에 테스트될 반도체 소자를 제공하고, 상기 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 장비이다.The handler is a device that provides a semiconductor device to be tested in a separate test device for testing the semiconductor device, and classifies the semiconductor device tested by the test device according to a test result.
상기 핸들러는 반도체 소자를 수납할 수 있는 소켓이 복수개 구비되는 테스트트레이를 이용하여, 로딩공정, 언로딩공정, 및 테스트공정을 수행한다.The handler performs a loading process, an unloading process, and a test process by using a test tray having a plurality of sockets for accommodating semiconductor elements.
상기 로딩공정은 테스트될 반도체 소자가 담겨진 고객트레이(Customer-Tray)에서 테스트될 반도체 소자를 집어내어 테스트트레이(Test-tray)에 수납시킨다. 상기 로딩공정은 반도체 소자를 흡착할 수 있는 노즐을 포함하는 픽커를 통해 이루어진다.The loading process picks up the semiconductor device to be tested from the customer tray containing the semiconductor device to be tested and stores it in the test tray. The loading process is performed through a picker including a nozzle capable of absorbing a semiconductor device.
상기 언로딩공정은 테스트 완료된 반도체 소자를 테스트트레이에서 분리하고, 분리한 반도체 소자를 테스트 결과에 따라 서로 다른 위치에 위치된 고객트레이에 수납시킨다. 상기 언로딩공정은 픽커를 통해 이루어진다.The unloading process separates the tested semiconductor device from the test tray and stores the separated semiconductor device in customer trays located at different locations according to the test result. The unloading process is performed through a picker.
상기 테스트공정은 테스트트레이에 수납된 테스트될 반도체 소자를 테스트장비에 접속시킨다. 상기 테스트장비는 이에 접속된 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트한다.The test process connects the semiconductor device to be tested contained in the test tray to the test equipment. The test equipment tests the semiconductor device to determine electrical characteristics of the semiconductor device connected thereto.
상기 핸들러는 테스트장비가 상온의 환경에서뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록 복수개의 밀폐된 챔버로 구성되는 챔버부를 포함한다.The handler includes a chamber portion including a plurality of closed chambers so that the test equipment can test the semiconductor device not only in a room temperature environment but also in a high or low temperature environment.
도 1은 종래의 핸들러의 구성을 개략적으로 나타낸 평면도이고, 도 2는 도 1의 핸들러에서 테스트트레이가 이송되는 경로를 나타낸 개략도이다. 도 2에서 테스트트레이에 병기된 도면부호는 테스트트레이가 위치하는 핸들러의 구성을 표시한 것이다.1 is a plan view schematically showing the configuration of a conventional handler, Figure 2 is a schematic diagram showing a path in which the test tray is transported in the handler of FIG. In FIG. 2, reference numerals denoted in the test tray indicate a configuration of a handler in which the test tray is located.
도 1 및 도 2를 참고하면, 종래의 핸들러(100)는 챔버부(101), 로딩스택커(102), 언로딩스택커(103), 픽커부(104), 버퍼부(105), 및 교환부(106)를 포함한다.1 and 2, the
상기 챔버부(101)는 제1챔버(1011), 테스트챔버(1012), 및 제2챔버(1013)를 포함한다.The
상기 제1챔버(1011)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트될 반도체 소자를 테스트장비에 의해 테스트시키고자 하는 온도(이하, '테스트 온도'라 함)로 가열 또는 냉각한다. The
테스트될 반도체 소자가 테스트 온도로 조절되면, 테스트트레이(T)는 상기 제1챔버(1011)에서 상기 테스트챔버(1012)로 이송된다.When the semiconductor device to be tested is adjusted to the test temperature, the test tray T is transferred from the
상기 테스트챔버(1012)는 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시킨다. 상기 테스트챔버(1012)에는 하이픽스보드(H) 일부 또는 전부가 삽입 설치되고, 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시키기 위한 콘택유닛(1121a)이 설치된다.The
반도체 소자에 대한 테스트가 완료되면, 테스트트레이(T)는 상기 테스트챔버(1012)에서 상기 제2챔버(1013)로 이송된다.When the test on the semiconductor device is completed, the test tray T is transferred from the
상기 제2챔버(1013)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다.The
반도체 소자가 상온으로 복원되면, 테스트트레이(T)는 상기 제2챔버(1013)에서 상기 교환부(106)로 이송된다.When the semiconductor device is restored to room temperature, the test tray T is transferred from the
상기 로딩스택커(102)는 테스트될 반도체 소자가 수납된 복수개의 고객트레이를 저장한다.The
상기 언로딩스택커(103)는 테스트 완료된 반도체 소자가 수납된 복수개의 고 객트레이를 저장한다. 테스트 완료된 반도체 소자는 테스트 결과에 따라 등급별로 서로 다른 위치에 저장된 고객트레이에 수납된다.The
상기 픽커부(104)는 반도체 소자를 흡착할 수 있는 노즐을 포함하고, 제1로딩픽커(1041), 제2로딩픽커(1042), 제1언로딩픽커(1043), 및 제2언로딩픽커(1044)를 포함한다.The
상기 제1로딩픽커(1041)는 로딩스택커(102)에 위치된 고객트레이에서 테스트될 반도체 소자를 집어내어, 상기 버퍼부(105)에 수납시킨다. 상기 제1로딩픽커(1041)는 X축방향 및 Y축방향으로 이동 가능하게 설치된다.The
상기 제2로딩픽커(1042)는 버퍼부(105)에서 테스트될 반도체 소자를 집어내어, 상기 교환부(106)에 위치한 테스트트레이(T)에 수납시킨다. 상기 제2로딩픽커(1042)는 X축방향으로 이동 가능하게 설치된다.The
상기 제1언로딩픽커(1043)는 버퍼부(105)에서 테스트 완료된 반도체 소자를 집어내어, 상기 언로딩스택커(103)에 위치된 고객트레이에 수납시킨다. 상기 제1언로딩픽커(1043)는 테스트 완료된 반도체 소자를 테스트 결과에 따라 상기 언로딩스택커(103)에서 등급별로 서로 다른 위치에 위치된 고객트레이에 수납시킨다. 상기 제1언로딩픽커(103)는 X축방향 및 Y축방향으로 이동 가능하게 설치된다.The
상기 제2언로딩픽커(1044)는 교환부(106)에 위치한 테스트트레이(T)에서 테스트 완료된 반도체 소자를 분리하고, 분리한 반도체 소자를 상기 버퍼부(105)에 수납시킨다. 상기 제2언로딩픽커(1044)는 X축방향으로 이동 가능하게 설치된다.The
상기 버퍼부(105)는 Y축방향으로 이동 가능하게 설치되고, 반도체 소자를 일 시적으로 수납한다. 상기 버퍼부(105)는 로딩버퍼부(1051) 및 언로딩버퍼부(1052)를 포함할 수 있다.The
상기 로딩버퍼부(1051)는 교환부(106)의 일측에 배치되고, 상기 제1로딩픽커(1041)에 의해 로딩스택커(102)에 위치된 고객트레이로부터 이송되는 반도체 소자를 일시적으로 수납한다.The
상기 언로딩버퍼부(1052)는 교환부(106)의 타측에 배치되고, 상기 제2언로딩픽커(1044)에 의해 교환부(106)에 위치한 테스트트레이(T)로부터 이송되는 반도체 소자를 일시적으로 수납한다.The
상기 교환부(106)는 테스트될 반도체 소자가 수납된 테스트트레이(T) 및 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)를 상기 챔버부(101)와 교환한다. 테스트될 반도체 소자가 수납된 테스트트레이(T)는 상기 교환부(106)에서 상기 챔버부(101)로 이송되고, 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)는 상기 챔버부(101)에서 상기 교환부(106)로 이송된다.The
상기 교환부(106)에서는 테스트 완료된 반도체 소자가 테스트트레이(T)에서 분리되는 공정, 및 테스트될 반도체 소자가 테스트트레이(T)에 수납되는 공정이 이루어진다.In the
상기 교환부(106)는 테스트트레이(T)를 회전시키는 로테이터(161)를 더 포함할 수 있다.The
상기 로테이터(1061)는 테스트트레이(T)를 회전시킴으로써, 테스트될 반도체 소자가 수납된 테스트트레이(T)를 수평상태에서 수직상태로 전환시킬 수 있다. 상 기 로테이터(1061)는 테스트트레이(T)를 회전시킴으로써, 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)를 수직상태에서 수평상태로 전환시킬 수 있다.The
상기 로테이터(1061)가 설치됨에 따라, 상기 핸들러(100)는 수직상태의 테스트트레이(T)에 대해 테스트공정을 수행할 수 있고, 수평상태의 테스트트레이(T)에 대해 로딩공정 및 언로딩공정을 수행할 수 있다.As the
여기서, 최근 핸들러는 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시키기 위해, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 개발되고 있다.Here, in recent years, the handler has been developed to perform a loading process, a test process, and an unloading process for more semiconductor devices in a short time in order to enhance the competitiveness of a product such as cost reduction of semiconductor devices.
이를 위한 하나의 방안으로 핸들러는 하나의 테스트트레이에 더 많은 반도체 소자를 수납시킴으로써, 한번에 더 많은 반도체 소자를 하이픽스보드에 접속시킬 수 있도록 개발되고 있다.As one method for this, the handler is developed to accommodate more semiconductor devices in a test tray, so that more semiconductor devices can be connected to the high resolution board at once.
그러나, 이와 같은 방안은 다음과 같은 문제가 있다.However, this solution has the following problems.
첫째, 하나의 테스트트레이에 더 많은 반도체 소자를 수납시키는 것은 테스트트레이의 크기가 커진다는 것을 의미한다. 이러한 테스트트레이의 크기 증대는 핸들러의 각 구성의 크기를 증대시키므로, 핸들러 전체의 크기를 증대시킨다. 핸들러 전체의 크기가 증대되는 것은 핸들러 제조에 소요되는 자재량을 증대시키고, 이는 제조단가를 상승시키는 문제가 있다.First, storing more semiconductor elements in one test tray means that the size of the test tray becomes larger. This increase in the size of the test tray increases the size of each component of the handler, thereby increasing the size of the entire handler. Increasing the size of the entire handler increases the amount of material required to manufacture the handler, which increases the manufacturing cost.
또한, 핸들러 전체의 크기가 증대되는 것은 더 넓은 설치공간을 필요로 하게 되는 문제가 있다. 상기 로테이터(1061)가 설치됨으로써 챔버부(101)의 크기 증가량은 어느 정도 줄일 수 있으나 이는 한계가 있다. 더욱이, 로테이터(1061)의 설치 는 교환부(105) 등 다른 구성의 크기가 증대되는 것에는 영향을 줄 수 없다.In addition, an increase in the size of the entire handler requires a larger installation space. Since the
둘째, 하나의 테스트트레이에 대해 로딩공정 및 언로딩공정을 수행하는 시간이 증가되는 문제가 있다. 로딩공정시에는 더 많은 테스트될 반도체 소자를 테스트트레이에 수납시켜야 하기 때문이고, 언로딩공정시에는 더 많은 반도체 소자를 테스트트레이에서 분리하여 테스트 결과에 따라 분류해야 하기 때문이다.Second, there is a problem that the time for performing the loading process and the unloading process for one test tray is increased. This is because more semiconductor devices to be tested must be accommodated in the test tray during the loading process, and more semiconductor devices must be separated from the test tray and classified according to the test results during the unloading process.
따라서, 하나의 테스트트레이에 더 많은 반도체 소자를 수납시킴으로써, 한번에 더 많은 반도체 소자를 하이픽스보드에 접속시킬 수 있도록 개발되는 핸들러는 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시키기에 적절하지 않다.Thus, by storing more semiconductor devices in one test tray, a handler developed to connect more semiconductor devices to a high-fix board at one time is not suitable for enhancing the competitiveness of a product such as cost reduction of semiconductor devices.
본 발명은 상술한 바와 같은 문제점을 해결하고자 안출된 것으로서,The present invention has been made to solve the above problems,
본 발명의 목적은 핸들러의 크기 증가량을 최소화하면서 짧은 시간에 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 하는 핸들러를 제공하는 것이다.An object of the present invention is to provide a handler that can perform a loading process, a test process, and an unloading process for many semiconductor devices in a short time while minimizing the increase in the size of the handler.
본 발명의 다른 목적은 핸들러의 구성을 간결하게 하면서도, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 하는 반도체 소자 회전장치를 제공하는 것이다.It is another object of the present invention to provide a semiconductor device rotating device which makes it possible to carry out the loading process, the test process, and the unloading process for more semiconductor devices in a short time while simplifying the configuration of the handler.
본 발명의 또 다른 목적은 로딩공정, 테스트공정, 및 언로딩공정에 소요되는 시간을 줄임으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있도록 하는 반도체 소자 제조방법을 제공하는 것이다.Still another object of the present invention is to provide a method for manufacturing a semiconductor device, which reduces the time required for the loading process, the test process, and the unloading process, thereby enhancing the competitiveness of the product, such as cost reduction of the semiconductor device.
상술한 바와 같은 목적을 달성하기 위해서, 본 발명은 하기와 같은 구성을 포함한다.In order to achieve the object as described above, the present invention includes the following configuration.
본 발명에 따른 반도체 소자 회전장치는 반도체 소자가 일방향으로 수납되는 복수개의 수납홈이 행렬을 이루며 배치되는 적어도 하나의 수납부가 형성되어 있는 버퍼트레이; 및 상기 수납홈의 배열방향이 전환될 수 있도록 상기 버퍼트레이를 회전시키는 회전유닛을 포함한다.In accordance with another aspect of the present invention, there is provided a semiconductor device rotating apparatus including: a buffer tray including at least one accommodating part in which a plurality of accommodating grooves in which semiconductor elements are accommodated in one direction are arranged in a matrix; And a rotating unit for rotating the buffer tray so that the arrangement direction of the receiving groove can be switched.
본 발명에 따른 핸들러는 그 측면에 구비되고 하이픽스보드에 접속되는 접속 부, 반도체 소자가 수납되는 소켓, 및 상기 소켓에 수납된 반도체 소자와 상기 접속부를 서로 전기적으로 연결시키는 연결부를 포함하는 테스트트레이; 로딩스택커에 위치된 고객트레이에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 로딩부; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 테스트 온도로 조절된 반도체 소자가 수납된 복수개의 테스트트레이에 구비되는 각 접속부를 하이픽스보드에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시키는 챔버부; 상기 로딩부의 옆에 배치되고, 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 언로딩스택커에 위치된 고객트레이에 수납시키는 언로딩부; 및 상기 로딩부 및 상기 언로딩부에 각각 설치되는 상기 반도체 소자 회전장치를 포함한다.A handler according to the present invention includes a test tray provided at a side thereof and connected to a high fix board, a socket for storing a semiconductor element, and a connection part for electrically connecting the semiconductor element and the connection portion accommodated in the socket to each other. ; A loading unit accommodating a semiconductor device to be tested contained in a customer tray located in a loading stacker in a test tray located in a loading area; The semiconductor device to be tested stored in the test tray is adjusted to a test temperature, and each connection part provided in a plurality of test trays containing the semiconductor device controlled to the test temperature is connected to a high fix board, and the tested semiconductor device is stored at room temperature. A chamber unit for restoring; An unloading unit disposed next to the loading unit and accommodating the tested semiconductor device stored in a test tray located in the unloading area in a customer tray located in the unloading stacker; And the semiconductor device rotating apparatuses respectively installed in the loading unit and the unloading unit.
본 발명에 따른 반도체 소자 제조방법은 테스트될 반도체 소자를 준비하는 단계; 상기 준비된 테스트될 반도체 소자를, 로딩부에 설치되는 상기 반도체 소자 회전장치에 구비되는 수납홈들에 수납시키는 단계; 그 측면에 구비되고 하이픽스보드에 접속되는 접속부, 반도체 소자가 수납되는 소켓, 및 상기 소켓에 수납된 반도체 소자와 상기 접속부를 서로 전기적으로 연결시키는 연결부를 포함하는 테스트트레이를 로딩영역에 위치시키는 단계; 상기 로딩부에 설치되는 반도체 소자 회전장치에 구비되는 수납홈들에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 단계; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 복수개의 테스트트레이에 구비되는 각 접속부를 하이픽스보드에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계; 언로딩영 역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를, 언로딩부에 설치되는 상기 반도체 소자 회전장치에 구비되는 수납홈들에 수납시키는 단계; 및 상기 언로딩부에 설치되는 반도체 소자 회전장치에 구비되는 수납홈들에 수납된 테스트 완료된 반도체 소자를, 테스트 결과에 따라 등급별로 분류하는 단계를 포함한다.A semiconductor device manufacturing method according to the present invention comprises the steps of preparing a semiconductor device to be tested; Accommodating the prepared semiconductor device to be tested in accommodating grooves provided in the semiconductor device rotating apparatus installed in the loading unit; Positioning a test tray in a loading area including a connection portion provided at a side thereof and connected to a high fix board, a socket in which a semiconductor element is stored, and a connection portion electrically connecting the semiconductor element and the connection portion stored in the socket to each other; ; Accommodating a semiconductor device to be tested, which is accommodated in receiving grooves provided in the semiconductor device rotating apparatus installed in the loading unit, in a test tray located in a loading area; Adjusting a semiconductor device to be tested stored in a test tray to a test temperature, connecting each connection part of the plurality of test trays to a high fix board, and restoring the tested semiconductor device to room temperature; Accommodating the tested semiconductor device accommodated in a test tray located in an unloading area in accommodating grooves provided in the semiconductor device rotating apparatus installed in the unloading unit; And classifying the tested semiconductor devices accommodated in the receiving grooves provided in the semiconductor device rotating apparatus installed in the unloading unit by grades according to test results.
본 발명에 따르면, 다음과 같은 효과를 이룰 수 있다.According to the present invention, the following effects can be achieved.
본 발명은 하나의 테스트트레이에 대한 로딩공정 및 언로딩공정에 소요되는 시간을 증가시키지 않거나 최소한으로 증가시키면서, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있는 효과를 얻을 수 있다.The present invention can perform the loading process, the test process, and the unloading process for more semiconductor devices in a short time without increasing or minimizing the time required for the loading process and the unloading process for one test tray. The effect can be obtained.
본 발명은 핸들러의 구성을 간결하게 하면서도, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 반도체 소자의 이송을 최적화시킬 수 있는 효과를 도모할 수 있다.The present invention can achieve the effect of optimizing the transfer of semiconductor devices so as to simplify the configuration of the handler and to perform the loading process, the test process, and the unloading process for more semiconductor devices in a shorter time. .
본 발명은 로딩공정, 테스트공정, 및 언로딩공정에 소요되는 시간을 줄임으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있는 효과를 이룰 수 있다.The present invention can achieve the effect of enhancing the competitiveness of the product, such as cost reduction of the semiconductor device by reducing the time required for the loading process, the test process, and the unloading process.
이하에서는 본 발명에서 이용되는 테스트트레이의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of the test tray used in the present invention will be described in detail.
도 3a은 본 발명에서 이용되는 테스트트레이를 개략적으로 나타낸 사시도, 도 3b는 본 발명의 이해를 돕기 위해서, 테스트트레이 및 고객트레이를 나타낸 개념도이다.Figure 3a is a perspective view schematically showing a test tray used in the present invention, Figure 3b is a conceptual diagram showing a test tray and a customer tray to help the understanding of the present invention.
도 3a를 참고하면, 본 발명에서 이용되는 테스트트레이(200)는 전체적으로 사각판형으로 형성되고, 접속부(201), 연결부(202), 및 소켓(203)을 포함한다.Referring to FIG. 3A, the
상기 접속부(201)는 테스트트레이(200)의 측면에 구비되고, 하이픽스보드에 접속된다. 상기 접속부(201)는 테스트트레이(200)의 본체(A)에 수직으로 설치될 수 있다.The
상기 접속부(201)는 반도체 소자가 수납되는 개수에 상응하는 복수개의 접속핀(미도시)을 포함할 수 있다. 상기 하이픽스보드는 상기 접속핀을 통해 상기 반도체 소자와 전기적으로 연결될 수 있고, 이에 접속된 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트한다.The
상기 연결부(202)는 반도체 소자와 상기 접속부(201)를 서로 전기적으로 연결시킨다. 상기 연결부(202)는 일측이 반도체 소자와 접속되고, 타측이 상기 접속부(201)에 접속됨으로써, 상기 반도체 소자 및 접속부(201)를 전기적으로 연결시킨다. 상기 연결부(202)는 일측이 수평상태의 반도체 소자와 접속될 수 있고, 타측이 수직으로 설치되는 상기 접속부(201)의 접속핀에 접속될 수 있다.The
상기 연결부(202)는 일측 및 타측을 연결하는 복수개의 연결라인을 포함하는 기판(substrate)이 사용될 수 있다.The
상기 소켓(203)은 반도체 소자를 수납하고, 테스트트레이(200)의 본체(A)에 서 일정 간격으로 이격되면서 복수개가 설치될 수 있다. 상기 소켓(203)은 반도체 소자를 수평상태로 수납할 수 있다. 상기 소켓(203)은 편의상 하나의 소켓(203)만 구체적으로 도시하였으나, 반도체 소자에 상응하는 개수로 행렬을 이루면서 설치될 수 있다.The
상기 소켓(203)은 반도체 소자를 고정 또는 해제할 수 있는 랫치(미도시)를 포함할 수 있다. 상기 랫치는 반도체 소자에 일정한 압력을 가함으로써, 반도체 소자 및 상기 연결부(202)가 접속된 상태를 안정적으로 유지할 수 있도록 한다.The
도 3a 및 도 3b를 참고하면, 상기 테스트트레이(200)는 그 제조를 용이하게 하기 위해서, 가로방향 길이(200L)가 세로방향 길이(200H)보다 길게 형성된다. 상기 접속부(201)가 테스트트레이(200)에 수납되는 반도체 소자에 상응하는 개수의 접속핀(미도시)을 포함하여야 하기 때문에, 상기 접속핀(미도시)을 더 넓은 면적에 분배하여 설치함으로써 그 제조를 용이하게 하기 위함이다. 즉, 상기 접속부(201)는 본체(A)에서 가로방향 길이(200L)로 이루어지는 측면에 설치된다.3A and 3B, the
이에 따라, 상기 소켓(203)은 도 3b에 도시된 바와 같이, 고객트레이(C)가 반도체 소자를 수납하는 방향과 상이한 방향으로 반도체 소자를 수납하게 된다.Accordingly, the
따라서, 고객트레이(C)에 수납된 반도체 소자를 상기 소켓(203)에 수납시키거나, 상기 소켓(203)에 수납된 반도체 소자를 고객트레이(C)에 수납시키기 위한 방안으로, 테스트트레이(200) 또는 고객트레이(C) 중 어느 하나의 방향을 전환시키는 방안이 있다.Therefore, the
그러나, 테스트트레이(200)의 방향을 전환시키는 것은 접속부(201)를 본 체(A)에서 세로방향 길이(200H)로 이루어지는 측면에 설치해야 한다는 것을 의미한다. 즉, 상기 접속부(201)를 상대적으로 좁은 면적에 설치해야 하므로, 테스트트레이(200)의 제조를 어렵게 하는 부담이 있다.However, changing the direction of the
고객트레이(C)의 방향을 전환시키는 것은 핸들러의 크기 증대를 초래하는 부담이 있다.Changing the direction of the customer tray C has a burden of increasing the size of the handler.
테스트트레이(200)에 반도체 소자가 수납된 후에, 테스트트레이(200)를 회전시키는 방안도 있으나, 이는 테스트트레이(200)를 회전시키기 위한 별도의 장치가 마련되어야 한다는 것을 의미한다. 즉, 테스트트레이(200)를 회전시키기 위해서 복잡한 장치가 마련되어야 하고, 테스트트레이(200)를 회전시키기 위한 공간이 확보되어야 하므로, 핸들러의 구성이 복잡해질 뿐만 아니라, 핸들러의 크기 증대를 초래하게 되는 부담이 있다.After the semiconductor device is accommodated in the
따라서, 테스트트레이(200) 제조의 용이함을 유지하면서, 핸들러의 크기 증대를 최소화하고, 간결한 구성으로 상기 소켓(203) 및 고객트레이(C)에 수납되는 반도체 소자의 방향을 일치시키기 위해서, 본 발명에 따른 반도체 소자 회전장치가 안출된 것이다.Accordingly, in order to minimize the increase in the size of the handler while maintaining the ease of manufacturing the
이하에서는 본 발명에 따른 반도체 소자 회전장치의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명에 따른 반도체 소자 회전장치는 크게 세가지 실시예를 포함하는데, 이러한 실시예들을 순차적으로 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of a semiconductor device rotating apparatus according to the present invention will be described in detail. The semiconductor device rotating apparatus according to the present invention includes three embodiments, which will be described sequentially.
도 4는 본 발명에 따른 반도체 소자 회전장치의 일실시예를 개략적으로 나타낸 평면도, 도 5는 본 발명에 따른 반도체 소자 회전장치의 다른 실시예를 개략적 으로 나타낸 평면도, 도 6은 본 발명에 따른 반도체 소자 회전장치의 또 다른 실시예를 개략적으로 나타낸 평면도이다.4 is a plan view schematically showing one embodiment of a semiconductor device rotating apparatus according to the present invention, FIG. 5 is a plan view schematically showing another embodiment of a semiconductor device rotating apparatus according to the present invention, and FIG. 6 is a semiconductor according to the present invention. 2 is a plan view schematically showing another embodiment of the device rotating apparatus.
도 4를 참고하면, 본 발명의 일실시예에 따른 반도체 소자 회전장치(1)는 버퍼트레이(2), 및 회전유닛(미도시, 이하 같음)을 포함한다.Referring to FIG. 4, the semiconductor
상기 버퍼트레이(2)는 복수개의 반도체 소자를 일방향으로 수납할 수 있고, 상기 회전유닛(미도시)에 의해 회전된다. 상기 버퍼트레이(2)는 원판형으로 형성될 수 있다.The
상기 버퍼트레이(2)가 복수개의 반도체 소자를 일방향으로 수납할 수 있도록, 상기 버퍼트레이(2) 위에는 반도체 소자가 수납되는 복수개의 수납홈(211)이 행렬을 이루며 배치되는 적어도 하나의 수납부(21)가 형성되어 있다.At least one accommodating part in which a plurality of
상기 수납부(21)는 상기 버퍼트레이(2) 위에 복수개가 배치되고, 서로 이격되어 있다. 따라서, 상기 버퍼트레이(2)에 한번에 수납될 수 있는 반도체 소자의 개수를 증대시킬 수 있다.The
상기 버퍼트레이(2)가 회전되면, 상기 수납홈(211)의 배열방향이 전환되고, 이에 따라 상기 수납홈(211)에 수납되는 반도체 소자의 배열방향이 전환된다.When the
상기 회전유닛은 수납홈(211)의 배열방향이 전환될 수 있도록 상기 버퍼트레이(2)를 회전시킨다. 상기 회전유닛은 상기 버퍼트레이(2)의 회전축(2a)에 결합될 수 있고, 모터를 포함하여 이루어질 수 있다.The rotation unit rotates the
도 3b 및 도 4를 참고하면, 상기 회전유닛(미도시)은, 고객트레이(C)에 수납된 반도체 소자가 상기 수납홈(211)으로 옮겨져 수납될 시에, 상기 수납홈(211)의 배열방향이 고객트레이(C)에 수납되어 있던 반도체 소자의 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.Referring to FIGS. 3B and 4, the rotation unit (not shown) includes an arrangement of the
고객트레이(C)로부터 옮겨지는 반도체 소자가 상기 수납홈(211)에 수납되면, 상기 회전유닛은 수납홈(211)에 수납된 반도체 소자의 배열방향이 테스트트레이(200)에 구비되는 소켓(203)의 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.When the semiconductor element transferred from the customer tray C is accommodated in the
상기 회전유닛은, 테스트트레이(200)에 구비되는 소켓(203)에 수납된 반도체 소자가 상기 수납홈(211)으로 옮겨져 수납될 시에, 상기 수납홈(211)의 배열방향이 소켓(203)에 수납되어 있던 반도체 소자의 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.The rotation unit, when the semiconductor element accommodated in the
테스트트레이(200)로부터 옮겨지는 반도체 소자가 상기 수납홈(211)에 수납되면, 상기 회전유닛은 수납홈(211)에 수납된 반도체 소자의 배열방향이 고객트레이(C)에서 반도체 소자가 수납되는 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.When the semiconductor element transferred from the
이와 같이, 본 발명의 일실시예에 따른 반도체 소자 회전장치(1)는 반도체 소자가 적절한 배열방향을 향하도록 반도체 소자의 배열방향을 전환시킴으로써, 테스트트레이(200) 제조의 용이함을 유지할 수 있도록 한다.As such, the semiconductor
뿐만 아니라, 본 발명의 일실시예에 따른 반도체 소자 회전장치(1)는 테스트트레이(200)보다 상대적으로 작은 크기의 버퍼트레이(2)를 회전시키므로, 간결한 구성으로 구현할 수 있고, 핸들러의 크기 증대를 최소화할 수 있다.In addition, since the semiconductor
도 3b 및 도 5를 참고하면, 본 발명의 다른 실시예에 따른 반도체 소자 회전장치(1)에 있어서, 상기 회전유닛 및 버퍼트레이(2)는 다음과 같이 이루어질 수 있다.3B and 5, in the semiconductor
상기 회전유닛은 회전축(2a)을 중심으로 상기 버퍼트레이(2)를 회전시켜, 상기 복수개의 수납부(21) 중에서 어느 하나는 제1버퍼영역(D)에 위치시키고, 나머지 중 하나는 제2버퍼영역(E)에 위치시킨다.The rotation unit rotates the
제1버퍼영역(D)은 고객트레이(C)에 수납된 반도체 소자가 수납홈들(211)로 옮겨져 수납되거나, 상기 수납홈들(211)에 수납된 반도체 소자가 고객트레이(C)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제1버퍼영역(D)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 배열방향이 고객트레이(C)에 반도체 소자가 수납되는 배열방향과 일치되도록 전환된다.In the first buffer area D, a semiconductor device accommodated in the customer tray C is transferred to the receiving
제2버퍼영역(E)은 테스트트레이(200)에 수납된 반도체 소자가 수납홈들(211)로 옮겨져 수납되거나, 상기 수납홈들(211)에 수납된 반도체 소자가 테스트트레이(200)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제2버퍼영역(E)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 배열방향이 테스트트레이(C)에 구비되는 소켓(203)에 반도체 소자가 수납되는 배열방향과 일치되도록 전환된다.In the second buffer region E, the semiconductor elements stored in the
상기 회전유닛은 버퍼트레이(2)를 회전시켜 상기 제1버퍼영역(D) 및 제2버퍼영역(E)에 위치하지 않은 적어도 하나의 수납부(21)를 대기영역에 위치시킨다. 대기영역(F)은 수납부(21)가 제1버퍼영역(D) 또는 제2버퍼영역(E)에 위치되기 전에 위치되는 영역이다. 대기영역(F)에는 복수개의 수납부(21)가 위치될 수 있다.The rotation unit rotates the
상기 버퍼트레이(2)가 회전유닛에 의해 회전되면, 상기 버퍼트레이(2)에 복수개가 형성되어 있는 상기 수납부들(21)은 제1버퍼영역(D) 및 제2버퍼영역(E)에 순차적으로 위치된다. 이에 따라, 상기 수납부들(21)에 구비되는 수납홈들(211)은 그 배열방향이 전환되면서, 제1버퍼영역(D) 및 제2버퍼영역(E)에 순차적으로 위치된다. 제1버퍼영역(D) 및 제2버퍼영역(E)에 위치하지 않은 적어도 하나의 수납부(21)는 순차적으로 대기영역(F)에 위치될 수 있다.When the
상기 수납부(21)는 버퍼트레이(2) 위에 복수개가 형성되어 있다. 복수개의 수납부(21) 중에서 어느 하나가 제1버퍼영역(D)에 위치되면, 나머지 중 하나가 제2버퍼영역(E)에 위치될 수 있다.The
따라서, 반도체 소자에 대해 제1버퍼영역(D)에서 이루어지는 작업 및 제2버퍼영역(E)에서 이루어지는 작업이 동시에 이루어질 수 있으므로, 작업시간을 단축시킬 수 있고, 작업의 효율성을 향상시킬 수 있다.Therefore, the work performed in the first buffer region D and the work performed in the second buffer region E can be performed at the same time with respect to the semiconductor device, thereby reducing the work time and improving the work efficiency.
상기 수납부들(21) 중에서 제1버퍼영역(D) 및 제2버퍼영역(E)에 위치하지 않은 적어도 하나의 수납부(21)는 대기영역(F)에 위치할 수 있으므로, 제1버퍼영역(D) 또는 제2버퍼영역(E)에 위치하기 위한 대기시간을 줄임으로써 작업시간을 더 단축시킬 수 있다.At least one
상기 수납부들(21)에 구비되는 수납홈들(211)은 제1버퍼영역(D) 및 제2버퍼영역(E)에서 서로 직교하는 배열방향을 향하도록 상기 버퍼트레이(2)에 형성될 수 있다. 즉, 상기 제1버퍼영역(D) 및 제2버퍼영역(E)의 수납홈(211)에 수납된 반도체 소자들은 그 배열방향이 서로 직교하도록 배치된다. 이는 고객트레이(C)에 수납되는 반도체 소자의 방향 및 테스트트레이(200)에 수납되는 반도체 소자의 방향이 서로 직교하는 방향을 향하는 경우에 적용된다.The
상기 수납부들(21)은 회전축(2a)으로부터 각각 동일한 거리(21D)에 배치되어서 상기 버퍼트레이(2) 위에 형성될 수 있다. 이에 따라, 상기 수납부들(21)은 수납홈들(211)이 제1버퍼영역(D) 및 제2버퍼영역(E)에서 항상 동일한 위치 및 방향을 향하도록 위치될 수 있다.The
따라서, 반도체 소자에 대해 제1버퍼영역(D)에서 이루어지는 작업 및 제2버퍼영역(E)에서 이루어지는 작업 각각은 항상 동일한 위치에서 이루어질 수 있으므로, 작업의 효율성을 향상시킬 수 있다.Therefore, the work performed in the first buffer region D and the work performed in the second buffer region E with respect to the semiconductor element may be always performed at the same position, thereby improving work efficiency.
상기 수납부들(21)은 회전축(2a)을 중심으로 하여 회전방향을 따라 서로 동일한 회전각(2b)으로 이격되어서 상기 버퍼트레이(2) 위에 배치되어 있다. 이 경우, 상기 회전유닛은 상기 수납부들(21)이 이격된 회전각(2b)만큼 상기 버퍼트레이(2)를 회전시킬 수 있다.The
도 5에 도시된 바와 같이, 상기 버퍼트레이(2)에 4개의 수납부(21)가 형성되어 있는 경우, 상기 수납부들(21)은 90°씩 이격되어서 상기 버퍼트레이(2)에 배치 되어 있다. 상기 회전유닛은 한번에 90°만큼 상기 버퍼트레이(2)를 회전시킨다.As shown in FIG. 5, when four
도시되지는 않았지만, 상기 버퍼트레이(2)에 8개의 수납부(21)가 형성되어 있는 경우, 상기 수납부들(21)은 45°씩 이격되어서 상기 버퍼트레이(2)에 배치되어 있다. 상기 회전유닛은 한번에 45°만큼 상기 버퍼트레이(2)를 회전시킨다.Although not shown, when eight
상기 버퍼트레이(2)에 더 많은 개수의 수납부(21)가 형성될수록, 상기 회전유닛은 한번에 작은 회전각만큼 상기 버퍼트레이(2)를 회전시킬 수 있다. 따라서, 제1버퍼영역(D) 및 제2버퍼영역(E)에 다음 수납부들(21)을 위치시키기 위해 소요되는 시간을 줄일 수 있다.As the number of
여기서, 상기 버퍼트레이(2)에 더 많은 개수의 수납부(21)가 형성될수록 상기 버퍼트레이(2)의 크기가 증대되므로, 상기 수납부(21)의 개수는 핸들러에 상기 반도체 소자 회전장치(1)를 설치할 수 있는 공간을 고려하여 결정하여야 한다.In this case, as the number of the
도 3b 및 도 6을 참고하면, 본 발명의 또 다른 실시예에 따른 반도체 소자 회전장치(1)에 있어서, 상기 버퍼트레이(2)는 다음과 같이 이루어질 수 있다.3B and 6, in the semiconductor
상기 버퍼트레이(2) 위에는 서로간에 90°의 회전각을 가지고 이격되어 있는 제1수납부(21a), 제2수납부(21b), 제3수납부(21c), 및 제4수납부(21d)가 형성되어 있다.On the
상기 버퍼트레이(2)가 회전되면, 상기 제1수납부(21a), 제2수납부(21b), 제3수납부(21c), 및 제4수납부(21d)는 제1버퍼영역(D), 제2버퍼영역(E), 및 대기영역(F)에 순차적으로 위치된다.When the
상기 제1수납부(21a) 및 제3수납부(21c)는 회전축(2a)을 기준으로 하여 180°의 회전각을 가지고 배치된다. 상기 제1수납부(21a) 및 제3수납부(21c)은 상기 버퍼트레이(2) 위에서 대각선 방향에 배치되어 있다. 상기 제1수납부(21a)에 구비되는 수납홈들(211a) 및 상기 제3수납부(21c)에 구비되는 수납홈들(211c)은 서로 동일한 배열방향을 향하도록 상기 버퍼트레이(2) 위에 형성되어 있다.The first
상기 제2수납부(21b) 및 제4수납부(21d)는 회전축(2a)을 기준으로 하여 180°의 회전각을 가지고 배치된다. 상기 제2수납부(21b) 및 제4수납부(21d)는 상기 버퍼트레이(2) 위에서 상기 제1수납부(21a) 및 제3수납부(21c)가 형성되어 있는 대각선 방향과 직교하는 대각선 방향에 배치되어 있다. 상기 제2수납부(21b)에 구비되는 수납홈들(211b) 및 상기 제4수납부(21d)에 구비되는 수납홈들(211d)은 서로 동일한 배열방향을 향하도록 상기 버퍼트레이(2) 위에 형성되어 있다.The second
상기 제1수납부(21a) 및 상기 제3수납부(21c)와, 상기 제2수납부(21b) 및 제4수납부(21d)는 서로 직교하는 방향을 향하도록 상기 버퍼트레이(2)에 형성되어 있다. 이 경우, 상기 제1수납부(21a) 및 제3수납부(21c)에 구비되는 수납홈들(211a, 211c)과, 상기 제2수납부(21b) 및 제4수납부(21d)에 구비되는 수납홈들(211b, 211d)은 서로 직교하는 방향을 향하도록 상기 버퍼트레이(2)에 형성되어 있다.The
즉, 상기 제1수납부(21a) 및 상기 제3수납부(21c)에 수납되는 반도체 소자들의 배열방향과, 상기 제2수난부(21b) 및 제4수납부(21d)에 수납되는 반도체 소자들의 배열방향은 서로 수직일 수 있다.That is, the arrangement direction of the semiconductor elements accommodated in the first and second
따라서, 본 발명의 또 다른 실시예에 따른 반도체 소자 회전장치(1)는 버퍼트레이(2)의 크기를 줄일 수 있고, 이에 따라 핸들러에 반도체 소자 회전장치(1)를 설치하기 위한 공간을 줄일 수 있다.Therefore, the semiconductor
이하에서는 본 발명에 따른 핸들러의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of a handler according to the present invention will be described in detail.
도 7은 본 발명에 따른 핸들러의 개략적인 사시도, 도 8은 본 발명에 따른 핸들러에서 챔버부를 개략적으로 나타낸 정면도이다.Figure 7 is a schematic perspective view of the handler according to the present invention, Figure 8 is a front view schematically showing the chamber portion in the handler according to the present invention.
도 7 및 도 8을 참고하면, 본 발명에 따른 핸들러(10)는 챔버부(11), 로딩부(12), 언로딩부(13), 및 반도체 소자 회전장치(1)를 포함한다.7 and 8, the
상기 챔버부(11)는 하이픽스보드(H)가 상온의 환경에서뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록 제1챔버(111), 테스트챔버(112), 및 제2챔버(113)를 포함한다.The
상기 제1챔버(111)는 테스트트레이(200)에 수납된 테스트될 반도체 소자를 테스트 온도로 조절한다. 상기 제1챔버(111)는 테스트될 반도체 소자를 가열 또는 냉각시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.The
상기 제1챔버(111)는 테스트트레이(200)를 한스텝씩 상승시키면서 테스트될 반도체 소자를 테스트 온도로 조절할 수 있다. 테스트될 반도체 소자가 테스트 온도로 조절되면, 상기 테스트트레이(200)는 상기 제1챔버(111)에서 상기 테스트챔버(112)로 이송된다.The
상기 테스트챔버(112)는 테스트트레이(200)에 구비되는 상기 접속부(201)를 하이픽스보드(H)에 접속시킨다. 상기 테스트챔버(112)에는 하이픽스보드(H)가 수직으로 설치되고, 하이픽스보드(H)의 일부 또는 전부가 내측으로 삽입 설치될 수 있다.The
상기 테스트챔버(112)는 반도체 소자를 테스트 온도로 유지시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.The
상기 테스트챔버(112)는 수용부(300) 및 이동유닛(301)을 포함할 수 있다.The
상기 수용부(300)는 복수개의 테스트트레이(200)를 수용할 수 있도록 복수개가 구비된다. 상기 수용부들(300)은 테스트트레이(200)의 접속부(201)가 수평상태로 하이픽스보드(H)를 향하도록, 복수개의 테스트트레이(200)를 수평상태로 수용할 수 있다. 이 경우 복수개의 테스트트레이(200)는 수직방향으로 적층 수용된다.The
상기 수용부들(300)은 도시되지는 않았지만, 테스트트레이(200)의 접속부(201)가 수직상태로 하이픽스보드(H)를 향하도록, 복수개의 테스트트레이(200)를 수직상태로 수용할 수도 있다. 이 경우, 복수개의 테스트트레이(200)는 수평방향으로 인접 수용된다.Although not shown, the receiving
상기 이동유닛(301)은 복수개의 테스트트레이(200)를 개별적으로 또는 동시에 하이픽스보드(H)가 설치된 방향으로 이동시킬 수 있다. 상기 이동유닛(301)은 테스트트레이(200)를 하이픽스보드(H)가 설치된 방향으로 이동시킴으로써, 상기 접속부(201)를 하이픽스보드(H)에 접속시킨다.The
상기 이동유닛(301)은 통상적인 액츄에이터가 이용될 수 있고, 복수개의 테스트트레이(200)를 개별적으로 이동시키기 위해 복수개가 설치될 수 있다. 상기 이동유닛(301)은 복수개가 구비되는 상기 수용부(300) 각각에 설치될 수 있다.A typical actuator may be used for the
여기서, 상기 테스트챔버(112)는 복수개의 테스트트레이(200)를 수용할 수 있으므로, 테스트트레이(200)의 크기를 증가시킬 필요없이 짧은 시간에 더 많은 반도체 소자를 하이픽스보드(H)에 접속시킬 수 있다.Here, the
따라서, 상기 핸들러(10)는 하나의 테스트트레이(200)에 대한 로딩공정 및 언로딩공정에 소요되는 시간을 증가시키지 않거나 최소한으로 증가시키면서, 짧은 시간에 더 많은 반도체 소자를 하이픽스보드(H)에 접속시킬 수 있다.Therefore, the
반도체 소자에 대한 테스트가 완료되면, 테스트 완료된 반도체 소자가 수납된 테스트트레이(200)는 상기 테스트챔버(112)에서 상기 제2챔버(113)로 이송된다.When the test for the semiconductor device is completed, the
상기 테스트챔버(112)는 적어도 하나 이상의 복수개가 설치될 수 있다. 상기 테스트챔버(112)에는 각각 하이픽스보드(H)가 설치된다.At least one or
상기 테스트챔버(112)는 복수개가 수평방향(X축방향, 도 7에 도시됨)으로 인접 설치될 수 있다. 상기 핸들러(10)는 테스트챔버(112)의 설치 개수가 증가할수록 짧은 시간에 더 많은 반도체 소자를 하이픽스보드(H)에 접속시킬 수 있다. 그러나, 테스트챔버(112)의 설치 개수가 증가할수록, 핸들러(10)의 크기가 증가하게 되므로, 테스트챔버(112)의 설치 개수는 핸들러(1)의 크기 증가량을 고려하여 결정하여야 한다.The plurality of
본 발명의 일실시예에 따른 핸들러(10)는 도 7에 도시된 바와 같이, 수평방향으로 인접 설치되는 제1테스트챔버(112a) 및 제2테스트챔버(112b)를 포함할 수 있다. 상기 제1테스트챔버(112a)는 제1챔버(111)에 인접 설치되고, 상기 제2테스트챔버(112b)는 제2챔버(113)에 인접 설치될 수 있다.As illustrated in FIG. 7, the
상기 테스트챔버(112)는 도 8에 도시된 바와 같이, 상하로 적층 설치되는 상부챔버(1121) 및 하부챔버(1122)를 포함하여 이루어질 수 있다. As illustrated in FIG. 8, the
따라서, 상기 테스트챔버(112)는 상부챔버(1121) 및 하부챔버(1122)로 분할됨으로써, 각각의 체적을 줄일 수 있고, 이에 따라 테스트트레이(200)에 수납된 반 도체 소자를 테스트 온도로 용이하게 유지시킬 수 있다.Therefore, the
상기 상부챔버(1121) 및 상기 하부챔버(1122)는 각각 복수개의 테스트트레이(200)를 수용하고, 각 테스트트레이(200)의 접속부(201)를 하이픽스보드(H)에 접속시킨다. 상기 상부챔버(1121) 및 상기 하부챔버(1122)에는 하이픽스보드(H)가 각각 설치될 수 있다.The
상기 상부챔버(1121) 및 상기 하부챔버(1122)는 각각 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있고, 각각 적어도 하나의 이동유닛(301)을 포함할 수 있다.The
상기 제2챔버(113)는 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다. 상기 제2챔버(113)는 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다. 상기 제2챔버(113)는 테스트트레이(200)를 한스텝씩 하강시키면서 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있다.The
여기서, 상기 핸들러(10)는 테스트트레이 이송장치(미도시, 이하 같음)를 포함할 수 있는데, 이는 상기 테스트챔버(112)가 복수개의 테스트트레이(200)를 하이픽스보드(H)에 접속시킬 수 있어서, 각 테스트트레이(200)마다 테스트에 소요되는 시간이 달라질 수 있기 때문이다.Here, the
따라서, 복수개의 테스트트레이(200) 중에서 반도체 소자에 대한 테스트가 먼저 완료되는 테스트트레이(200)부터 상기 테스트챔버(112)에서 분리하고, 테스트될 반도체 소자가 수납된 테스트트레이(200)를 상기 테스트챔버(112)로 이송하면, 인덱스 타임을 줄일 수 있다.Accordingly, the
인덱스 타임이란 하나의 테스트트레이(200)에 수납된 반도체 소자가 하이픽스보드(H)에 접속된 후에, 다른 테스트트레이(200)에 수납된 반도체 소자가 하이픽스보드(H)에 접속될 때까지의 시간을 말한다. 인덱스 타임을 줄이게 되면, 로딩공정 및 언로딩공정이 완료된 테스트트레이가 다음 공정을 수행하기 위한 구성으로 이송될 때까지 소요되는 대기시간을 줄일 수 있다.The index time means that after the semiconductor device housed in one
상기 테스트트레이 이송장치는 반도체 소자에 대한 테스트가 먼저 완료되는 테스트트레이(200)부터 상기 수용부(300)에서 분리하고, 상기 테스트트레이(200)가 분리되어 비게되는 수용부(300)에 테스트될 반도체 소자가 수납된 테스트트레이(200)를 이송할 수 있다.The test tray transfer apparatus is separated from the
상기 테스트트레이 이송장치는 하이픽스보드(H)가 상기 테스트챔버(112)에 설치되는 반대방향에서 상기 하이픽스보드(H)에 대향되게 설치될 수 있다. 상기 테스트트레이 이송장치는 테스트챔버(112)가 복수개 설치되면, 이에 상응하는 개수로 설치될 수 있다.The test tray feeder may be installed to face the high fix board H in an opposite direction in which the high fix board H is installed in the
이러한 테스트트레이 이송장치를 수용하기 위해서, 상기 챔버부(11)는 테스트트레이 이송장치를 그 내부에 수용할 수 있는 제3챔버(114)를 더 포함할 수 있다.In order to accommodate the test tray transport apparatus, the
상기 제3챔버(114)는 테스트트레이(200)에 수납된 테스트될 반도체 소자를 테스트 온도로 유지시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.The
따라서, 테스트될 반도체 소자가 수납된 테스트트레이(200)가 상기 제1챔버(111)에서 상기 테스트트레이 이송장치를 경유하여 상기 테스트챔버(112)로 이송되더라도, 테스트될 반도체 소자는 테스트 온도로 유지될 수 있다.Therefore, even if the
도 3 내지 도 7을 참고하면, 상기 로딩부(12)는 테스트될 반도체 소자를 테스트트레이(200)에 수납시킨다. 상기 로딩부(12)는 로딩스택커(121), 로딩픽커(122), 및 제1회전장치(1a)를 포함할 수 있다.3 to 7, the
상기 로딩스택커(121)는 테스트될 반도체 소자가 수납된 복수개의 고객트레이를 저장한다.The
상기 로딩픽커(122)는 X축방향 및 Y축방향으로 이동가능하게 설치되고, 반도체 소자를 흡착할 수 있는 노즐을 포함한다. 상기 로딩픽커(122)는 제1로딩픽커(122a) 및 제2로딩픽커(122b)를 포함할 수 있다.The
상기 제1로딩픽커(122a)는 로딩스택커(121)에 위치된 고객트레이에서 테스트될 반도체 소자를 집어내어, 상기 제1회전장치(1a)에 구비되는 수납홈들(211) 중에서 제1로딩버퍼영역(D1)에 위치된 수납홈들(211)에 수납시킨다.The
제1로딩버퍼영역(D1)은 로딩스택커(121)에 위치된 고객트레이에 수납된 테스트될 반도체 소자가, 제1회전장치(1a)에 구비되는 수납홈들(211)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제1로딩버퍼영역(D1)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 방향이 고객트레이에 수납된 테스트될 반도체 소자의 방향과 일치되도록 전환된다.The first loading buffer area D1 is used to transfer the semiconductor elements to be tested and accommodated in the customer tray positioned in the
상기 제2로딩픽커(122b)는 제1회전장치(1a)에 구비되는 수납홈들(211) 중에 서, 제2로딩버퍼영역(E1)에 위치된 수납홈들(211)에서 테스트될 반도체 소자를 집어내어, 로딩영역(12a)에 위치된 테스트트레이(200)에 수납시킨다.The
제2로딩버퍼영역(E1)은 수납홈들(211)에 수납된 테스트될 반도체 소자가, 테스트트레이(200)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제2로딩버퍼영역(E1)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 방향이 테스트트레이(200)에 구비되는 소켓(203)에 테스트될 반도체 소자가 수납되는 방향과 일치되도록 전환된다.The second loading buffer area E1 is an area in which the
상기 제1회전장치(1a)는 테스트될 반도체 소자가 상기 로딩스택커(121)에 위치된 고객트레이에서 로딩영역(12a)에 위치된 테스트트레이(200)로 이송되는 경로 상에 설치될 수 있다.The first
상기 제1회전장치(1a)에 구비되는 수납부들(21)은 제1로딩버퍼영역(D1) 및 제2로딩버퍼영역(E1)에 순차적으로 위치된다.The
제1로딩버퍼영역(D1) 및 제2로딩버퍼영역(E1)에 위치하지 않은 적어도 하나의 수납부(21)는 로딩대기영역(F1)에 위치된다. 로딩대기영역(F1)은 제1로딩버퍼영역(D1)을 거쳐 테스트될 반도체 소자가 수납된 수납부(21)가, 제2로딩버퍼영역(E1)에 위치되기 전에 대기하는 위치일 수 있다.At least one
도 3 내지 도 7을 참고하면, 상기 언로딩부(13)는 로딩부(12)의 옆에 배치되고, 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를 테스트트레이(200)에서 분리하여 테스트 결과에 따라 등급별로 분류한다. 상기 언로딩부(13)는 언로딩스택커(131), 언로딩픽커(132), 및 제2회전장치(1b)를 포함할 수 있다.3 to 7, the unloading
상기 언로딩스택커(131)는 테스트 완료된 반도체 소자가 수납된 복수개의 고객트레이를 저장한다. 상기 언로딩스택커(131)에 저장되는 복수개의 고객트레이는 테스트 완료된 반도체 소자를 테스트 결과에 따라 수납할 수 있도록 언로딩스택커(131)에서 등급별로 서로 다른 위치에 저장된다.The
상기 언로딩픽커(132)는 제1언로딩픽커(132a) 및 제2언로딩픽커(132b)를 포함할 수 있다.The unloading
상기 제1언로딩픽커(132a)는 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서, 제1언로딩버퍼영역(D2)에 위치된 수납홈들(211)에서 테스트 완료된 반도체 소자를 집어내어, 상기 언로딩스택커(131)에 위치된 고객트레이에 수납시킨다.The
제1언로딩버퍼영역(D2)은 수납홈들(211)에 수납된 테스트 완료된 반도체 소자가, 언로딩스택커(131)에 위치된 고객트레이로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제1언로딩버퍼영역(D2)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 방향이 상기 언로딩스택커(131)에 위치된 고객트레이에 테스트 완료된 반도체 소자가 수납되는 방향과 일치되도록 전환된다.The first unloading buffer area D2 includes the receiving
상기 제2언로딩픽커(132b)는 언로딩영역(13a)에 위치된 테스트트레이(200)에서 테스트 완료된 반도체 소자를 분리하여, 상기 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서 제2언로딩버퍼영역(E2)에 위치된 수납홈들(211)에 수납시킨다.The
제2언로딩버퍼영역(E2)은 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자가, 수납홈들(211)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제2언로딩버퍼영역(E2)에 위치되는 수납부(21)에 구비되는 수납홈들(211) 은, 그 방향이 테스트트레이(200)에 구비되는 소켓(203)에 테스트 완료된 반도체 소자가 수납되는 방향과 일치되도록 전환된다.The second unloading buffer area E2 is an area where the
상기 제2회전장치(1b)에 구비되는 수납부들(21)은 제1언로딩버퍼영역(D2) 및 제2언로딩버퍼영역(E2)에 순차적으로 위치된다.The
제1언로딩버퍼영역(D2) 및 제2언로딩버퍼영역(E2)에 위치하지 않은 적어도 하나의 수납부(21)는 언로딩대기영역(F2)에 위치된다. 언로딩대기영역(F2)은 제1언로딩버퍼영역(D2)을 거쳐 비게되는 수납부(21)가, 제2언로딩버퍼영역(E2)에 위치되기 전에 대기하는 위치일 수 있다.At least one
도 7 및 도 8을 참고하면, 상기 핸들러(10)는 트레이로딩부(14) 및 트레이언로딩부(15)를 더 포함할 수 있다.7 and 8, the
상기 트레이로딩부(14)는 상기 상부챔버(1121) 및 하부챔버(1122) 사이에 설치되고, 테스트될 반도체 소자가 수납된 적어도 하나의 테스트트레이(200)를 수용한다.The
상기 트레이로딩부(14)가 설치됨에 따라, 테스트될 반도체 소자가 수납된 테스트트레이(200)는 상기 제1챔버(21)에서 상기 트레이로딩부(14)를 경유하여 상기 테스트트레이 이송장치로 이송될 수 있다. 상기 트레이로딩부(14)는 제1챔버(111)에서 테스트트레이(200)가 반출되는 통로와 동일한 높이에 형성되는 것이 바람직하다.As the
상기 트레이로딩부(14)는 도시되지는 않았지만, 테스트될 반도체 소자를 테스트 온도로 유지시킬 수 있도록 전열히터 또는 액체질소분사시스템 중 적어도 어 느 하나를 포함할 수 있다.Although not shown, the
상기 트레이언로딩부(15)는 상기 트레이로딩부(14)의 상측 또는 하측 중 어느 일측에 설치되고, 테스트 완료된 반도체 소자가 수납된 적어도 하나의 테스트트레이(200)를 수용한다.The
상기 트레이언로딩부(15)가 설치됨에 따라, 테스트 완료된 반도체 소자가 수납된 테스트트레이(200)는 상기 테스트트레이 이송장치에서 상기 트레이언로딩부(15)를 경유하여 상기 제2챔버(113)로 이송될 수 있다. 상기 트레이언로딩부(15)는 제2챔버(113)에서 테스트트레이(200)가 반입되는 통로와 동일한 높이에 형성되는 것이 바람직하다.As the
상기 트레이언로딩부(15)는 도시되지는 않았지만, 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있도록 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.Although not shown, the
이하에서는 본 발명에 따른 반도체 소자 제조방법에 대한 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of a method for manufacturing a semiconductor device according to the present invention will be described in detail.
도 3 내지 도 8을 참고하면, 본 발명에 따른 반도체 소자 제조방법은 하기와 같은 구성을 포함한다.Referring to Figures 3 to 8, the semiconductor device manufacturing method according to the present invention includes the configuration as follows.
우선, 테스트될 반도체 소자를 준비한다. 이러한 공정은 고객트레이에 테스트될 반도체 소자를 담아 로딩스택커(121)에 저장시키는 공정으로 이루어질 수 있다. 또한, 상기 반도체 소자는 메모리 또는 비메모리 반도체 소자, 모듈아이씨 등을 포함한다. First, a semiconductor device to be tested is prepared. Such a process may be performed by storing a semiconductor device to be tested in a customer tray and storing it in the
다음, 상기 준비된 테스트될 반도체 소자를, 로딩부(12)에 설치되는 상기 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납시킨다.Next, the prepared semiconductor device to be tested is accommodated in the receiving
이러한 공정은 상기 제1로딩픽커(122a)가 로딩스택커(121)에 위치된 고객트레이에서 상기 준비된 테스트될 반도체 소자를 집어내어, 상기 제1회전장치(1a)에 구비되는 수납홈들(211) 중에서 제1로딩버퍼영역(D1)에 위치된 수납홈들(211)에 수납시킴으로써 이루어질 수 있다.In this process, the
상기 제1회전장치(1a)에 구비되는 수납부들(211)은 제1로딩버퍼영역(D1), 제2로딩버퍼영역(E1), 및 로딩대기영역(F1)에 순차적으로 위치된다. 이는 상기 제1회전장치(1a)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The
다음, 그 측면에 구비되고 하이픽스보드(H)에 접속되는 접속부(201), 반도체 소자가 수납되는 소켓(203), 및 상기 소켓(203)에 수납된 반도체 소자와 상기 접속부(201)를 서로 전기적으로 연결시키는 연결부(202)를 포함하는 테스트트레이(200)를 로딩영역(12a)에 위치시킨다.Next, the
이러한 공정은 테스트트레이(200)를 이송하는 이송수단(미도시, 이하 같음)에 의해 이루어질 수 있고, 언로딩공정이 완료되어 비게되는 테스트트레이(200)를 상기 언로딩영역(13a)에서 상기 로딩영역(12a)으로 이송함으로써 이루어질 수 있다. 상기 이송수단은 통상적인 액츄에이터를 포함하여 이루어질 수 있다.This process may be performed by a conveying means (not shown) for transferring the
다음, 상기 로딩부(12)에 설치되는 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납된 테스트될 반도체 소자를 로딩영역(12a)에 위치된 테스트트레 이(200)에 수납시킨다.Next, the semiconductor device to be tested, which is accommodated in the
이러한 공정은 상기 제2로딩픽커(122b)가 제1회전장치(1a)에 구비되는 수납홈들(211) 중에서, 제2로딩버퍼영역(E1)에 위치된 수납홈들(211)에서 테스트될 반도체 소자를 집어내어, 로딩영역(12a)에 위치된 테스트트레이(200)에 수납시킴으로써 이루어질 수 있다.This process is to be tested in the receiving
상기 제1회전장치(1a)에 구비되는 수납부들(211)은 제1로딩버퍼영역(D1), 제2로딩버퍼영역(E1), 및 로딩대기영역(F1)에 순차적으로 위치된다. 이는 상기 제1회전장치(1a)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The
다음, 테스트트레이(200)에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 복수개의 테스트트레이(200)에 구비되는 각 접속부(201)를 하이픽스보드(H)에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시킨다.Next, the semiconductor device to be tested stored in the
이러한 공정은, 우선 테스트될 반도체 소자가 수납된 테스트트레이(200)를 제1챔버(111) 내부에서 한스텝씩 상승시키면서, 상기 테스트트레이(200)에 수납된 테스트될 반도체 소자를 가열 또는 냉각시켜서 테스트 온도로 조절한다.In this process, the
그 후, 테스트 온도로 조절된 반도체 소자가 수납된 테스트트레이(200)가 상기 테스트챔버(112)에 구비되는 이동유닛(미도시)에 의해 이동됨으로써, 테스트트레이(200)에 구비되는 상기 접속부(201)가 하이픽스보드(H)에 접속된다. 상기 하이픽스보드(H)는 접속부(201)를 통해 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트할 수 있다.Thereafter, the
반도체 소자에 대한 테스트가 완료되면, 테스트 완료된 반도체 소자가 수납된 테스트트레이(200)를 제2챔버(113) 내부에서 한스텝씩 하강시키면서, 상기 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킴으로써 이루어질 수 있다.When the test for the semiconductor device is completed, the
테스트트레이(200)는 이송수단에 의해 로딩영역(12a), 제1챔버(111), 테스트챔버(112), 제2챔버(113), 및 언로딩영역(13a)으로 이송될 수 있다.The
다음, 언로딩영역(13a)에 위치된 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를, 언로딩부(13)에 설치되는 상기 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납시킨다.Next, the receiving
이러한 공정은, 상기 제2언로딩픽커(132b)가 언로딩영역(13a)에 위치된 테스트트레이(200)에서 테스트 완료된 반도체 소자를 분리하여, 상기 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서 제2언로딩버퍼영역(E2)에 위치된 수납홈들(211)에 수납시킴으로써 이루어질 수 있다.In this process, the
상기 제2회전장치(1b)에 구비되는 수납부들(211)은 제2언로딩버퍼영역(E1), 제1언로딩버퍼영역(D1), 및 언로딩대기영역(F2)에 순차적으로 위치된다. 이는 상기 제2회전장치(1b)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The
다음, 상기 언로딩부(13)에 설치되는 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납된 테스트 완료된 반도체 소자를, 테스트 결과에 따라 등급별로 분류한다.Next, the tested semiconductor devices accommodated in the receiving
이러한 공정은, 상기 제1언로딩픽커(132a)가 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서, 제1언로딩버퍼영역(D2)에 위치된 수납홈들(211)에서 테스트 완료된 반도체 소자를 집어내어, 상기 언로딩스택커(131)에 위치된 고객트레이에 수납시킴으로써 이루어질 수 있다.In this process, the receiving
상기 제2회전장치(1b)에 구비되는 수납부들(211)은 제2언로딩버퍼영역(E1), 제1언로딩버퍼영역(D1), 및 언로딩대기영역(F2)에 순차적으로 위치된다. 이는 상기 제2회전장치(1b)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The
상술한 바와 같은 공정을 반복적으로 수행함으로써, 반도체 소자의 제조를 완료한다.By repeatedly performing the above process, the manufacturing of the semiconductor device is completed.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 한정되는 것이아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and alterations are possible within the scope without departing from the technical spirit of the present invention. It will be apparent to those who have knowledge.
도 1은 종래의 핸들러의 구성을 개략적으로 나타낸 평면도1 is a plan view schematically showing the configuration of a conventional handler
도 2는 도 1의 핸들러에서 테스트트레이가 이송되는 경로를 나타낸 개략도Figure 2 is a schematic diagram showing a path in which the test tray is transported in the handler of Figure 1
도 3a은 본 발명에서 이용되는 테스트트레이를 개략적으로 나타낸 사시도Figure 3a is a perspective view schematically showing a test tray used in the present invention
도 3b는 본 발명의 이해를 돕기 위해서, 테스트트레이 및 고객트레이를 나타낸 개념도3b is a conceptual diagram showing a test tray and a customer tray to help understanding of the present invention;
도 4는 본 발명에 따른 반도체 소자 회전장치의 일실시예를 개략적으로 나타낸 평면도Figure 4 is a plan view schematically showing an embodiment of a semiconductor device rotating apparatus according to the present invention
도 5는 본 발명에 따른 반도체 소자 회전장치의 다른 실시예를 개략적으로 나타낸 평면도5 is a plan view schematically showing another embodiment of a semiconductor device rotating apparatus according to the present invention
도 6은 본 발명에 따른 반도체 소자 회전장치의 또 다른 실시예를 개략적으로 나타낸 평면도6 is a plan view schematically showing still another embodiment of a semiconductor device rotating apparatus according to the present invention;
도 7은 본 발명에 따른 핸들러의 개략적인 사시도7 is a schematic perspective view of a handler according to the present invention;
도 8은 본 발명에 따른 핸들러에서 챔버부를 개략적으로 나타낸 정면도8 is a front view schematically showing a chamber part in a handler according to the present invention;
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 본 발명에 따른 반도체 소자 회전장치 2: 버퍼트레이 3 : 회전유닛1: semiconductor device rotating apparatus according to the present invention 2: buffer tray 3: rotating unit
21 : 수납부 211 : 수납홈 D : 제1버퍼영역 E : 제2버퍼영역 F : 대기영역21: accommodating part 211: accommodating groove D: first buffer area E: second buffer area F: standby area
10 : 본 발명에 따른 핸들러 11 : 챔버부 12 : 로딩부 13 : 언로딩부 10 handler according to the
1a : 제1회전장치 1b : 제2회전장치 D1 : 제1로딩버퍼영역 1a: first
E1 : 제2로딩버퍼영역 D2 : 제1언로딩버퍼영역 E2 : 제2언로딩버퍼영역E1: second unloading buffer area D2: first unloading buffer area E2: second unloading buffer area
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070121296A KR100910727B1 (en) | 2007-11-27 | 2007-11-27 | Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070121296A KR100910727B1 (en) | 2007-11-27 | 2007-11-27 | Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090054567A KR20090054567A (en) | 2009-06-01 |
KR100910727B1 true KR100910727B1 (en) | 2009-08-05 |
Family
ID=40986492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070121296A KR100910727B1 (en) | 2007-11-27 | 2007-11-27 | Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100910727B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102090004B1 (en) | 2014-01-07 | 2020-03-17 | 삼성전자 주식회사 | Semiconductor test device and method thereof |
KR102401058B1 (en) * | 2015-05-12 | 2022-05-23 | (주)제이티 | Sorting Apparatus for Semiconductor Device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002207064A (en) | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | Ic tester |
KR20050066313A (en) * | 2003-12-26 | 2005-06-30 | 미래산업 주식회사 | Handler for testing semiconductor |
-
2007
- 2007-11-27 KR KR1020070121296A patent/KR100910727B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002207064A (en) | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | Ic tester |
KR20050066313A (en) * | 2003-12-26 | 2005-06-30 | 미래산업 주식회사 | Handler for testing semiconductor |
Also Published As
Publication number | Publication date |
---|---|
KR20090054567A (en) | 2009-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100938172B1 (en) | Handler, Method of Transferring Test-tray, and Method of Manufacturing Semiconductor | |
US10823779B2 (en) | Apparatus and method for manufacturing substrates | |
KR100349942B1 (en) | Rambus handler | |
KR101334766B1 (en) | Handling System for Semiconductor device | |
US20070296419A1 (en) | Insert and Pusher of Electronic Device Handling Apparatus, Socket Guide for Test Head, and Electronic Device Handling Apparatus | |
KR101334765B1 (en) | Handling System for Semiconductor device | |
TW202248662A (en) | Carrier based high volume system level testing of devices with pop structures | |
JPH11297791A (en) | Tray transfer arm, transfer device for tray using the same, id test device and tray transfer method | |
US9285420B2 (en) | Apparatus for spinning test tray of in-line test handler and in-line test handler | |
KR20210111681A (en) | Inspection apparatus | |
KR100901976B1 (en) | Handler, Method of Manufacturing Semiconductor using the same, and Method of Transferring Test-tray | |
KR100924892B1 (en) | Hi-Fix Board, Test-tray, Handler, and Method of Manufacturing Semiconductor | |
KR100910727B1 (en) | Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same | |
KR100925119B1 (en) | Pushing Unit, Test Handler having the same, and method of manufacturing semiconductor device using the same | |
KR100901977B1 (en) | Handler, Method of Manufacturing Semiconductor using the same, and Method of Transferring Test-tray | |
KR100946335B1 (en) | Unit for transferring customer trays, method of transferring customer trays, and test handler having the unit for transferring customer trays | |
KR100674418B1 (en) | Test chamber unit for testing semiconductor device | |
KR100928633B1 (en) | Test tray transfer device, a handler comprising the same, a semiconductor device manufacturing method using the same, and a test tray transfer method | |
US11579189B2 (en) | Electronic component handling apparatus and electronic component testing apparatus | |
KR100819836B1 (en) | Carrier module, test handler using the same, and method of manufacturing semiconductor using the same | |
KR100899927B1 (en) | Release Apparatus of Carrier Module, Test Handler having the same, and method of manufacturing semiconductor using the same | |
KR101406184B1 (en) | A Semiconductor Tranferring Device and Test handler using thereof | |
KR100674417B1 (en) | Test chamber unit for testing semiconductor device | |
KR100765462B1 (en) | Method for transferring test tray of handler | |
KR100946695B1 (en) | Handler, Method of Transferring Test-tray, and Method of Manufacturing Semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130627 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 11 |