KR100910727B1 - Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same - Google Patents

Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same Download PDF

Info

Publication number
KR100910727B1
KR100910727B1 KR1020070121296A KR20070121296A KR100910727B1 KR 100910727 B1 KR100910727 B1 KR 100910727B1 KR 1020070121296 A KR1020070121296 A KR 1020070121296A KR 20070121296 A KR20070121296 A KR 20070121296A KR 100910727 B1 KR100910727 B1 KR 100910727B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
tray
test
buffer
tested
Prior art date
Application number
KR1020070121296A
Other languages
Korean (ko)
Other versions
KR20090054567A (en
Inventor
범희락
김경태
Original Assignee
미래산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미래산업 주식회사 filed Critical 미래산업 주식회사
Priority to KR1020070121296A priority Critical patent/KR100910727B1/en
Publication of KR20090054567A publication Critical patent/KR20090054567A/en
Application granted granted Critical
Publication of KR100910727B1 publication Critical patent/KR100910727B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

본 발명은, 반도체 소자가 일방향으로 수납되는 복수개의 수납홈이 행렬을 이루며 배치되는 적어도 하나의 수납부가 형성되어 있는 버퍼트레이; 및 상기 수납홈의 배열방향이 전환될 수 있도록 상기 버퍼트레이를 회전시키는 회전유닛을 포함하는 반도체 소자 회전장치, 이를 포함하는 핸들러, 및 이를 이용한 반도체 소자 제조방법에 관한 것으로서,The present invention provides a semiconductor device comprising: a buffer tray including at least one accommodating part in which a plurality of accommodating grooves in which semiconductor elements are stored in one direction are arranged in a matrix; And a rotation unit for rotating the buffer tray so that the arrangement direction of the accommodation groove can be switched, and a handler including the same, and a method of manufacturing the semiconductor device using the same.

본 발명에 따르면, 핸들러의 구성을 간결하게 하면서도, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 반도체 소자의 이송을 최적화시킬 수 있다.According to the present invention, it is possible to optimize the transfer of semiconductor devices so as to simplify the configuration of the handler and to perform the loading process, the test process, and the unloading process for more semiconductor devices in a short time.

핸들러, 반도체 소자, 하이픽스보드 Handler, Semiconductor Device, High Fix Board

Description

반도체 소자 회전장치, 이를 포함하는 핸들러, 및 이를 이용한 반도체 소자 제조방법{Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same}Semiconductor device rotation apparatus, a handler including the same, and a method for manufacturing a semiconductor device using the same

본 발명은 반도체 소자를 테스트하는 테스트장비에 테스트될 반도체 소자를 제공하고, 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 핸들러에 관한 것이다.The present invention relates to a handler for providing a semiconductor device to be tested in a test device for testing a semiconductor device, and classifying the semiconductor device tested by the test device into classes according to test results.

일반적으로, 메모리 혹은 비메모리 반도체 소자 및 이들을 적절히 하나의 기판상에 회로적으로 구성한 모듈 아이씨 등(이하, '반도체 소자'라 함)은 여러 가지 테스트 과정을 거쳐 제조된다.In general, a memory IC or a non-memory semiconductor device and a module IC (hereinafter, referred to as a "semiconductor device") in which these circuits are properly configured on a substrate are manufactured through various test procedures.

이러한, 반도체 소자를 테스트하는 과정에서 사용되는 장비가 핸들러이다. The equipment used in the process of testing a semiconductor device is a handler.

상기 핸들러는 반도체 소자를 테스트하는 별도의 테스트장비에 테스트될 반도체 소자를 제공하고, 상기 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 장비이다.The handler is a device that provides a semiconductor device to be tested in a separate test device for testing the semiconductor device, and classifies the semiconductor device tested by the test device according to a test result.

상기 핸들러는 반도체 소자를 수납할 수 있는 소켓이 복수개 구비되는 테스트트레이를 이용하여, 로딩공정, 언로딩공정, 및 테스트공정을 수행한다.The handler performs a loading process, an unloading process, and a test process by using a test tray having a plurality of sockets for accommodating semiconductor elements.

상기 로딩공정은 테스트될 반도체 소자가 담겨진 고객트레이(Customer-Tray)에서 테스트될 반도체 소자를 집어내어 테스트트레이(Test-tray)에 수납시킨다. 상기 로딩공정은 반도체 소자를 흡착할 수 있는 노즐을 포함하는 픽커를 통해 이루어진다.The loading process picks up the semiconductor device to be tested from the customer tray containing the semiconductor device to be tested and stores it in the test tray. The loading process is performed through a picker including a nozzle capable of absorbing a semiconductor device.

상기 언로딩공정은 테스트 완료된 반도체 소자를 테스트트레이에서 분리하고, 분리한 반도체 소자를 테스트 결과에 따라 서로 다른 위치에 위치된 고객트레이에 수납시킨다. 상기 언로딩공정은 픽커를 통해 이루어진다.The unloading process separates the tested semiconductor device from the test tray and stores the separated semiconductor device in customer trays located at different locations according to the test result. The unloading process is performed through a picker.

상기 테스트공정은 테스트트레이에 수납된 테스트될 반도체 소자를 테스트장비에 접속시킨다. 상기 테스트장비는 이에 접속된 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트한다.The test process connects the semiconductor device to be tested contained in the test tray to the test equipment. The test equipment tests the semiconductor device to determine electrical characteristics of the semiconductor device connected thereto.

상기 핸들러는 테스트장비가 상온의 환경에서뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록 복수개의 밀폐된 챔버로 구성되는 챔버부를 포함한다.The handler includes a chamber portion including a plurality of closed chambers so that the test equipment can test the semiconductor device not only in a room temperature environment but also in a high or low temperature environment.

도 1은 종래의 핸들러의 구성을 개략적으로 나타낸 평면도이고, 도 2는 도 1의 핸들러에서 테스트트레이가 이송되는 경로를 나타낸 개략도이다. 도 2에서 테스트트레이에 병기된 도면부호는 테스트트레이가 위치하는 핸들러의 구성을 표시한 것이다.1 is a plan view schematically showing the configuration of a conventional handler, Figure 2 is a schematic diagram showing a path in which the test tray is transported in the handler of FIG. In FIG. 2, reference numerals denoted in the test tray indicate a configuration of a handler in which the test tray is located.

도 1 및 도 2를 참고하면, 종래의 핸들러(100)는 챔버부(101), 로딩스택커(102), 언로딩스택커(103), 픽커부(104), 버퍼부(105), 및 교환부(106)를 포함한다.1 and 2, the conventional handler 100 includes a chamber unit 101, a loading stacker 102, an unloading stacker 103, a picker unit 104, a buffer unit 105, and An exchange unit 106.

상기 챔버부(101)는 제1챔버(1011), 테스트챔버(1012), 및 제2챔버(1013)를 포함한다.The chamber unit 101 includes a first chamber 1011, a test chamber 1012, and a second chamber 1013.

상기 제1챔버(1011)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트될 반도체 소자를 테스트장비에 의해 테스트시키고자 하는 온도(이하, '테스트 온도'라 함)로 가열 또는 냉각한다. The first chamber 1011 moves a test tray T therein, and a temperature (hereinafter, referred to as a 'test temperature') to test a semiconductor device to be tested by a test apparatus contained in the test tray T. Heating or cooling).

테스트될 반도체 소자가 테스트 온도로 조절되면, 테스트트레이(T)는 상기 제1챔버(1011)에서 상기 테스트챔버(1012)로 이송된다.When the semiconductor device to be tested is adjusted to the test temperature, the test tray T is transferred from the first chamber 1011 to the test chamber 1012.

상기 테스트챔버(1012)는 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시킨다. 상기 테스트챔버(1012)에는 하이픽스보드(H) 일부 또는 전부가 삽입 설치되고, 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시키기 위한 콘택유닛(1121a)이 설치된다.The test chamber 1012 connects the semiconductor device adjusted to the test temperature to the high fix board H. A part or all of the high fix board H is inserted into and installed in the test chamber 1012, and a contact unit 1121 a for connecting the semiconductor element adjusted to the test temperature to the high fix board H is installed.

반도체 소자에 대한 테스트가 완료되면, 테스트트레이(T)는 상기 테스트챔버(1012)에서 상기 제2챔버(1013)로 이송된다.When the test on the semiconductor device is completed, the test tray T is transferred from the test chamber 1012 to the second chamber 1013.

상기 제2챔버(1013)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다.The second chamber 1013 restores the tested semiconductor device stored in the test tray T to room temperature while moving the test tray T therein.

반도체 소자가 상온으로 복원되면, 테스트트레이(T)는 상기 제2챔버(1013)에서 상기 교환부(106)로 이송된다.When the semiconductor device is restored to room temperature, the test tray T is transferred from the second chamber 1013 to the exchange unit 106.

상기 로딩스택커(102)는 테스트될 반도체 소자가 수납된 복수개의 고객트레이를 저장한다.The loading stacker 102 stores a plurality of customer trays in which semiconductor devices to be tested are stored.

상기 언로딩스택커(103)는 테스트 완료된 반도체 소자가 수납된 복수개의 고 객트레이를 저장한다. 테스트 완료된 반도체 소자는 테스트 결과에 따라 등급별로 서로 다른 위치에 저장된 고객트레이에 수납된다.The unloading stacker 103 stores a plurality of customer trays in which the tested semiconductor devices are stored. The tested semiconductor devices are stored in customer trays stored in different locations according to the test results.

상기 픽커부(104)는 반도체 소자를 흡착할 수 있는 노즐을 포함하고, 제1로딩픽커(1041), 제2로딩픽커(1042), 제1언로딩픽커(1043), 및 제2언로딩픽커(1044)를 포함한다.The picker unit 104 includes a nozzle capable of absorbing a semiconductor device, and includes a first loading picker 1041, a second loading picker 1042, a first unloading picker 1043, and a second unloading picker. (1044).

상기 제1로딩픽커(1041)는 로딩스택커(102)에 위치된 고객트레이에서 테스트될 반도체 소자를 집어내어, 상기 버퍼부(105)에 수납시킨다. 상기 제1로딩픽커(1041)는 X축방향 및 Y축방향으로 이동 가능하게 설치된다.The first loading picker 1041 picks up the semiconductor device to be tested from the customer tray located in the loading stacker 102 and stores it in the buffer unit 105. The first loading picker 1041 is installed to be movable in the X-axis direction and the Y-axis direction.

상기 제2로딩픽커(1042)는 버퍼부(105)에서 테스트될 반도체 소자를 집어내어, 상기 교환부(106)에 위치한 테스트트레이(T)에 수납시킨다. 상기 제2로딩픽커(1042)는 X축방향으로 이동 가능하게 설치된다.The second loading picker 1042 picks up the semiconductor device to be tested in the buffer unit 105 and stores it in the test tray T located in the exchange unit 106. The second loading picker 1042 is installed to be movable in the X-axis direction.

상기 제1언로딩픽커(1043)는 버퍼부(105)에서 테스트 완료된 반도체 소자를 집어내어, 상기 언로딩스택커(103)에 위치된 고객트레이에 수납시킨다. 상기 제1언로딩픽커(1043)는 테스트 완료된 반도체 소자를 테스트 결과에 따라 상기 언로딩스택커(103)에서 등급별로 서로 다른 위치에 위치된 고객트레이에 수납시킨다. 상기 제1언로딩픽커(103)는 X축방향 및 Y축방향으로 이동 가능하게 설치된다.The first unloading picker 1043 picks up the tested semiconductor device from the buffer unit 105 and stores it in the customer tray located in the unloading stacker 103. The first unloading picker 1043 stores the tested semiconductor device in a customer tray located at different positions for each grade in the unloading stacker 103 according to a test result. The first unloading picker 103 is installed to be movable in the X-axis direction and the Y-axis direction.

상기 제2언로딩픽커(1044)는 교환부(106)에 위치한 테스트트레이(T)에서 테스트 완료된 반도체 소자를 분리하고, 분리한 반도체 소자를 상기 버퍼부(105)에 수납시킨다. 상기 제2언로딩픽커(1044)는 X축방향으로 이동 가능하게 설치된다.The second unloading picker 1044 separates the tested semiconductor device from the test tray T located in the exchanger 106 and stores the separated semiconductor device in the buffer unit 105. The second unloading picker 1044 is installed to be movable in the X-axis direction.

상기 버퍼부(105)는 Y축방향으로 이동 가능하게 설치되고, 반도체 소자를 일 시적으로 수납한다. 상기 버퍼부(105)는 로딩버퍼부(1051) 및 언로딩버퍼부(1052)를 포함할 수 있다.The buffer unit 105 is installed to be movable in the Y-axis direction and temporarily receives a semiconductor device. The buffer unit 105 may include a loading buffer unit 1051 and an unloading buffer unit 1052.

상기 로딩버퍼부(1051)는 교환부(106)의 일측에 배치되고, 상기 제1로딩픽커(1041)에 의해 로딩스택커(102)에 위치된 고객트레이로부터 이송되는 반도체 소자를 일시적으로 수납한다.The loading buffer part 1051 is disposed at one side of the exchange part 106 and temporarily receives a semiconductor device transferred from a customer tray positioned at the loading stacker 102 by the first loading picker 1041. .

상기 언로딩버퍼부(1052)는 교환부(106)의 타측에 배치되고, 상기 제2언로딩픽커(1044)에 의해 교환부(106)에 위치한 테스트트레이(T)로부터 이송되는 반도체 소자를 일시적으로 수납한다.The unloading buffer part 1052 is disposed on the other side of the exchange part 106 and temporarily transfers a semiconductor device transferred from the test tray T positioned in the exchange part 106 by the second unloading picker 1044. I receive it.

상기 교환부(106)는 테스트될 반도체 소자가 수납된 테스트트레이(T) 및 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)를 상기 챔버부(101)와 교환한다. 테스트될 반도체 소자가 수납된 테스트트레이(T)는 상기 교환부(106)에서 상기 챔버부(101)로 이송되고, 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)는 상기 챔버부(101)에서 상기 교환부(106)로 이송된다.The exchange unit 106 exchanges the test tray T in which the semiconductor element to be tested is accommodated and the test tray T in which the tested semiconductor element is accommodated with the chamber 101. The test tray T in which the semiconductor element to be tested is stored is transferred from the exchange unit 106 to the chamber unit 101, and the test tray T in which the tested semiconductor element is accommodated is transferred from the chamber unit 101. Is transferred to the exchange unit 106.

상기 교환부(106)에서는 테스트 완료된 반도체 소자가 테스트트레이(T)에서 분리되는 공정, 및 테스트될 반도체 소자가 테스트트레이(T)에 수납되는 공정이 이루어진다.In the exchange unit 106, a process in which the tested semiconductor device is separated from the test tray T and a process in which the semiconductor device to be tested is accommodated in the test tray T are performed.

상기 교환부(106)는 테스트트레이(T)를 회전시키는 로테이터(161)를 더 포함할 수 있다.The exchange unit 106 may further include a rotator 161 for rotating the test tray (T).

상기 로테이터(1061)는 테스트트레이(T)를 회전시킴으로써, 테스트될 반도체 소자가 수납된 테스트트레이(T)를 수평상태에서 수직상태로 전환시킬 수 있다. 상 기 로테이터(1061)는 테스트트레이(T)를 회전시킴으로써, 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)를 수직상태에서 수평상태로 전환시킬 수 있다.The rotator 1061 may rotate the test tray T to convert the test tray T in which the semiconductor device to be tested is accommodated from a horizontal state to a vertical state. The rotator 1061 may rotate the test tray T to convert the test tray T in which the tested semiconductor device is stored from a vertical state to a horizontal state.

상기 로테이터(1061)가 설치됨에 따라, 상기 핸들러(100)는 수직상태의 테스트트레이(T)에 대해 테스트공정을 수행할 수 있고, 수평상태의 테스트트레이(T)에 대해 로딩공정 및 언로딩공정을 수행할 수 있다.As the rotator 1061 is installed, the handler 100 may perform a test process on a test tray T in a vertical state, and a loading process and an unloading process on a test tray T in a horizontal state. Can be performed.

여기서, 최근 핸들러는 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시키기 위해, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 개발되고 있다.Here, in recent years, the handler has been developed to perform a loading process, a test process, and an unloading process for more semiconductor devices in a short time in order to enhance the competitiveness of a product such as cost reduction of semiconductor devices.

이를 위한 하나의 방안으로 핸들러는 하나의 테스트트레이에 더 많은 반도체 소자를 수납시킴으로써, 한번에 더 많은 반도체 소자를 하이픽스보드에 접속시킬 수 있도록 개발되고 있다.As one method for this, the handler is developed to accommodate more semiconductor devices in a test tray, so that more semiconductor devices can be connected to the high resolution board at once.

그러나, 이와 같은 방안은 다음과 같은 문제가 있다.However, this solution has the following problems.

첫째, 하나의 테스트트레이에 더 많은 반도체 소자를 수납시키는 것은 테스트트레이의 크기가 커진다는 것을 의미한다. 이러한 테스트트레이의 크기 증대는 핸들러의 각 구성의 크기를 증대시키므로, 핸들러 전체의 크기를 증대시킨다. 핸들러 전체의 크기가 증대되는 것은 핸들러 제조에 소요되는 자재량을 증대시키고, 이는 제조단가를 상승시키는 문제가 있다.First, storing more semiconductor elements in one test tray means that the size of the test tray becomes larger. This increase in the size of the test tray increases the size of each component of the handler, thereby increasing the size of the entire handler. Increasing the size of the entire handler increases the amount of material required to manufacture the handler, which increases the manufacturing cost.

또한, 핸들러 전체의 크기가 증대되는 것은 더 넓은 설치공간을 필요로 하게 되는 문제가 있다. 상기 로테이터(1061)가 설치됨으로써 챔버부(101)의 크기 증가량은 어느 정도 줄일 수 있으나 이는 한계가 있다. 더욱이, 로테이터(1061)의 설치 는 교환부(105) 등 다른 구성의 크기가 증대되는 것에는 영향을 줄 수 없다.In addition, an increase in the size of the entire handler requires a larger installation space. Since the rotator 1061 is installed, the amount of increase in the size of the chamber 101 may be reduced to some extent, but this is limited. Moreover, the installation of the rotator 1061 can not affect the increase in the size of other components such as the exchange section 105.

둘째, 하나의 테스트트레이에 대해 로딩공정 및 언로딩공정을 수행하는 시간이 증가되는 문제가 있다. 로딩공정시에는 더 많은 테스트될 반도체 소자를 테스트트레이에 수납시켜야 하기 때문이고, 언로딩공정시에는 더 많은 반도체 소자를 테스트트레이에서 분리하여 테스트 결과에 따라 분류해야 하기 때문이다.Second, there is a problem that the time for performing the loading process and the unloading process for one test tray is increased. This is because more semiconductor devices to be tested must be accommodated in the test tray during the loading process, and more semiconductor devices must be separated from the test tray and classified according to the test results during the unloading process.

따라서, 하나의 테스트트레이에 더 많은 반도체 소자를 수납시킴으로써, 한번에 더 많은 반도체 소자를 하이픽스보드에 접속시킬 수 있도록 개발되는 핸들러는 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시키기에 적절하지 않다.Thus, by storing more semiconductor devices in one test tray, a handler developed to connect more semiconductor devices to a high-fix board at one time is not suitable for enhancing the competitiveness of a product such as cost reduction of semiconductor devices.

본 발명은 상술한 바와 같은 문제점을 해결하고자 안출된 것으로서,The present invention has been made to solve the above problems,

본 발명의 목적은 핸들러의 크기 증가량을 최소화하면서 짧은 시간에 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 하는 핸들러를 제공하는 것이다.An object of the present invention is to provide a handler that can perform a loading process, a test process, and an unloading process for many semiconductor devices in a short time while minimizing the increase in the size of the handler.

본 발명의 다른 목적은 핸들러의 구성을 간결하게 하면서도, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 하는 반도체 소자 회전장치를 제공하는 것이다.It is another object of the present invention to provide a semiconductor device rotating device which makes it possible to carry out the loading process, the test process, and the unloading process for more semiconductor devices in a short time while simplifying the configuration of the handler.

본 발명의 또 다른 목적은 로딩공정, 테스트공정, 및 언로딩공정에 소요되는 시간을 줄임으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있도록 하는 반도체 소자 제조방법을 제공하는 것이다.Still another object of the present invention is to provide a method for manufacturing a semiconductor device, which reduces the time required for the loading process, the test process, and the unloading process, thereby enhancing the competitiveness of the product, such as cost reduction of the semiconductor device.

상술한 바와 같은 목적을 달성하기 위해서, 본 발명은 하기와 같은 구성을 포함한다.In order to achieve the object as described above, the present invention includes the following configuration.

본 발명에 따른 반도체 소자 회전장치는 반도체 소자가 일방향으로 수납되는 복수개의 수납홈이 행렬을 이루며 배치되는 적어도 하나의 수납부가 형성되어 있는 버퍼트레이; 및 상기 수납홈의 배열방향이 전환될 수 있도록 상기 버퍼트레이를 회전시키는 회전유닛을 포함한다.In accordance with another aspect of the present invention, there is provided a semiconductor device rotating apparatus including: a buffer tray including at least one accommodating part in which a plurality of accommodating grooves in which semiconductor elements are accommodated in one direction are arranged in a matrix; And a rotating unit for rotating the buffer tray so that the arrangement direction of the receiving groove can be switched.

본 발명에 따른 핸들러는 그 측면에 구비되고 하이픽스보드에 접속되는 접속 부, 반도체 소자가 수납되는 소켓, 및 상기 소켓에 수납된 반도체 소자와 상기 접속부를 서로 전기적으로 연결시키는 연결부를 포함하는 테스트트레이; 로딩스택커에 위치된 고객트레이에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 로딩부; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 테스트 온도로 조절된 반도체 소자가 수납된 복수개의 테스트트레이에 구비되는 각 접속부를 하이픽스보드에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시키는 챔버부; 상기 로딩부의 옆에 배치되고, 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 언로딩스택커에 위치된 고객트레이에 수납시키는 언로딩부; 및 상기 로딩부 및 상기 언로딩부에 각각 설치되는 상기 반도체 소자 회전장치를 포함한다.A handler according to the present invention includes a test tray provided at a side thereof and connected to a high fix board, a socket for storing a semiconductor element, and a connection part for electrically connecting the semiconductor element and the connection portion accommodated in the socket to each other. ; A loading unit accommodating a semiconductor device to be tested contained in a customer tray located in a loading stacker in a test tray located in a loading area; The semiconductor device to be tested stored in the test tray is adjusted to a test temperature, and each connection part provided in a plurality of test trays containing the semiconductor device controlled to the test temperature is connected to a high fix board, and the tested semiconductor device is stored at room temperature. A chamber unit for restoring; An unloading unit disposed next to the loading unit and accommodating the tested semiconductor device stored in a test tray located in the unloading area in a customer tray located in the unloading stacker; And the semiconductor device rotating apparatuses respectively installed in the loading unit and the unloading unit.

본 발명에 따른 반도체 소자 제조방법은 테스트될 반도체 소자를 준비하는 단계; 상기 준비된 테스트될 반도체 소자를, 로딩부에 설치되는 상기 반도체 소자 회전장치에 구비되는 수납홈들에 수납시키는 단계; 그 측면에 구비되고 하이픽스보드에 접속되는 접속부, 반도체 소자가 수납되는 소켓, 및 상기 소켓에 수납된 반도체 소자와 상기 접속부를 서로 전기적으로 연결시키는 연결부를 포함하는 테스트트레이를 로딩영역에 위치시키는 단계; 상기 로딩부에 설치되는 반도체 소자 회전장치에 구비되는 수납홈들에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 단계; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 복수개의 테스트트레이에 구비되는 각 접속부를 하이픽스보드에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계; 언로딩영 역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를, 언로딩부에 설치되는 상기 반도체 소자 회전장치에 구비되는 수납홈들에 수납시키는 단계; 및 상기 언로딩부에 설치되는 반도체 소자 회전장치에 구비되는 수납홈들에 수납된 테스트 완료된 반도체 소자를, 테스트 결과에 따라 등급별로 분류하는 단계를 포함한다.A semiconductor device manufacturing method according to the present invention comprises the steps of preparing a semiconductor device to be tested; Accommodating the prepared semiconductor device to be tested in accommodating grooves provided in the semiconductor device rotating apparatus installed in the loading unit; Positioning a test tray in a loading area including a connection portion provided at a side thereof and connected to a high fix board, a socket in which a semiconductor element is stored, and a connection portion electrically connecting the semiconductor element and the connection portion stored in the socket to each other; ; Accommodating a semiconductor device to be tested, which is accommodated in receiving grooves provided in the semiconductor device rotating apparatus installed in the loading unit, in a test tray located in a loading area; Adjusting a semiconductor device to be tested stored in a test tray to a test temperature, connecting each connection part of the plurality of test trays to a high fix board, and restoring the tested semiconductor device to room temperature; Accommodating the tested semiconductor device accommodated in a test tray located in an unloading area in accommodating grooves provided in the semiconductor device rotating apparatus installed in the unloading unit; And classifying the tested semiconductor devices accommodated in the receiving grooves provided in the semiconductor device rotating apparatus installed in the unloading unit by grades according to test results.

본 발명에 따르면, 다음과 같은 효과를 이룰 수 있다.According to the present invention, the following effects can be achieved.

본 발명은 하나의 테스트트레이에 대한 로딩공정 및 언로딩공정에 소요되는 시간을 증가시키지 않거나 최소한으로 증가시키면서, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있는 효과를 얻을 수 있다.The present invention can perform the loading process, the test process, and the unloading process for more semiconductor devices in a short time without increasing or minimizing the time required for the loading process and the unloading process for one test tray. The effect can be obtained.

본 발명은 핸들러의 구성을 간결하게 하면서도, 짧은 시간에 더 많은 반도체 소자에 대한 로딩공정, 테스트공정, 및 언로딩공정을 수행할 수 있도록 반도체 소자의 이송을 최적화시킬 수 있는 효과를 도모할 수 있다.The present invention can achieve the effect of optimizing the transfer of semiconductor devices so as to simplify the configuration of the handler and to perform the loading process, the test process, and the unloading process for more semiconductor devices in a shorter time. .

본 발명은 로딩공정, 테스트공정, 및 언로딩공정에 소요되는 시간을 줄임으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있는 효과를 이룰 수 있다.The present invention can achieve the effect of enhancing the competitiveness of the product, such as cost reduction of the semiconductor device by reducing the time required for the loading process, the test process, and the unloading process.

이하에서는 본 발명에서 이용되는 테스트트레이의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of the test tray used in the present invention will be described in detail.

도 3a은 본 발명에서 이용되는 테스트트레이를 개략적으로 나타낸 사시도, 도 3b는 본 발명의 이해를 돕기 위해서, 테스트트레이 및 고객트레이를 나타낸 개념도이다.Figure 3a is a perspective view schematically showing a test tray used in the present invention, Figure 3b is a conceptual diagram showing a test tray and a customer tray to help the understanding of the present invention.

도 3a를 참고하면, 본 발명에서 이용되는 테스트트레이(200)는 전체적으로 사각판형으로 형성되고, 접속부(201), 연결부(202), 및 소켓(203)을 포함한다.Referring to FIG. 3A, the test tray 200 used in the present invention is formed in a rectangular plate shape as a whole, and includes a connection portion 201, a connection portion 202, and a socket 203.

상기 접속부(201)는 테스트트레이(200)의 측면에 구비되고, 하이픽스보드에 접속된다. 상기 접속부(201)는 테스트트레이(200)의 본체(A)에 수직으로 설치될 수 있다.The connection part 201 is provided on the side of the test tray 200 and is connected to the high fix board. The connection part 201 may be installed perpendicular to the main body A of the test tray 200.

상기 접속부(201)는 반도체 소자가 수납되는 개수에 상응하는 복수개의 접속핀(미도시)을 포함할 수 있다. 상기 하이픽스보드는 상기 접속핀을 통해 상기 반도체 소자와 전기적으로 연결될 수 있고, 이에 접속된 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트한다.The connection part 201 may include a plurality of connection pins (not shown) corresponding to the number of semiconductor devices. The high fix board may be electrically connected to the semiconductor device through the connection pin, and the semiconductor device is tested to determine electrical characteristics of the semiconductor device connected thereto.

상기 연결부(202)는 반도체 소자와 상기 접속부(201)를 서로 전기적으로 연결시킨다. 상기 연결부(202)는 일측이 반도체 소자와 접속되고, 타측이 상기 접속부(201)에 접속됨으로써, 상기 반도체 소자 및 접속부(201)를 전기적으로 연결시킨다. 상기 연결부(202)는 일측이 수평상태의 반도체 소자와 접속될 수 있고, 타측이 수직으로 설치되는 상기 접속부(201)의 접속핀에 접속될 수 있다.The connection part 202 electrically connects the semiconductor element and the connection part 201 to each other. One side of the connection portion 202 is connected to the semiconductor element, and the other side is connected to the connection portion 201, thereby electrically connecting the semiconductor element and the connection portion 201. The connection part 202 may be connected to a semiconductor device in one side of the horizontal state, and may be connected to a connection pin of the connection part 201 in which the other side is vertically installed.

상기 연결부(202)는 일측 및 타측을 연결하는 복수개의 연결라인을 포함하는 기판(substrate)이 사용될 수 있다.The connection part 202 may be a substrate including a plurality of connection lines connecting one side and the other side.

상기 소켓(203)은 반도체 소자를 수납하고, 테스트트레이(200)의 본체(A)에 서 일정 간격으로 이격되면서 복수개가 설치될 수 있다. 상기 소켓(203)은 반도체 소자를 수평상태로 수납할 수 있다. 상기 소켓(203)은 편의상 하나의 소켓(203)만 구체적으로 도시하였으나, 반도체 소자에 상응하는 개수로 행렬을 이루면서 설치될 수 있다.The socket 203 may accommodate a semiconductor device, and a plurality of sockets may be installed while being spaced apart from the main body A of the test tray 200 at a predetermined interval. The socket 203 may accommodate the semiconductor device in a horizontal state. Although only one socket 203 is specifically illustrated for convenience of the socket 203, the socket 203 may be installed in a matrix corresponding to the number of semiconductor devices.

상기 소켓(203)은 반도체 소자를 고정 또는 해제할 수 있는 랫치(미도시)를 포함할 수 있다. 상기 랫치는 반도체 소자에 일정한 압력을 가함으로써, 반도체 소자 및 상기 연결부(202)가 접속된 상태를 안정적으로 유지할 수 있도록 한다.The socket 203 may include a latch (not shown) for fixing or releasing a semiconductor device. The latch may apply a constant pressure to the semiconductor device, thereby stably maintaining the state in which the semiconductor device and the connection part 202 are connected.

도 3a 및 도 3b를 참고하면, 상기 테스트트레이(200)는 그 제조를 용이하게 하기 위해서, 가로방향 길이(200L)가 세로방향 길이(200H)보다 길게 형성된다. 상기 접속부(201)가 테스트트레이(200)에 수납되는 반도체 소자에 상응하는 개수의 접속핀(미도시)을 포함하여야 하기 때문에, 상기 접속핀(미도시)을 더 넓은 면적에 분배하여 설치함으로써 그 제조를 용이하게 하기 위함이다. 즉, 상기 접속부(201)는 본체(A)에서 가로방향 길이(200L)로 이루어지는 측면에 설치된다.3A and 3B, the test tray 200 is formed to have a horizontal length 200L longer than the vertical length 200H to facilitate its manufacture. Since the connection part 201 should include the number of connection pins (not shown) corresponding to the semiconductor elements accommodated in the test tray 200, the connection pins (not shown) are distributed and installed in a larger area. This is to facilitate the manufacture. That is, the connection portion 201 is provided on the side surface of the main body A in the horizontal length 200L.

이에 따라, 상기 소켓(203)은 도 3b에 도시된 바와 같이, 고객트레이(C)가 반도체 소자를 수납하는 방향과 상이한 방향으로 반도체 소자를 수납하게 된다.Accordingly, the socket 203 accommodates the semiconductor device in a direction different from the direction in which the customer tray C accommodates the semiconductor device, as shown in FIG. 3B.

따라서, 고객트레이(C)에 수납된 반도체 소자를 상기 소켓(203)에 수납시키거나, 상기 소켓(203)에 수납된 반도체 소자를 고객트레이(C)에 수납시키기 위한 방안으로, 테스트트레이(200) 또는 고객트레이(C) 중 어느 하나의 방향을 전환시키는 방안이 있다.Therefore, the test tray 200 is a method for accommodating a semiconductor device stored in a customer tray C into the socket 203 or a semiconductor device stored in the socket 203 in a customer tray C. ) Or the customer tray (C) is a way to change the direction of either.

그러나, 테스트트레이(200)의 방향을 전환시키는 것은 접속부(201)를 본 체(A)에서 세로방향 길이(200H)로 이루어지는 측면에 설치해야 한다는 것을 의미한다. 즉, 상기 접속부(201)를 상대적으로 좁은 면적에 설치해야 하므로, 테스트트레이(200)의 제조를 어렵게 하는 부담이 있다.However, changing the direction of the test tray 200 means that the connection portion 201 should be installed on the side surface of the body A in the longitudinal length 200H. That is, since the connection portion 201 must be installed in a relatively narrow area, there is a burden of making the test tray 200 difficult to manufacture.

고객트레이(C)의 방향을 전환시키는 것은 핸들러의 크기 증대를 초래하는 부담이 있다.Changing the direction of the customer tray C has a burden of increasing the size of the handler.

테스트트레이(200)에 반도체 소자가 수납된 후에, 테스트트레이(200)를 회전시키는 방안도 있으나, 이는 테스트트레이(200)를 회전시키기 위한 별도의 장치가 마련되어야 한다는 것을 의미한다. 즉, 테스트트레이(200)를 회전시키기 위해서 복잡한 장치가 마련되어야 하고, 테스트트레이(200)를 회전시키기 위한 공간이 확보되어야 하므로, 핸들러의 구성이 복잡해질 뿐만 아니라, 핸들러의 크기 증대를 초래하게 되는 부담이 있다.After the semiconductor device is accommodated in the test tray 200, there is a method of rotating the test tray 200, but this means that a separate device for rotating the test tray 200 must be provided. That is, a complex device must be provided to rotate the test tray 200, and a space for rotating the test tray 200 must be secured, which not only complicates the configuration of the handler but also increases the size of the handler. There is a burden.

따라서, 테스트트레이(200) 제조의 용이함을 유지하면서, 핸들러의 크기 증대를 최소화하고, 간결한 구성으로 상기 소켓(203) 및 고객트레이(C)에 수납되는 반도체 소자의 방향을 일치시키기 위해서, 본 발명에 따른 반도체 소자 회전장치가 안출된 것이다.Accordingly, in order to minimize the increase in the size of the handler while maintaining the ease of manufacturing the test tray 200, and to match the directions of the semiconductor elements accommodated in the socket 203 and the customer tray C in a concise configuration, the present invention In accordance with the semiconductor device rotating device has been devised.

이하에서는 본 발명에 따른 반도체 소자 회전장치의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본 발명에 따른 반도체 소자 회전장치는 크게 세가지 실시예를 포함하는데, 이러한 실시예들을 순차적으로 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of a semiconductor device rotating apparatus according to the present invention will be described in detail. The semiconductor device rotating apparatus according to the present invention includes three embodiments, which will be described sequentially.

도 4는 본 발명에 따른 반도체 소자 회전장치의 일실시예를 개략적으로 나타낸 평면도, 도 5는 본 발명에 따른 반도체 소자 회전장치의 다른 실시예를 개략적 으로 나타낸 평면도, 도 6은 본 발명에 따른 반도체 소자 회전장치의 또 다른 실시예를 개략적으로 나타낸 평면도이다.4 is a plan view schematically showing one embodiment of a semiconductor device rotating apparatus according to the present invention, FIG. 5 is a plan view schematically showing another embodiment of a semiconductor device rotating apparatus according to the present invention, and FIG. 6 is a semiconductor according to the present invention. 2 is a plan view schematically showing another embodiment of the device rotating apparatus.

도 4를 참고하면, 본 발명의 일실시예에 따른 반도체 소자 회전장치(1)는 버퍼트레이(2), 및 회전유닛(미도시, 이하 같음)을 포함한다.Referring to FIG. 4, the semiconductor device rotating apparatus 1 according to an exemplary embodiment of the present invention includes a buffer tray 2 and a rotating unit (not shown).

상기 버퍼트레이(2)는 복수개의 반도체 소자를 일방향으로 수납할 수 있고, 상기 회전유닛(미도시)에 의해 회전된다. 상기 버퍼트레이(2)는 원판형으로 형성될 수 있다.The buffer tray 2 may accommodate a plurality of semiconductor elements in one direction and is rotated by the rotation unit (not shown). The buffer tray 2 may be formed in a disc shape.

상기 버퍼트레이(2)가 복수개의 반도체 소자를 일방향으로 수납할 수 있도록, 상기 버퍼트레이(2) 위에는 반도체 소자가 수납되는 복수개의 수납홈(211)이 행렬을 이루며 배치되는 적어도 하나의 수납부(21)가 형성되어 있다.At least one accommodating part in which a plurality of accommodating grooves 211 in which the semiconductor elements are accommodated are arranged in a matrix so that the buffer tray 2 may accommodate the plurality of semiconductor elements in one direction. 21) is formed.

상기 수납부(21)는 상기 버퍼트레이(2) 위에 복수개가 배치되고, 서로 이격되어 있다. 따라서, 상기 버퍼트레이(2)에 한번에 수납될 수 있는 반도체 소자의 개수를 증대시킬 수 있다.The accommodating part 21 is disposed on the buffer tray 2 and spaced apart from each other. Therefore, the number of semiconductor devices that can be stored in the buffer tray 2 at one time can be increased.

상기 버퍼트레이(2)가 회전되면, 상기 수납홈(211)의 배열방향이 전환되고, 이에 따라 상기 수납홈(211)에 수납되는 반도체 소자의 배열방향이 전환된다.When the buffer tray 2 is rotated, the arrangement direction of the accommodating groove 211 is changed, and accordingly, the arrangement direction of the semiconductor elements accommodated in the accommodating groove 211 is changed.

상기 회전유닛은 수납홈(211)의 배열방향이 전환될 수 있도록 상기 버퍼트레이(2)를 회전시킨다. 상기 회전유닛은 상기 버퍼트레이(2)의 회전축(2a)에 결합될 수 있고, 모터를 포함하여 이루어질 수 있다.The rotation unit rotates the buffer tray 2 so that the arrangement direction of the accommodation grooves 211 can be switched. The rotating unit may be coupled to the rotating shaft 2a of the buffer tray 2 and may include a motor.

도 3b 및 도 4를 참고하면, 상기 회전유닛(미도시)은, 고객트레이(C)에 수납된 반도체 소자가 상기 수납홈(211)으로 옮겨져 수납될 시에, 상기 수납홈(211)의 배열방향이 고객트레이(C)에 수납되어 있던 반도체 소자의 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.Referring to FIGS. 3B and 4, the rotation unit (not shown) includes an arrangement of the accommodation grooves 211 when the semiconductor elements accommodated in the customer tray C are moved to and accommodated in the accommodation grooves 211. The buffer tray 2 is rotated so that the direction coincides with the arrangement direction of the semiconductor elements housed in the customer tray C.

고객트레이(C)로부터 옮겨지는 반도체 소자가 상기 수납홈(211)에 수납되면, 상기 회전유닛은 수납홈(211)에 수납된 반도체 소자의 배열방향이 테스트트레이(200)에 구비되는 소켓(203)의 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.When the semiconductor element transferred from the customer tray C is accommodated in the accommodating groove 211, the rotation unit includes a socket 203 in which an arrangement direction of the semiconductor element accommodated in the accommodating groove 211 is provided in the test tray 200. The buffer tray 2 is rotated to coincide with the array direction.

상기 회전유닛은, 테스트트레이(200)에 구비되는 소켓(203)에 수납된 반도체 소자가 상기 수납홈(211)으로 옮겨져 수납될 시에, 상기 수납홈(211)의 배열방향이 소켓(203)에 수납되어 있던 반도체 소자의 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.The rotation unit, when the semiconductor element accommodated in the socket 203 provided in the test tray 200 is moved to the receiving groove 211 is received, the arrangement direction of the receiving groove 211 is the socket 203 The buffer tray 2 is rotated to coincide with the arrangement direction of the semiconductor element housed therein.

테스트트레이(200)로부터 옮겨지는 반도체 소자가 상기 수납홈(211)에 수납되면, 상기 회전유닛은 수납홈(211)에 수납된 반도체 소자의 배열방향이 고객트레이(C)에서 반도체 소자가 수납되는 배열방향과 일치되도록 상기 버퍼트레이(2)를 회전시킨다.When the semiconductor element transferred from the test tray 200 is accommodated in the accommodating groove 211, the rotation unit is arranged such that the arrangement of the semiconductor elements accommodated in the accommodating groove 211 is accommodated in the customer tray C. The buffer tray 2 is rotated to match the arrangement direction.

이와 같이, 본 발명의 일실시예에 따른 반도체 소자 회전장치(1)는 반도체 소자가 적절한 배열방향을 향하도록 반도체 소자의 배열방향을 전환시킴으로써, 테스트트레이(200) 제조의 용이함을 유지할 수 있도록 한다.As such, the semiconductor device rotating apparatus 1 according to the exemplary embodiment of the present invention may maintain the ease of manufacturing the test tray 200 by changing the arrangement direction of the semiconductor device so that the semiconductor device faces the proper arrangement direction. .

뿐만 아니라, 본 발명의 일실시예에 따른 반도체 소자 회전장치(1)는 테스트트레이(200)보다 상대적으로 작은 크기의 버퍼트레이(2)를 회전시키므로, 간결한 구성으로 구현할 수 있고, 핸들러의 크기 증대를 최소화할 수 있다.In addition, since the semiconductor device rotating apparatus 1 according to the exemplary embodiment of the present invention rotates the buffer tray 2 having a smaller size than the test tray 200, the semiconductor device rotating apparatus 1 can be realized in a concise configuration and the size of the handler can be increased. Can be minimized.

도 3b 및 도 5를 참고하면, 본 발명의 다른 실시예에 따른 반도체 소자 회전장치(1)에 있어서, 상기 회전유닛 및 버퍼트레이(2)는 다음과 같이 이루어질 수 있다.3B and 5, in the semiconductor device rotating apparatus 1 according to another embodiment of the present invention, the rotating unit and the buffer tray 2 may be made as follows.

상기 회전유닛은 회전축(2a)을 중심으로 상기 버퍼트레이(2)를 회전시켜, 상기 복수개의 수납부(21) 중에서 어느 하나는 제1버퍼영역(D)에 위치시키고, 나머지 중 하나는 제2버퍼영역(E)에 위치시킨다.The rotation unit rotates the buffer tray 2 about the rotation shaft 2a so that any one of the plurality of accommodating parts 21 is positioned in the first buffer region D, and one of the other is the second. It is located in the buffer area E.

제1버퍼영역(D)은 고객트레이(C)에 수납된 반도체 소자가 수납홈들(211)로 옮겨져 수납되거나, 상기 수납홈들(211)에 수납된 반도체 소자가 고객트레이(C)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제1버퍼영역(D)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 배열방향이 고객트레이(C)에 반도체 소자가 수납되는 배열방향과 일치되도록 전환된다.In the first buffer area D, a semiconductor device accommodated in the customer tray C is transferred to the receiving grooves 211, or a semiconductor device stored in the storage grooves 211 is transferred to the customer tray C. In order to be stored, it is an area where the accommodating portion 21 is located. The accommodating grooves 211 provided in the accommodating portion 21 positioned in the first buffer region D are switched so that the arrangement direction thereof matches the arrangement direction in which the semiconductor element is accommodated in the customer tray C.

제2버퍼영역(E)은 테스트트레이(200)에 수납된 반도체 소자가 수납홈들(211)로 옮겨져 수납되거나, 상기 수납홈들(211)에 수납된 반도체 소자가 테스트트레이(200)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제2버퍼영역(E)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 배열방향이 테스트트레이(C)에 구비되는 소켓(203)에 반도체 소자가 수납되는 배열방향과 일치되도록 전환된다.In the second buffer region E, the semiconductor elements stored in the test tray 200 are transferred to the receiving grooves 211, or the semiconductor elements stored in the receiving grooves 211 are transferred to the test tray 200. In order to be stored, it is an area where the accommodating portion 21 is located. The receiving grooves 211 provided in the accommodating portion 21 positioned in the second buffer region E have an arrangement direction in which the semiconductor elements are accommodated in the socket 203 provided in the test tray C. Switch to match.

상기 회전유닛은 버퍼트레이(2)를 회전시켜 상기 제1버퍼영역(D) 및 제2버퍼영역(E)에 위치하지 않은 적어도 하나의 수납부(21)를 대기영역에 위치시킨다. 대기영역(F)은 수납부(21)가 제1버퍼영역(D) 또는 제2버퍼영역(E)에 위치되기 전에 위치되는 영역이다. 대기영역(F)에는 복수개의 수납부(21)가 위치될 수 있다.The rotation unit rotates the buffer tray 2 to position at least one accommodating portion 21 not located in the first buffer region D and the second buffer region E in the standby region. The standby area F is an area in which the accommodating part 21 is positioned before being located in the first buffer area D or the second buffer area E. FIG. In the standby area F, a plurality of accommodating parts 21 may be located.

상기 버퍼트레이(2)가 회전유닛에 의해 회전되면, 상기 버퍼트레이(2)에 복수개가 형성되어 있는 상기 수납부들(21)은 제1버퍼영역(D) 및 제2버퍼영역(E)에 순차적으로 위치된다. 이에 따라, 상기 수납부들(21)에 구비되는 수납홈들(211)은 그 배열방향이 전환되면서, 제1버퍼영역(D) 및 제2버퍼영역(E)에 순차적으로 위치된다. 제1버퍼영역(D) 및 제2버퍼영역(E)에 위치하지 않은 적어도 하나의 수납부(21)는 순차적으로 대기영역(F)에 위치될 수 있다.When the buffer tray 2 is rotated by the rotating unit, the accommodating parts 21 having a plurality of the buffer trays 2 are sequentially formed in the first buffer region D and the second buffer region E. FIG. Is located. Accordingly, the receiving grooves 211 provided in the accommodating parts 21 are sequentially positioned in the first buffer area D and the second buffer area E while the arrangement directions thereof are changed. At least one accommodating portion 21 not positioned in the first buffer region D and the second buffer region E may be sequentially positioned in the standby region F. FIG.

상기 수납부(21)는 버퍼트레이(2) 위에 복수개가 형성되어 있다. 복수개의 수납부(21) 중에서 어느 하나가 제1버퍼영역(D)에 위치되면, 나머지 중 하나가 제2버퍼영역(E)에 위치될 수 있다.The accommodating part 21 is formed on the buffer tray 2 in plurality. When any one of the plurality of accommodating parts 21 is located in the first buffer area D, one of the other parts may be located in the second buffer area E. FIG.

따라서, 반도체 소자에 대해 제1버퍼영역(D)에서 이루어지는 작업 및 제2버퍼영역(E)에서 이루어지는 작업이 동시에 이루어질 수 있으므로, 작업시간을 단축시킬 수 있고, 작업의 효율성을 향상시킬 수 있다.Therefore, the work performed in the first buffer region D and the work performed in the second buffer region E can be performed at the same time with respect to the semiconductor device, thereby reducing the work time and improving the work efficiency.

상기 수납부들(21) 중에서 제1버퍼영역(D) 및 제2버퍼영역(E)에 위치하지 않은 적어도 하나의 수납부(21)는 대기영역(F)에 위치할 수 있으므로, 제1버퍼영역(D) 또는 제2버퍼영역(E)에 위치하기 위한 대기시간을 줄임으로써 작업시간을 더 단축시킬 수 있다.At least one accommodating part 21 of the accommodating parts 21 that is not located in the first buffer area D and the second buffer area E may be located in the standby area F, and thus, the first buffer area. The working time can be further shortened by reducing the waiting time for the (D) or the second buffer area (E).

상기 수납부들(21)에 구비되는 수납홈들(211)은 제1버퍼영역(D) 및 제2버퍼영역(E)에서 서로 직교하는 배열방향을 향하도록 상기 버퍼트레이(2)에 형성될 수 있다. 즉, 상기 제1버퍼영역(D) 및 제2버퍼영역(E)의 수납홈(211)에 수납된 반도체 소자들은 그 배열방향이 서로 직교하도록 배치된다. 이는 고객트레이(C)에 수납되는 반도체 소자의 방향 및 테스트트레이(200)에 수납되는 반도체 소자의 방향이 서로 직교하는 방향을 향하는 경우에 적용된다.The accommodating grooves 211 provided in the accommodating parts 21 may be formed in the buffer tray 2 so as to face an array direction orthogonal to each other in the first buffer area D and the second buffer area E. FIG. have. That is, the semiconductor devices accommodated in the accommodation grooves 211 of the first buffer region D and the second buffer region E are arranged such that their arrangement directions are perpendicular to each other. This applies to the case where the direction of the semiconductor element accommodated in the customer tray C and the direction of the semiconductor element accommodated in the test tray 200 are oriented at right angles to each other.

상기 수납부들(21)은 회전축(2a)으로부터 각각 동일한 거리(21D)에 배치되어서 상기 버퍼트레이(2) 위에 형성될 수 있다. 이에 따라, 상기 수납부들(21)은 수납홈들(211)이 제1버퍼영역(D) 및 제2버퍼영역(E)에서 항상 동일한 위치 및 방향을 향하도록 위치될 수 있다.The accommodating parts 21 may be formed at the same distance 21D from the rotation shaft 2a and formed on the buffer tray 2. Accordingly, the accommodating parts 21 may be positioned such that the accommodating grooves 211 always face the same position and direction in the first buffer area D and the second buffer area E. FIG.

따라서, 반도체 소자에 대해 제1버퍼영역(D)에서 이루어지는 작업 및 제2버퍼영역(E)에서 이루어지는 작업 각각은 항상 동일한 위치에서 이루어질 수 있으므로, 작업의 효율성을 향상시킬 수 있다.Therefore, the work performed in the first buffer region D and the work performed in the second buffer region E with respect to the semiconductor element may be always performed at the same position, thereby improving work efficiency.

상기 수납부들(21)은 회전축(2a)을 중심으로 하여 회전방향을 따라 서로 동일한 회전각(2b)으로 이격되어서 상기 버퍼트레이(2) 위에 배치되어 있다. 이 경우, 상기 회전유닛은 상기 수납부들(21)이 이격된 회전각(2b)만큼 상기 버퍼트레이(2)를 회전시킬 수 있다.The accommodating parts 21 are disposed on the buffer tray 2 so as to be spaced apart from each other at the same rotation angle 2b along the rotation direction with respect to the rotation shaft 2a. In this case, the rotation unit may rotate the buffer tray 2 by a rotation angle 2b in which the accommodating parts 21 are spaced apart.

도 5에 도시된 바와 같이, 상기 버퍼트레이(2)에 4개의 수납부(21)가 형성되어 있는 경우, 상기 수납부들(21)은 90°씩 이격되어서 상기 버퍼트레이(2)에 배치 되어 있다. 상기 회전유닛은 한번에 90°만큼 상기 버퍼트레이(2)를 회전시킨다.As shown in FIG. 5, when four accommodating parts 21 are formed in the buffer tray 2, the accommodating parts 21 are disposed at the buffer tray 2 by being spaced apart by 90 °. . The rotating unit rotates the buffer tray 2 by 90 ° at a time.

도시되지는 않았지만, 상기 버퍼트레이(2)에 8개의 수납부(21)가 형성되어 있는 경우, 상기 수납부들(21)은 45°씩 이격되어서 상기 버퍼트레이(2)에 배치되어 있다. 상기 회전유닛은 한번에 45°만큼 상기 버퍼트레이(2)를 회전시킨다.Although not shown, when eight storage units 21 are formed in the buffer tray 2, the storage units 21 are disposed at the buffer tray 2 spaced apart by 45 °. The rotating unit rotates the buffer tray 2 by 45 ° at a time.

상기 버퍼트레이(2)에 더 많은 개수의 수납부(21)가 형성될수록, 상기 회전유닛은 한번에 작은 회전각만큼 상기 버퍼트레이(2)를 회전시킬 수 있다. 따라서, 제1버퍼영역(D) 및 제2버퍼영역(E)에 다음 수납부들(21)을 위치시키기 위해 소요되는 시간을 줄일 수 있다.As the number of accommodating portions 21 is formed in the buffer tray 2, the rotating unit may rotate the buffer tray 2 by a small rotation angle at a time. Therefore, the time required for positioning the next accommodating parts 21 in the first buffer area D and the second buffer area E can be reduced.

여기서, 상기 버퍼트레이(2)에 더 많은 개수의 수납부(21)가 형성될수록 상기 버퍼트레이(2)의 크기가 증대되므로, 상기 수납부(21)의 개수는 핸들러에 상기 반도체 소자 회전장치(1)를 설치할 수 있는 공간을 고려하여 결정하여야 한다.In this case, as the number of the accommodating portions 21 is formed in the buffer tray 2, the size of the buffer tray 2 increases, so that the number of the accommodating portions 21 is connected to the handler. 1) It should be decided considering the space where it can be installed.

도 3b 및 도 6을 참고하면, 본 발명의 또 다른 실시예에 따른 반도체 소자 회전장치(1)에 있어서, 상기 버퍼트레이(2)는 다음과 같이 이루어질 수 있다.3B and 6, in the semiconductor device rotating apparatus 1 according to another embodiment of the present invention, the buffer tray 2 may be formed as follows.

상기 버퍼트레이(2) 위에는 서로간에 90°의 회전각을 가지고 이격되어 있는 제1수납부(21a), 제2수납부(21b), 제3수납부(21c), 및 제4수납부(21d)가 형성되어 있다.On the buffer tray 2, the first storage portion 21a, the second storage portion 21b, the third storage portion 21c, and the fourth storage portion 21d spaced apart from each other with a rotation angle of 90 ° to each other. ) Is formed.

상기 버퍼트레이(2)가 회전되면, 상기 제1수납부(21a), 제2수납부(21b), 제3수납부(21c), 및 제4수납부(21d)는 제1버퍼영역(D), 제2버퍼영역(E), 및 대기영역(F)에 순차적으로 위치된다.When the buffer tray 2 is rotated, the first storage portion 21a, the second storage portion 21b, the third storage portion 21c, and the fourth storage portion 21d are formed in the first buffer region D. FIG. ), The second buffer region E, and the standby region F.

상기 제1수납부(21a) 및 제3수납부(21c)는 회전축(2a)을 기준으로 하여 180°의 회전각을 가지고 배치된다. 상기 제1수납부(21a) 및 제3수납부(21c)은 상기 버퍼트레이(2) 위에서 대각선 방향에 배치되어 있다. 상기 제1수납부(21a)에 구비되는 수납홈들(211a) 및 상기 제3수납부(21c)에 구비되는 수납홈들(211c)은 서로 동일한 배열방향을 향하도록 상기 버퍼트레이(2) 위에 형성되어 있다.The first accommodating part 21a and the third accommodating part 21c are disposed with a rotation angle of 180 ° based on the rotation shaft 2a. The first storage portion 21a and the third storage portion 21c are arranged diagonally on the buffer tray 2. The accommodating grooves 211a provided in the first accommodating portion 21a and the accommodating grooves 211c provided in the third accommodating portion 21c are disposed on the buffer tray 2 so as to face the same arrangement direction. Formed.

상기 제2수납부(21b) 및 제4수납부(21d)는 회전축(2a)을 기준으로 하여 180°의 회전각을 가지고 배치된다. 상기 제2수납부(21b) 및 제4수납부(21d)는 상기 버퍼트레이(2) 위에서 상기 제1수납부(21a) 및 제3수납부(21c)가 형성되어 있는 대각선 방향과 직교하는 대각선 방향에 배치되어 있다. 상기 제2수납부(21b)에 구비되는 수납홈들(211b) 및 상기 제4수납부(21d)에 구비되는 수납홈들(211d)은 서로 동일한 배열방향을 향하도록 상기 버퍼트레이(2) 위에 형성되어 있다.The second accommodating portion 21b and the fourth accommodating portion 21d are disposed with a rotation angle of 180 ° based on the rotation shaft 2a. The second accommodating portion 21b and the fourth accommodating portion 21d are diagonally orthogonal to a diagonal direction in which the first accommodating portion 21a and the third accommodating portion 21c are formed on the buffer tray 2. It is arranged in the direction. The accommodating grooves 211b provided in the second accommodating portion 21b and the accommodating grooves 211d provided in the fourth accommodating portion 21d are disposed on the buffer tray 2 so as to face the same arrangement direction. Formed.

상기 제1수납부(21a) 및 상기 제3수납부(21c)와, 상기 제2수납부(21b) 및 제4수납부(21d)는 서로 직교하는 방향을 향하도록 상기 버퍼트레이(2)에 형성되어 있다. 이 경우, 상기 제1수납부(21a) 및 제3수납부(21c)에 구비되는 수납홈들(211a, 211c)과, 상기 제2수납부(21b) 및 제4수납부(21d)에 구비되는 수납홈들(211b, 211d)은 서로 직교하는 방향을 향하도록 상기 버퍼트레이(2)에 형성되어 있다.The first storage portion 21a and the third storage portion 21c and the second storage portion 21b and the fourth storage portion 21d are disposed in the buffer tray 2 so as to face in directions perpendicular to each other. Formed. In this case, the receiving grooves 211a and 211c provided in the first and third receiving parts 21a and 21c and the second and second receiving parts 21b and 21d are provided. The receiving grooves 211b and 211d are formed in the buffer tray 2 so as to face in directions perpendicular to each other.

즉, 상기 제1수납부(21a) 및 상기 제3수납부(21c)에 수납되는 반도체 소자들의 배열방향과, 상기 제2수난부(21b) 및 제4수납부(21d)에 수납되는 반도체 소자들의 배열방향은 서로 수직일 수 있다.That is, the arrangement direction of the semiconductor elements accommodated in the first and second accommodating portions 21a and 21c and the semiconductor elements accommodated in the second and fourth receiving portions 21b and 21d. The direction of the arrangement may be perpendicular to each other.

따라서, 본 발명의 또 다른 실시예에 따른 반도체 소자 회전장치(1)는 버퍼트레이(2)의 크기를 줄일 수 있고, 이에 따라 핸들러에 반도체 소자 회전장치(1)를 설치하기 위한 공간을 줄일 수 있다.Therefore, the semiconductor device rotating apparatus 1 according to another embodiment of the present invention can reduce the size of the buffer tray 2, thereby reducing the space for installing the semiconductor device rotating apparatus 1 in the handler. have.

이하에서는 본 발명에 따른 핸들러의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of a handler according to the present invention will be described in detail.

도 7은 본 발명에 따른 핸들러의 개략적인 사시도, 도 8은 본 발명에 따른 핸들러에서 챔버부를 개략적으로 나타낸 정면도이다.Figure 7 is a schematic perspective view of the handler according to the present invention, Figure 8 is a front view schematically showing the chamber portion in the handler according to the present invention.

도 7 및 도 8을 참고하면, 본 발명에 따른 핸들러(10)는 챔버부(11), 로딩부(12), 언로딩부(13), 및 반도체 소자 회전장치(1)를 포함한다.7 and 8, the handler 10 according to the present invention includes a chamber portion 11, a loading portion 12, an unloading portion 13, and a semiconductor device rotating apparatus 1.

상기 챔버부(11)는 하이픽스보드(H)가 상온의 환경에서뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록 제1챔버(111), 테스트챔버(112), 및 제2챔버(113)를 포함한다.The chamber unit 11 includes the first chamber 111, the test chamber 112, and the second chamber so that the high fix board H can test the semiconductor device not only at room temperature but also at high or low temperature. (113).

상기 제1챔버(111)는 테스트트레이(200)에 수납된 테스트될 반도체 소자를 테스트 온도로 조절한다. 상기 제1챔버(111)는 테스트될 반도체 소자를 가열 또는 냉각시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.The first chamber 111 adjusts the semiconductor device to be tested contained in the test tray 200 to a test temperature. The first chamber 111 may include at least one of an electrothermal heater or a liquid nitrogen injection system so as to heat or cool the semiconductor device to be tested.

상기 제1챔버(111)는 테스트트레이(200)를 한스텝씩 상승시키면서 테스트될 반도체 소자를 테스트 온도로 조절할 수 있다. 테스트될 반도체 소자가 테스트 온도로 조절되면, 상기 테스트트레이(200)는 상기 제1챔버(111)에서 상기 테스트챔버(112)로 이송된다.The first chamber 111 may adjust the semiconductor device to be tested at a test temperature while raising the test tray 200 by one step. When the semiconductor device to be tested is adjusted to a test temperature, the test tray 200 is transferred from the first chamber 111 to the test chamber 112.

상기 테스트챔버(112)는 테스트트레이(200)에 구비되는 상기 접속부(201)를 하이픽스보드(H)에 접속시킨다. 상기 테스트챔버(112)에는 하이픽스보드(H)가 수직으로 설치되고, 하이픽스보드(H)의 일부 또는 전부가 내측으로 삽입 설치될 수 있다.The test chamber 112 connects the connection part 201 provided in the test tray 200 to the high fix board H. The high fix board H may be vertically installed in the test chamber 112, and part or all of the high fix board H may be inserted into the test chamber 112.

상기 테스트챔버(112)는 반도체 소자를 테스트 온도로 유지시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.The test chamber 112 may include at least one of an electrothermal heater or a liquid nitrogen injection system to maintain the semiconductor device at a test temperature.

상기 테스트챔버(112)는 수용부(300) 및 이동유닛(301)을 포함할 수 있다.The test chamber 112 may include a receiving part 300 and a moving unit 301.

상기 수용부(300)는 복수개의 테스트트레이(200)를 수용할 수 있도록 복수개가 구비된다. 상기 수용부들(300)은 테스트트레이(200)의 접속부(201)가 수평상태로 하이픽스보드(H)를 향하도록, 복수개의 테스트트레이(200)를 수평상태로 수용할 수 있다. 이 경우 복수개의 테스트트레이(200)는 수직방향으로 적층 수용된다.The accommodation part 300 is provided in plural to accommodate the plurality of test trays 200. The accommodation units 300 may accommodate the plurality of test trays 200 in a horizontal state such that the connection part 201 of the test tray 200 faces the high fix board H in a horizontal state. In this case, the plurality of test trays 200 are stacked in the vertical direction.

상기 수용부들(300)은 도시되지는 않았지만, 테스트트레이(200)의 접속부(201)가 수직상태로 하이픽스보드(H)를 향하도록, 복수개의 테스트트레이(200)를 수직상태로 수용할 수도 있다. 이 경우, 복수개의 테스트트레이(200)는 수평방향으로 인접 수용된다.Although not shown, the receiving parts 300 may accommodate the plurality of test trays 200 in a vertical state such that the connection part 201 of the test tray 200 faces the high fix board H in a vertical state. have. In this case, the plurality of test trays 200 are adjacently received in the horizontal direction.

상기 이동유닛(301)은 복수개의 테스트트레이(200)를 개별적으로 또는 동시에 하이픽스보드(H)가 설치된 방향으로 이동시킬 수 있다. 상기 이동유닛(301)은 테스트트레이(200)를 하이픽스보드(H)가 설치된 방향으로 이동시킴으로써, 상기 접속부(201)를 하이픽스보드(H)에 접속시킨다.The mobile unit 301 may move the plurality of test trays 200 individually or simultaneously in a direction in which the high fix board H is installed. The mobile unit 301 connects the connection part 201 to the high fix board H by moving the test tray 200 in the direction in which the high fix board H is installed.

상기 이동유닛(301)은 통상적인 액츄에이터가 이용될 수 있고, 복수개의 테스트트레이(200)를 개별적으로 이동시키기 위해 복수개가 설치될 수 있다. 상기 이동유닛(301)은 복수개가 구비되는 상기 수용부(300) 각각에 설치될 수 있다.A typical actuator may be used for the mobile unit 301, and a plurality of mobile units 301 may be installed to individually move the plurality of test trays 200. The mobile unit 301 may be installed in each of the receiving portion 300 is provided with a plurality.

여기서, 상기 테스트챔버(112)는 복수개의 테스트트레이(200)를 수용할 수 있으므로, 테스트트레이(200)의 크기를 증가시킬 필요없이 짧은 시간에 더 많은 반도체 소자를 하이픽스보드(H)에 접속시킬 수 있다.Here, the test chamber 112 may accommodate a plurality of test trays 200, so that more semiconductor devices are connected to the high fix board H in a short time without increasing the size of the test tray 200. You can.

따라서, 상기 핸들러(10)는 하나의 테스트트레이(200)에 대한 로딩공정 및 언로딩공정에 소요되는 시간을 증가시키지 않거나 최소한으로 증가시키면서, 짧은 시간에 더 많은 반도체 소자를 하이픽스보드(H)에 접속시킬 수 있다.Therefore, the handler 10 does not increase or minimize the time required for the loading and unloading processes for one test tray 200, while increasing the number of semiconductor devices in a short time. Can be connected to

반도체 소자에 대한 테스트가 완료되면, 테스트 완료된 반도체 소자가 수납된 테스트트레이(200)는 상기 테스트챔버(112)에서 상기 제2챔버(113)로 이송된다.When the test for the semiconductor device is completed, the test tray 200 containing the tested semiconductor device is transferred from the test chamber 112 to the second chamber 113.

상기 테스트챔버(112)는 적어도 하나 이상의 복수개가 설치될 수 있다. 상기 테스트챔버(112)에는 각각 하이픽스보드(H)가 설치된다.At least one or more test chambers 112 may be installed. High test boards (H) are respectively installed in the test chambers (112).

상기 테스트챔버(112)는 복수개가 수평방향(X축방향, 도 7에 도시됨)으로 인접 설치될 수 있다. 상기 핸들러(10)는 테스트챔버(112)의 설치 개수가 증가할수록 짧은 시간에 더 많은 반도체 소자를 하이픽스보드(H)에 접속시킬 수 있다. 그러나, 테스트챔버(112)의 설치 개수가 증가할수록, 핸들러(10)의 크기가 증가하게 되므로, 테스트챔버(112)의 설치 개수는 핸들러(1)의 크기 증가량을 고려하여 결정하여야 한다.The plurality of test chambers 112 may be adjacently installed in a horizontal direction (X-axis direction, shown in FIG. 7). As the number of installations of the test chamber 112 increases, the handler 10 may connect more semiconductor devices to the high fix board H in a short time. However, since the size of the handler 10 increases as the number of installations of the test chamber 112 increases, the number of installations of the test chamber 112 should be determined in consideration of the size increase of the handler 1.

본 발명의 일실시예에 따른 핸들러(10)는 도 7에 도시된 바와 같이, 수평방향으로 인접 설치되는 제1테스트챔버(112a) 및 제2테스트챔버(112b)를 포함할 수 있다. 상기 제1테스트챔버(112a)는 제1챔버(111)에 인접 설치되고, 상기 제2테스트챔버(112b)는 제2챔버(113)에 인접 설치될 수 있다.As illustrated in FIG. 7, the handler 10 according to the exemplary embodiment of the present invention may include a first test chamber 112a and a second test chamber 112b installed adjacent to each other in a horizontal direction. The first test chamber 112a may be installed adjacent to the first chamber 111, and the second test chamber 112b may be installed adjacent to the second chamber 113.

상기 테스트챔버(112)는 도 8에 도시된 바와 같이, 상하로 적층 설치되는 상부챔버(1121) 및 하부챔버(1122)를 포함하여 이루어질 수 있다. As illustrated in FIG. 8, the test chamber 112 may include an upper chamber 1121 and a lower chamber 1122 stacked on top of each other.

따라서, 상기 테스트챔버(112)는 상부챔버(1121) 및 하부챔버(1122)로 분할됨으로써, 각각의 체적을 줄일 수 있고, 이에 따라 테스트트레이(200)에 수납된 반 도체 소자를 테스트 온도로 용이하게 유지시킬 수 있다.Therefore, the test chamber 112 is divided into the upper chamber 1121 and the lower chamber 1122, thereby reducing the volume of each, thereby facilitating the semiconductor element accommodated in the test tray 200 at the test temperature. Can be maintained.

상기 상부챔버(1121) 및 상기 하부챔버(1122)는 각각 복수개의 테스트트레이(200)를 수용하고, 각 테스트트레이(200)의 접속부(201)를 하이픽스보드(H)에 접속시킨다. 상기 상부챔버(1121) 및 상기 하부챔버(1122)에는 하이픽스보드(H)가 각각 설치될 수 있다.The upper chamber 1121 and the lower chamber 1122 each receive a plurality of test trays 200, and connect the connection portions 201 of the test trays 200 to the high fix board H. A high fix board H may be installed in the upper chamber 1121 and the lower chamber 1122, respectively.

상기 상부챔버(1121) 및 상기 하부챔버(1122)는 각각 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있고, 각각 적어도 하나의 이동유닛(301)을 포함할 수 있다.The upper chamber 1121 and the lower chamber 1122 may each include at least one of a heat transfer heater or a liquid nitrogen injection system, and each may include at least one moving unit 301.

상기 제2챔버(113)는 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다. 상기 제2챔버(113)는 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다. 상기 제2챔버(113)는 테스트트레이(200)를 한스텝씩 하강시키면서 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있다.The second chamber 113 restores the tested semiconductor device accommodated in the test tray 200 to room temperature. The second chamber 113 may include at least one of an electrothermal heater or a liquid nitrogen injection system to restore the tested semiconductor device to room temperature. The second chamber 113 may restore the tested semiconductor device to room temperature while lowering the test tray 200 by one step.

여기서, 상기 핸들러(10)는 테스트트레이 이송장치(미도시, 이하 같음)를 포함할 수 있는데, 이는 상기 테스트챔버(112)가 복수개의 테스트트레이(200)를 하이픽스보드(H)에 접속시킬 수 있어서, 각 테스트트레이(200)마다 테스트에 소요되는 시간이 달라질 수 있기 때문이다.Here, the handler 10 may include a test tray feeder (not shown, which will be described below), which may allow the test chamber 112 to connect the plurality of test trays 200 to the high fix board H. This is because the time required for the test may vary for each test tray 200.

따라서, 복수개의 테스트트레이(200) 중에서 반도체 소자에 대한 테스트가 먼저 완료되는 테스트트레이(200)부터 상기 테스트챔버(112)에서 분리하고, 테스트될 반도체 소자가 수납된 테스트트레이(200)를 상기 테스트챔버(112)로 이송하면, 인덱스 타임을 줄일 수 있다.Accordingly, the test tray 200 is detached from the test chamber 112 from the test tray 200 in which a test for a semiconductor device is completed among the plurality of test trays 200, and the test tray 200 in which the semiconductor device to be tested is stored is tested. Transferring to the chamber 112 can reduce the index time.

인덱스 타임이란 하나의 테스트트레이(200)에 수납된 반도체 소자가 하이픽스보드(H)에 접속된 후에, 다른 테스트트레이(200)에 수납된 반도체 소자가 하이픽스보드(H)에 접속될 때까지의 시간을 말한다. 인덱스 타임을 줄이게 되면, 로딩공정 및 언로딩공정이 완료된 테스트트레이가 다음 공정을 수행하기 위한 구성으로 이송될 때까지 소요되는 대기시간을 줄일 수 있다.The index time means that after the semiconductor device housed in one test tray 200 is connected to the high fix board H, the semiconductor device housed in another test tray 200 is connected to the high fix board H. Says time. By reducing the index time, it is possible to reduce the waiting time until the test trays having completed the loading process and the unloading process are transferred to the configuration for performing the next process.

상기 테스트트레이 이송장치는 반도체 소자에 대한 테스트가 먼저 완료되는 테스트트레이(200)부터 상기 수용부(300)에서 분리하고, 상기 테스트트레이(200)가 분리되어 비게되는 수용부(300)에 테스트될 반도체 소자가 수납된 테스트트레이(200)를 이송할 수 있다.The test tray transfer apparatus is separated from the test tray 200 in which the test for the semiconductor device is completed first from the accommodating part 300, and the test tray 200 is separated from the test tray 200. The test tray 200 in which the semiconductor device is accommodated may be transferred.

상기 테스트트레이 이송장치는 하이픽스보드(H)가 상기 테스트챔버(112)에 설치되는 반대방향에서 상기 하이픽스보드(H)에 대향되게 설치될 수 있다. 상기 테스트트레이 이송장치는 테스트챔버(112)가 복수개 설치되면, 이에 상응하는 개수로 설치될 수 있다.The test tray feeder may be installed to face the high fix board H in an opposite direction in which the high fix board H is installed in the test chamber 112. The test tray transport apparatus may be installed in a number corresponding to the test chamber 112 when a plurality of test chambers 112 are installed.

이러한 테스트트레이 이송장치를 수용하기 위해서, 상기 챔버부(11)는 테스트트레이 이송장치를 그 내부에 수용할 수 있는 제3챔버(114)를 더 포함할 수 있다.In order to accommodate the test tray transport apparatus, the chamber part 11 may further include a third chamber 114 capable of accommodating the test tray transport apparatus therein.

상기 제3챔버(114)는 테스트트레이(200)에 수납된 테스트될 반도체 소자를 테스트 온도로 유지시킬 수 있도록, 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.The third chamber 114 may include at least one of an electrothermal heater or a liquid nitrogen injection system to maintain the semiconductor device to be tested contained in the test tray 200 at a test temperature.

따라서, 테스트될 반도체 소자가 수납된 테스트트레이(200)가 상기 제1챔버(111)에서 상기 테스트트레이 이송장치를 경유하여 상기 테스트챔버(112)로 이송되더라도, 테스트될 반도체 소자는 테스트 온도로 유지될 수 있다.Therefore, even if the test tray 200 containing the semiconductor device to be tested is transferred from the first chamber 111 to the test chamber 112 via the test tray transfer device, the semiconductor device to be tested is maintained at the test temperature. Can be.

도 3 내지 도 7을 참고하면, 상기 로딩부(12)는 테스트될 반도체 소자를 테스트트레이(200)에 수납시킨다. 상기 로딩부(12)는 로딩스택커(121), 로딩픽커(122), 및 제1회전장치(1a)를 포함할 수 있다.3 to 7, the loading unit 12 accommodates the semiconductor device to be tested in the test tray 200. The loading unit 12 may include a loading stacker 121, a loading picker 122, and a first rotating device 1a.

상기 로딩스택커(121)는 테스트될 반도체 소자가 수납된 복수개의 고객트레이를 저장한다.The loading stacker 121 stores a plurality of customer trays in which semiconductor devices to be tested are stored.

상기 로딩픽커(122)는 X축방향 및 Y축방향으로 이동가능하게 설치되고, 반도체 소자를 흡착할 수 있는 노즐을 포함한다. 상기 로딩픽커(122)는 제1로딩픽커(122a) 및 제2로딩픽커(122b)를 포함할 수 있다.The loading picker 122 is installed to be movable in the X-axis direction and the Y-axis direction, and includes a nozzle capable of absorbing the semiconductor device. The loading picker 122 may include a first loading picker 122a and a second loading picker 122b.

상기 제1로딩픽커(122a)는 로딩스택커(121)에 위치된 고객트레이에서 테스트될 반도체 소자를 집어내어, 상기 제1회전장치(1a)에 구비되는 수납홈들(211) 중에서 제1로딩버퍼영역(D1)에 위치된 수납홈들(211)에 수납시킨다.The first loading picker 122a picks up the semiconductor device to be tested from the customer tray located in the loading stacker 121 and loads the first loading among the receiving grooves 211 provided in the first rotating device 1a. It is accommodated in the receiving grooves 211 located in the buffer area D1.

제1로딩버퍼영역(D1)은 로딩스택커(121)에 위치된 고객트레이에 수납된 테스트될 반도체 소자가, 제1회전장치(1a)에 구비되는 수납홈들(211)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제1로딩버퍼영역(D1)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 방향이 고객트레이에 수납된 테스트될 반도체 소자의 방향과 일치되도록 전환된다.The first loading buffer area D1 is used to transfer the semiconductor elements to be tested and accommodated in the customer tray positioned in the loading stacker 121 to the receiving grooves 211 provided in the first rotating device 1a. This is an area where the accommodating part 21 is located. The receiving grooves 211 provided in the accommodating portion 21 positioned in the first loading buffer region D1 are switched so that their directions coincide with the directions of the semiconductor device to be tested stored in the customer tray.

상기 제2로딩픽커(122b)는 제1회전장치(1a)에 구비되는 수납홈들(211) 중에 서, 제2로딩버퍼영역(E1)에 위치된 수납홈들(211)에서 테스트될 반도체 소자를 집어내어, 로딩영역(12a)에 위치된 테스트트레이(200)에 수납시킨다.The second loading picker 122b is a semiconductor device to be tested in the receiving grooves 211 located in the second loading buffer region E1 among the receiving grooves 211 provided in the first rotating device 1a. Is picked up and stored in the test tray 200 located in the loading area 12a.

제2로딩버퍼영역(E1)은 수납홈들(211)에 수납된 테스트될 반도체 소자가, 테스트트레이(200)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제2로딩버퍼영역(E1)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 방향이 테스트트레이(200)에 구비되는 소켓(203)에 테스트될 반도체 소자가 수납되는 방향과 일치되도록 전환된다.The second loading buffer area E1 is an area in which the accommodating part 21 is positioned so that the semiconductor device to be tested accommodated in the accommodating grooves 211 is transferred to the test tray 200 and accommodated. The receiving grooves 211 provided in the accommodating portion 21 positioned in the second loading buffer region E1 have a direction in which the semiconductor element to be tested is accommodated in the socket 203 provided in the test tray 200. To match.

상기 제1회전장치(1a)는 테스트될 반도체 소자가 상기 로딩스택커(121)에 위치된 고객트레이에서 로딩영역(12a)에 위치된 테스트트레이(200)로 이송되는 경로 상에 설치될 수 있다.The first rotating device 1a may be installed on a path in which the semiconductor device to be tested is transferred from the customer tray located in the loading stacker 121 to the test tray 200 located in the loading area 12a. .

상기 제1회전장치(1a)에 구비되는 수납부들(21)은 제1로딩버퍼영역(D1) 및 제2로딩버퍼영역(E1)에 순차적으로 위치된다.The accommodating parts 21 provided in the first rotating device 1a are sequentially positioned in the first loading buffer region D1 and the second loading buffer region E1.

제1로딩버퍼영역(D1) 및 제2로딩버퍼영역(E1)에 위치하지 않은 적어도 하나의 수납부(21)는 로딩대기영역(F1)에 위치된다. 로딩대기영역(F1)은 제1로딩버퍼영역(D1)을 거쳐 테스트될 반도체 소자가 수납된 수납부(21)가, 제2로딩버퍼영역(E1)에 위치되기 전에 대기하는 위치일 수 있다.At least one accommodating portion 21 that is not positioned in the first loading buffer region D1 and the second loading buffer region E1 is positioned in the loading standby region F1. The loading standby region F1 may be a position where the accommodating portion 21 in which the semiconductor device to be tested is accommodated through the first loading buffer region D1 is waiting before being placed in the second loading buffer region E1.

도 3 내지 도 7을 참고하면, 상기 언로딩부(13)는 로딩부(12)의 옆에 배치되고, 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를 테스트트레이(200)에서 분리하여 테스트 결과에 따라 등급별로 분류한다. 상기 언로딩부(13)는 언로딩스택커(131), 언로딩픽커(132), 및 제2회전장치(1b)를 포함할 수 있다.3 to 7, the unloading unit 13 is disposed next to the loading unit 12, and the test completed semiconductor device accommodated in the test tray 200 is separated from the test tray 200 and tested. Classify according to the result. The unloading unit 13 may include an unloading stacker 131, an unloading picker 132, and a second rotating device 1b.

상기 언로딩스택커(131)는 테스트 완료된 반도체 소자가 수납된 복수개의 고객트레이를 저장한다. 상기 언로딩스택커(131)에 저장되는 복수개의 고객트레이는 테스트 완료된 반도체 소자를 테스트 결과에 따라 수납할 수 있도록 언로딩스택커(131)에서 등급별로 서로 다른 위치에 저장된다.The unloading stacker 131 stores a plurality of customer trays in which the tested semiconductor devices are stored. The plurality of customer trays stored in the unloading stacker 131 are stored in different positions for each grade in the unloading stacker 131 to accommodate the tested semiconductor device according to the test result.

상기 언로딩픽커(132)는 제1언로딩픽커(132a) 및 제2언로딩픽커(132b)를 포함할 수 있다.The unloading picker 132 may include a first unloading picker 132a and a second unloading picker 132b.

상기 제1언로딩픽커(132a)는 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서, 제1언로딩버퍼영역(D2)에 위치된 수납홈들(211)에서 테스트 완료된 반도체 소자를 집어내어, 상기 언로딩스택커(131)에 위치된 고객트레이에 수납시킨다.The first unloading picker 132a is tested in the receiving grooves 211 located in the first unloading buffer region D2 among the receiving grooves 211 provided in the second rotating device 1b. The device is picked up and stored in a customer tray located in the unloading stacker 131.

제1언로딩버퍼영역(D2)은 수납홈들(211)에 수납된 테스트 완료된 반도체 소자가, 언로딩스택커(131)에 위치된 고객트레이로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제1언로딩버퍼영역(D2)에 위치되는 수납부(21)에 구비되는 수납홈들(211)은 그 방향이 상기 언로딩스택커(131)에 위치된 고객트레이에 테스트 완료된 반도체 소자가 수납되는 방향과 일치되도록 전환된다.The first unloading buffer area D2 includes the receiving part 21 so that the tested semiconductor device accommodated in the receiving grooves 211 is transferred to the customer tray located in the unloading stacker 131. The area where it is located. The receiving grooves 211 provided in the accommodating portion 21 positioned in the first unloading buffer area D2 are accommodated in the direction of the customer tray positioned in the unloading stacker 131. Switch to match the direction in which

상기 제2언로딩픽커(132b)는 언로딩영역(13a)에 위치된 테스트트레이(200)에서 테스트 완료된 반도체 소자를 분리하여, 상기 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서 제2언로딩버퍼영역(E2)에 위치된 수납홈들(211)에 수납시킨다.The second unloading picker 132b separates the tested semiconductor device from the test tray 200 located in the unloading area 13a and includes the receiving grooves 211 provided in the second rotating device 1b. It is accommodated in the receiving grooves 211 located in the second unloading buffer area (E2).

제2언로딩버퍼영역(E2)은 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자가, 수납홈들(211)로 옮겨져 수납되기 위해서, 상기 수납부(21)가 위치되는 영역이다. 제2언로딩버퍼영역(E2)에 위치되는 수납부(21)에 구비되는 수납홈들(211) 은, 그 방향이 테스트트레이(200)에 구비되는 소켓(203)에 테스트 완료된 반도체 소자가 수납되는 방향과 일치되도록 전환된다.The second unloading buffer area E2 is an area where the accommodating part 21 is positioned so that the tested semiconductor device accommodated in the test tray 200 is transferred to the accommodating grooves 211 and accommodated therein. The receiving grooves 211 provided in the accommodating portion 21 positioned in the second unloading buffer region E2 have their tested semiconductor elements stored in the sockets 203 provided in the test tray 200. Switch to match the direction in which

상기 제2회전장치(1b)에 구비되는 수납부들(21)은 제1언로딩버퍼영역(D2) 및 제2언로딩버퍼영역(E2)에 순차적으로 위치된다.The accommodating parts 21 provided in the second rotating device 1b are sequentially positioned in the first unloading buffer area D2 and the second unloading buffer area E2.

제1언로딩버퍼영역(D2) 및 제2언로딩버퍼영역(E2)에 위치하지 않은 적어도 하나의 수납부(21)는 언로딩대기영역(F2)에 위치된다. 언로딩대기영역(F2)은 제1언로딩버퍼영역(D2)을 거쳐 비게되는 수납부(21)가, 제2언로딩버퍼영역(E2)에 위치되기 전에 대기하는 위치일 수 있다.At least one accommodating portion 21 that is not positioned in the first unloading buffer region D2 and the second unloading buffer region E2 is positioned in the unloading standby region F2. The unloading standby area F2 may be a position where the accommodating part 21, which is emptied through the first unloading buffer area D2, waits before being placed in the second unloading buffer area E2.

도 7 및 도 8을 참고하면, 상기 핸들러(10)는 트레이로딩부(14) 및 트레이언로딩부(15)를 더 포함할 수 있다.7 and 8, the handler 10 may further include a tray loading unit 14 and a tray unloading unit 15.

상기 트레이로딩부(14)는 상기 상부챔버(1121) 및 하부챔버(1122) 사이에 설치되고, 테스트될 반도체 소자가 수납된 적어도 하나의 테스트트레이(200)를 수용한다.The tray loading unit 14 is installed between the upper chamber 1121 and the lower chamber 1122, and accommodates at least one test tray 200 in which the semiconductor device to be tested is accommodated.

상기 트레이로딩부(14)가 설치됨에 따라, 테스트될 반도체 소자가 수납된 테스트트레이(200)는 상기 제1챔버(21)에서 상기 트레이로딩부(14)를 경유하여 상기 테스트트레이 이송장치로 이송될 수 있다. 상기 트레이로딩부(14)는 제1챔버(111)에서 테스트트레이(200)가 반출되는 통로와 동일한 높이에 형성되는 것이 바람직하다.As the tray loading unit 14 is installed, the test tray 200 containing the semiconductor device to be tested is transferred from the first chamber 21 to the test tray transfer device via the tray loading unit 14. Can be. The tray loading unit 14 may be formed at the same height as a passage through which the test tray 200 is carried out from the first chamber 111.

상기 트레이로딩부(14)는 도시되지는 않았지만, 테스트될 반도체 소자를 테스트 온도로 유지시킬 수 있도록 전열히터 또는 액체질소분사시스템 중 적어도 어 느 하나를 포함할 수 있다.Although not shown, the tray loading unit 14 may include at least one of an electrothermal heater or a liquid nitrogen injection system to maintain the semiconductor device to be tested at a test temperature.

상기 트레이언로딩부(15)는 상기 트레이로딩부(14)의 상측 또는 하측 중 어느 일측에 설치되고, 테스트 완료된 반도체 소자가 수납된 적어도 하나의 테스트트레이(200)를 수용한다.The traceunloading unit 15 is installed on either side of the upper or lower side of the tray loading unit 14 and accommodates at least one test tray 200 in which the tested semiconductor device is accommodated.

상기 트레이언로딩부(15)가 설치됨에 따라, 테스트 완료된 반도체 소자가 수납된 테스트트레이(200)는 상기 테스트트레이 이송장치에서 상기 트레이언로딩부(15)를 경유하여 상기 제2챔버(113)로 이송될 수 있다. 상기 트레이언로딩부(15)는 제2챔버(113)에서 테스트트레이(200)가 반입되는 통로와 동일한 높이에 형성되는 것이 바람직하다.As the tray loading unit 15 is installed, the test tray 200 in which the tested semiconductor device is accommodated is transferred to the second chamber 113 via the tray loading unit 15 in the test tray transfer device. Can be transferred to. The tracer loading part 15 is preferably formed at the same height as a passage through which the test tray 200 is carried in the second chamber 113.

상기 트레이언로딩부(15)는 도시되지는 않았지만, 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있도록 전열히터 또는 액체질소분사시스템 중 적어도 어느 하나를 포함할 수 있다.Although not shown, the traceunloading unit 15 may include at least one of an electrothermal heater or a liquid nitrogen injection system to restore the tested semiconductor device to room temperature.

이하에서는 본 발명에 따른 반도체 소자 제조방법에 대한 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of a method for manufacturing a semiconductor device according to the present invention will be described in detail.

도 3 내지 도 8을 참고하면, 본 발명에 따른 반도체 소자 제조방법은 하기와 같은 구성을 포함한다.Referring to Figures 3 to 8, the semiconductor device manufacturing method according to the present invention includes the configuration as follows.

우선, 테스트될 반도체 소자를 준비한다. 이러한 공정은 고객트레이에 테스트될 반도체 소자를 담아 로딩스택커(121)에 저장시키는 공정으로 이루어질 수 있다. 또한, 상기 반도체 소자는 메모리 또는 비메모리 반도체 소자, 모듈아이씨 등을 포함한다. First, a semiconductor device to be tested is prepared. Such a process may be performed by storing a semiconductor device to be tested in a customer tray and storing it in the loading stacker 121. In addition, the semiconductor device may include a memory or non-memory semiconductor device, a module IC, and the like.

다음, 상기 준비된 테스트될 반도체 소자를, 로딩부(12)에 설치되는 상기 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납시킨다.Next, the prepared semiconductor device to be tested is accommodated in the receiving grooves 211 provided in the semiconductor device rotating apparatus 1 installed in the loading unit 12.

이러한 공정은 상기 제1로딩픽커(122a)가 로딩스택커(121)에 위치된 고객트레이에서 상기 준비된 테스트될 반도체 소자를 집어내어, 상기 제1회전장치(1a)에 구비되는 수납홈들(211) 중에서 제1로딩버퍼영역(D1)에 위치된 수납홈들(211)에 수납시킴으로써 이루어질 수 있다.In this process, the first loading picker 122a picks up the prepared semiconductor device to be tested from the customer tray located in the loading stacker 121, and the receiving grooves 211 provided in the first rotating device 1a. ) May be accommodated in the receiving grooves 211 located in the first loading buffer region D1.

상기 제1회전장치(1a)에 구비되는 수납부들(211)은 제1로딩버퍼영역(D1), 제2로딩버퍼영역(E1), 및 로딩대기영역(F1)에 순차적으로 위치된다. 이는 상기 제1회전장치(1a)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The accommodating parts 211 provided in the first rotating device 1a are sequentially positioned in the first loading buffer area D1, the second loading buffer area E1, and the loading standby area F1. This may be achieved by rotating the buffer tray 2 by a rotating unit provided in the first rotating device 1a.

다음, 그 측면에 구비되고 하이픽스보드(H)에 접속되는 접속부(201), 반도체 소자가 수납되는 소켓(203), 및 상기 소켓(203)에 수납된 반도체 소자와 상기 접속부(201)를 서로 전기적으로 연결시키는 연결부(202)를 포함하는 테스트트레이(200)를 로딩영역(12a)에 위치시킨다.Next, the connection part 201 provided at the side surface and connected to the high fix board H, the socket 203 for accommodating the semiconductor element, and the semiconductor element and the connection part 201 accommodated in the socket 203 are mutually connected. The test tray 200 including the connecting portion 202 for electrically connecting is positioned in the loading area 12a.

이러한 공정은 테스트트레이(200)를 이송하는 이송수단(미도시, 이하 같음)에 의해 이루어질 수 있고, 언로딩공정이 완료되어 비게되는 테스트트레이(200)를 상기 언로딩영역(13a)에서 상기 로딩영역(12a)으로 이송함으로써 이루어질 수 있다. 상기 이송수단은 통상적인 액츄에이터를 포함하여 이루어질 수 있다.This process may be performed by a conveying means (not shown) for transferring the test tray 200, and the loading of the test tray 200 in the unloading area 13a where the unloading process is completed and emptied. This can be done by transferring to area 12a. The conveying means may comprise a conventional actuator.

다음, 상기 로딩부(12)에 설치되는 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납된 테스트될 반도체 소자를 로딩영역(12a)에 위치된 테스트트레 이(200)에 수납시킨다.Next, the semiconductor device to be tested, which is accommodated in the accommodation grooves 211 provided in the semiconductor device rotating apparatus 1 installed in the loading unit 12, is placed in the test tray 200 located in the loading area 12a. It is stored.

이러한 공정은 상기 제2로딩픽커(122b)가 제1회전장치(1a)에 구비되는 수납홈들(211) 중에서, 제2로딩버퍼영역(E1)에 위치된 수납홈들(211)에서 테스트될 반도체 소자를 집어내어, 로딩영역(12a)에 위치된 테스트트레이(200)에 수납시킴으로써 이루어질 수 있다.This process is to be tested in the receiving grooves 211 located in the second loading buffer region E1 among the receiving grooves 211 in which the second loading picker 122b is provided in the first rotating device 1a. The semiconductor device may be picked up and accommodated in the test tray 200 located in the loading area 12a.

상기 제1회전장치(1a)에 구비되는 수납부들(211)은 제1로딩버퍼영역(D1), 제2로딩버퍼영역(E1), 및 로딩대기영역(F1)에 순차적으로 위치된다. 이는 상기 제1회전장치(1a)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The accommodating parts 211 provided in the first rotating device 1a are sequentially positioned in the first loading buffer area D1, the second loading buffer area E1, and the loading standby area F1. This may be achieved by rotating the buffer tray 2 by a rotating unit provided in the first rotating device 1a.

다음, 테스트트레이(200)에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 복수개의 테스트트레이(200)에 구비되는 각 접속부(201)를 하이픽스보드(H)에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시킨다.Next, the semiconductor device to be tested stored in the test tray 200 is adjusted to a test temperature, and each connection unit 201 provided in the plurality of test trays 200 is connected to the high fix board H, and the tested semiconductor is completed. Restore the device to room temperature.

이러한 공정은, 우선 테스트될 반도체 소자가 수납된 테스트트레이(200)를 제1챔버(111) 내부에서 한스텝씩 상승시키면서, 상기 테스트트레이(200)에 수납된 테스트될 반도체 소자를 가열 또는 냉각시켜서 테스트 온도로 조절한다.In this process, the test tray 200 containing the semiconductor device to be tested is first raised by one step inside the first chamber 111, and the test is performed by heating or cooling the semiconductor device to be tested stored in the test tray 200. Adjust to temperature.

그 후, 테스트 온도로 조절된 반도체 소자가 수납된 테스트트레이(200)가 상기 테스트챔버(112)에 구비되는 이동유닛(미도시)에 의해 이동됨으로써, 테스트트레이(200)에 구비되는 상기 접속부(201)가 하이픽스보드(H)에 접속된다. 상기 하이픽스보드(H)는 접속부(201)를 통해 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트할 수 있다.Thereafter, the test tray 200 in which the semiconductor element adjusted to the test temperature is accommodated is moved by a mobile unit (not shown) provided in the test chamber 112, whereby the connection part provided in the test tray 200 ( 201 is connected to the high fix board H. FIG. The high fix board H may test the semiconductor device to determine electrical characteristics of the semiconductor device through the connection unit 201.

반도체 소자에 대한 테스트가 완료되면, 테스트 완료된 반도체 소자가 수납된 테스트트레이(200)를 제2챔버(113) 내부에서 한스텝씩 하강시키면서, 상기 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킴으로써 이루어질 수 있다.When the test for the semiconductor device is completed, the test tray 200 in which the tested semiconductor device is stored is lowered by one step in the second chamber 113, and the tested semiconductor device stored in the test tray 200 is stored at room temperature. It can be made by restoring to.

테스트트레이(200)는 이송수단에 의해 로딩영역(12a), 제1챔버(111), 테스트챔버(112), 제2챔버(113), 및 언로딩영역(13a)으로 이송될 수 있다.The test tray 200 may be transferred to the loading area 12a, the first chamber 111, the test chamber 112, the second chamber 113, and the unloading area 13a by the transfer means.

다음, 언로딩영역(13a)에 위치된 테스트트레이(200)에 수납된 테스트 완료된 반도체 소자를, 언로딩부(13)에 설치되는 상기 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납시킨다.Next, the receiving grooves 211 provided in the semiconductor device rotating apparatus 1 installed in the unloading unit 13 are tested semiconductor elements stored in the test tray 200 located in the unloading area 13a. ) Is stored.

이러한 공정은, 상기 제2언로딩픽커(132b)가 언로딩영역(13a)에 위치된 테스트트레이(200)에서 테스트 완료된 반도체 소자를 분리하여, 상기 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서 제2언로딩버퍼영역(E2)에 위치된 수납홈들(211)에 수납시킴으로써 이루어질 수 있다.In this process, the second unloading picker 132b separates the tested semiconductor device from the test tray 200 located in the unloading area 13a, and is provided in the second rotating device 1b. It may be made by accommodating the receiving grooves 211 located in the second unloading buffer region E2 among the fields 211.

상기 제2회전장치(1b)에 구비되는 수납부들(211)은 제2언로딩버퍼영역(E1), 제1언로딩버퍼영역(D1), 및 언로딩대기영역(F2)에 순차적으로 위치된다. 이는 상기 제2회전장치(1b)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The accommodating parts 211 provided in the second rotating device 1b are sequentially positioned in the second unloading buffer region E1, the first unloading buffer region D1, and the unloading standby region F2. . This may be achieved by rotating the buffer tray 2 by a rotating unit provided in the second rotating device 1b.

다음, 상기 언로딩부(13)에 설치되는 반도체 소자 회전장치(1)에 구비되는 수납홈들(211)에 수납된 테스트 완료된 반도체 소자를, 테스트 결과에 따라 등급별로 분류한다.Next, the tested semiconductor devices accommodated in the receiving grooves 211 provided in the semiconductor device rotating apparatus 1 installed in the unloading unit 13 are classified by grade according to the test results.

이러한 공정은, 상기 제1언로딩픽커(132a)가 제2회전장치(1b)에 구비되는 수납홈들(211) 중에서, 제1언로딩버퍼영역(D2)에 위치된 수납홈들(211)에서 테스트 완료된 반도체 소자를 집어내어, 상기 언로딩스택커(131)에 위치된 고객트레이에 수납시킴으로써 이루어질 수 있다.In this process, the receiving grooves 211 located in the first unloading buffer region D2 among the receiving grooves 211 in which the first unloading picker 132a is provided in the second rotating device 1b. The semiconductor device can be made by picking out the tested semiconductor device in the customer tray located in the unloading stacker 131.

상기 제2회전장치(1b)에 구비되는 수납부들(211)은 제2언로딩버퍼영역(E1), 제1언로딩버퍼영역(D1), 및 언로딩대기영역(F2)에 순차적으로 위치된다. 이는 상기 제2회전장치(1b)에 구비되는 회전유닛이 버퍼트레이(2)를 회전시킴으로써 이루어질 수 있다.The accommodating parts 211 provided in the second rotating device 1b are sequentially positioned in the second unloading buffer region E1, the first unloading buffer region D1, and the unloading standby region F2. . This may be achieved by rotating the buffer tray 2 by a rotating unit provided in the second rotating device 1b.

상술한 바와 같은 공정을 반복적으로 수행함으로써, 반도체 소자의 제조를 완료한다.By repeatedly performing the above process, the manufacturing of the semiconductor device is completed.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 한정되는 것이아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and alterations are possible within the scope without departing from the technical spirit of the present invention. It will be apparent to those who have knowledge.

도 1은 종래의 핸들러의 구성을 개략적으로 나타낸 평면도1 is a plan view schematically showing the configuration of a conventional handler

도 2는 도 1의 핸들러에서 테스트트레이가 이송되는 경로를 나타낸 개략도Figure 2 is a schematic diagram showing a path in which the test tray is transported in the handler of Figure 1

도 3a은 본 발명에서 이용되는 테스트트레이를 개략적으로 나타낸 사시도Figure 3a is a perspective view schematically showing a test tray used in the present invention

도 3b는 본 발명의 이해를 돕기 위해서, 테스트트레이 및 고객트레이를 나타낸 개념도3b is a conceptual diagram showing a test tray and a customer tray to help understanding of the present invention;

도 4는 본 발명에 따른 반도체 소자 회전장치의 일실시예를 개략적으로 나타낸 평면도Figure 4 is a plan view schematically showing an embodiment of a semiconductor device rotating apparatus according to the present invention

도 5는 본 발명에 따른 반도체 소자 회전장치의 다른 실시예를 개략적으로 나타낸 평면도5 is a plan view schematically showing another embodiment of a semiconductor device rotating apparatus according to the present invention

도 6은 본 발명에 따른 반도체 소자 회전장치의 또 다른 실시예를 개략적으로 나타낸 평면도6 is a plan view schematically showing still another embodiment of a semiconductor device rotating apparatus according to the present invention;

도 7은 본 발명에 따른 핸들러의 개략적인 사시도7 is a schematic perspective view of a handler according to the present invention;

도 8은 본 발명에 따른 핸들러에서 챔버부를 개략적으로 나타낸 정면도8 is a front view schematically showing a chamber part in a handler according to the present invention;

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1 : 본 발명에 따른 반도체 소자 회전장치 2: 버퍼트레이 3 : 회전유닛1: semiconductor device rotating apparatus according to the present invention 2: buffer tray 3: rotating unit

21 : 수납부 211 : 수납홈 D : 제1버퍼영역 E : 제2버퍼영역 F : 대기영역21: accommodating part 211: accommodating groove D: first buffer area E: second buffer area F: standby area

10 : 본 발명에 따른 핸들러 11 : 챔버부 12 : 로딩부 13 : 언로딩부 10 handler according to the present invention 11 chamber portion 12 loading portion 13 unloading portion

1a : 제1회전장치 1b : 제2회전장치 D1 : 제1로딩버퍼영역 1a: first rotating device 1b: second rotating device D1: first loading buffer area

E1 : 제2로딩버퍼영역 D2 : 제1언로딩버퍼영역 E2 : 제2언로딩버퍼영역E1: second unloading buffer area D2: first unloading buffer area E2: second unloading buffer area

Claims (15)

반도체 소자가 일방향으로 수납되는 복수개의 수납홈이 행렬을 이루며 배치되는 적어도 하나의 수납부가 형성되어 있는 버퍼트레이; 및A buffer tray including at least one accommodating part in which a plurality of accommodating grooves in which the semiconductor element is accommodated in one direction are arranged in a matrix; And 상기 버퍼트레이의 회전축에 결합되고, 상기 수납홈의 배열방향이 전환될 수 있도록 상기 버퍼트레이를 회전축을 중심으로 회전시키는 회전유닛을 포함하는 반도체 소자 회전장치.And a rotating unit coupled to the rotating shaft of the buffer tray and rotating the buffer tray about the rotating shaft so that the arrangement direction of the receiving groove can be switched. 제 1 항에 있어서, 상기 수납부는 상기 버퍼트레이 위에 복수개가 배치되고, 서로 이격되어 있는 것을 특징으로 하는 반도체 소자 회전장치.The semiconductor device rotating apparatus according to claim 1, wherein a plurality of accommodating parts are disposed on the buffer tray and spaced apart from each other. 제 2 항에 있어서, 상기 버퍼트레이는 원판형인 것을 특징으로 하는 반도체 소자 회전장치.The semiconductor device rotating apparatus according to claim 2, wherein the buffer tray is disc-shaped. 제 2 항에 있어서,The method of claim 2, 상기 회전유닛은 상기 버퍼트레이를 회전시켜 상기 복수개의 수납부 중에서 어느 하나는 제1버퍼영역에 위치시키고, 나머지 중 하나는 제2버퍼영역에 위치시키는 것을 특징으로 하는 반도체 소자 회전장치.And the rotating unit rotates the buffer tray so that any one of the plurality of accommodating parts is positioned in the first buffer area, and one of the other parts is located in the second buffer area. 제 4 항에 있어서,The method of claim 4, wherein 상기 회전유닛은 상기 버퍼트레이를 회전시켜 상기 제1버퍼영역 및 상기 제2 버퍼영역에 위치하지 않은 적어도 하나의 수납부를 대기영역에 위치시키는 것을 특징으로 하는 반도체 소자 회전장치.And the rotating unit rotates the buffer tray to position at least one accommodating part not positioned in the first buffer area and the second buffer area in a standby area. 제 4 항에 있어서,The method of claim 4, wherein 상기 수납부들은 회전축을 중심으로 하여 회전방향을 따라 서로 동일한 회전각으로 이격되어서 상기 버퍼트레이 위에 배치되어 있고,The accommodating parts are disposed on the buffer tray so as to be spaced apart from each other at the same rotation angle in a rotational direction about a rotational axis, 상기 회전유닛은 상기 수납부들이 이격된 회전각만큼 상기 버퍼트레이를 회전시키는 것을 특징으로 하는 반도체 소자 회전장치.And the rotating unit rotates the buffer tray by a rotation angle at which the accommodating parts are spaced apart. 제 6 항에 있어서, 상기 수납부들은 회전축을 중심으로 하여 회전방향을 따라 90°씩 이격되어서 상기 버퍼트레이 위에 배치되어 있는 것을 특징으로 하는 반도체 소자 회전장치.The semiconductor device rotating apparatus according to claim 6, wherein the accommodating parts are disposed on the buffer tray spaced apart by 90 ° in a rotational direction about a rotation axis. 제 4 항에 있어서, 상기 수납부들은 회전축으로부터 각각 동일한 거리에 배치되고 서로 동일한 회전각을 가지고 이격되어 있는 것을 특징으로 하는 반도체 소자 회전장치.The semiconductor device rotating apparatus according to claim 4, wherein the accommodating parts are disposed at the same distance from the rotation shaft and spaced apart from each other with the same rotation angle. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1버퍼영역 및 상기 제2버퍼영역의 수납홈에 수납된 반도체 소자들은 그 배열방향이 서로 직교하도록 배치되는 것을 특징으로 하는 반도체 소자 회전장 치.And the semiconductor devices accommodated in the accommodation grooves of the first buffer region and the second buffer region are arranged such that their arrangement directions are perpendicular to each other. 제 4 항에 있어서,The method of claim 4, wherein 상기 버퍼트레이 위에는 서로간에 90°의 회전각을 가지고 이격되어 있는 제1수납부, 제2수납부, 제3수납부, 및 제4수납부가 형성되어 있고,The first tray, the second housing, the third housing, and the fourth housing are formed on the buffer tray and are spaced apart from each other with a rotation angle of 90 °. 상기 제1수납부 및 상기 제3수납부는 회전축을 기준으로 하여 180°의 회전각을 가지고 배치되며,The first and third receiving parts are disposed with a rotation angle of 180 ° based on the rotation axis, 상기 제2수납부 및 상기 제4수납부는 회전축을 기준으로 하여 180°의 회전각을 가지고 배치되고,The second housing portion and the fourth housing portion is disposed with a rotation angle of 180 ° with respect to the rotation axis, 상기 제1수납부 및 상기 제3수납부에 수납되는 반도체 소자들의 배열방향과, 상기 제2수납부 및 상기 제4수납부에 수납되는 반도체 소자들의 배열방향은 서로 수직인 것을 특징으로 하는 반도체 소자 회전장치.An arrangement direction of the semiconductor elements accommodated in the first and third accommodating parts and an arrangement direction of the semiconductor elements accommodated in the second and fourth accommodating parts are perpendicular to each other. Rotator. 그 측면에 구비되고 하이픽스보드에 접속되는 접속부, 반도체 소자가 수납되는 소켓, 및 상기 소켓에 수납된 반도체 소자와 상기 접속부를 서로 전기적으로 연결시키는 연결부를 포함하는 테스트트레이;A test tray provided at a side thereof and connected to a high fix board, a socket configured to house a semiconductor element, and a connection unit electrically connecting the semiconductor element and the connection unit accommodated in the socket; 로딩스택커에 위치된 고객트레이에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 로딩부;A loading unit accommodating a semiconductor device to be tested contained in a customer tray located in a loading stacker in a test tray located in a loading area; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 테스트 온도로 조절된 반도체 소자가 수납된 복수개의 테스트트레이에 구비되는 각 접속부를 하이픽스보드에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시키는 챔버부;The semiconductor device to be tested stored in the test tray is adjusted to a test temperature, and each connection part provided in a plurality of test trays containing the semiconductor device controlled to the test temperature is connected to a high fix board, and the tested semiconductor device is stored at room temperature. A chamber unit for restoring; 상기 로딩부의 옆에 배치되고, 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 언로딩스택커에 위치된 고객트레이에 수납시키는 언로딩부; 및An unloading unit disposed next to the loading unit and accommodating the tested semiconductor device stored in a test tray located in the unloading area in a customer tray located in the unloading stacker; And 상기 로딩부 및 상기 언로딩부에 각각 설치되는 제1항 내지 제10항 중 어느 하나의 반도체 소자 회전장치를 포함하는 핸들러.The handler comprising any one of the semiconductor device rotation device of claim 1 which is installed in the loading section and the unloading section, respectively. 제 11 항에 있어서, 상기 반도체 소자 회전장치는The apparatus of claim 11, wherein the semiconductor device rotating device is 테스트될 반도체 소자가 상기 로딩스택커에 위치된 고객트레이에서 로딩영역에 위치된 테스트트레이로 이송되는 경로 상에 설치되는 제1회전장치; 및A first rotating device installed on a path from which a semiconductor device to be tested is transferred from a customer tray located in the loading stacker to a test tray located in a loading area; And 테스트 완료된 반도체 소자가 상기 언로딩영역에 위치된 테스트트레이에서 언로딩스택커에 위치된 고객트레이로 이송되는 경로 상에 설치되는 제2회전장치를 포함하는 것을 특징으로 하는 핸들러.And a second rotating device installed on a path from which the tested semiconductor device is transferred from the test tray located in the unloading area to the customer tray located in the unloading stacker. 제 12 항에 있어서, 상기 로딩부는The method of claim 12, wherein the loading unit 상기 로딩스택커에 위치된 고객트레이에 수납된 테스트될 반도체 소자를, 상기 제1회전장치에 구비되는 수납홈들 중에서 제1로딩버퍼영역에 위치된 수납홈들에 수납시키는 제1로딩픽커; 및A first loading picker for receiving the semiconductor device to be tested stored in the customer tray positioned in the loading stacker, in the receiving grooves located in the first loading buffer area among the receiving grooves provided in the first rotating device; And 상기 제1회전장치에 구비되는 수납홈들 중에서 제2로딩버퍼영역에 위치된 수 납홈들에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 제2로딩픽커를 포함하는 것을 특징으로 하는 핸들러.And a second loading picker for accommodating a semiconductor device to be tested, which is accommodated in storage grooves located in a second loading buffer area, among the storage grooves provided in the first rotating device, in a test tray located in a loading area. Handler. 제 12 항에 있어서, 상기 언로딩부는The method of claim 12, wherein the unloading unit 상기 제2회전장치에 구비되는 수납홈들 중에서 제1언로딩버퍼영역에 위치된 수납홈들에 수납된 테스트 완료된 반도체 소자를 상기 언로딩스택커에 위치된 고객트레이에 수납시키는 제1언로딩픽커; 및A first unloading picker for accommodating the tested semiconductor device accommodated in the accommodating grooves located in the first unloading buffer area among the accommodating grooves provided in the second rotating device in a customer tray located in the unloading stacker. ; And 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를, 상기 제2회전장치에 구비되는 수납홈들 중에서 제2언로딩버퍼영역에 위치된 수납홈들에 수납시키는 제2언로딩픽커를 포함하는 것을 특징으로 하는 핸들러.A second unloading picker configured to receive the tested semiconductor device stored in the test tray positioned in the unloading area, in the receiving grooves located in the second unloading buffer area among the receiving grooves provided in the second rotating device. A handler comprising: a. 테스트될 반도체 소자를 준비하는 단계;Preparing a semiconductor device to be tested; 상기 준비된 테스트될 반도체 소자를, 로딩부에 설치되는 제1항 내지 제10항 중 어느 하나의 반도체 소자 회전장치에 구비되는 수납홈들에 수납시키는 단계;Accommodating the prepared semiconductor device to be tested in accommodation grooves provided in the semiconductor device rotating apparatus of any one of claims 1 to 10 installed in the loading unit; 그 측면에 구비되고 하이픽스보드에 접속되는 접속부, 반도체 소자가 수납되는 소켓, 및 상기 소켓에 수납된 반도체 소자와 상기 접속부를 서로 전기적으로 연결시키는 연결부를 포함하는 테스트트레이를 로딩영역에 위치시키는 단계;Positioning a test tray in a loading area including a connection portion provided at a side thereof and connected to a high fix board, a socket in which a semiconductor element is stored, and a connection portion electrically connecting the semiconductor element and the connection portion stored in the socket to each other; ; 상기 로딩부에 설치되는 반도체 소자 회전장치에 구비되는 수납홈들에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 단계;Accommodating a semiconductor device to be tested, which is accommodated in receiving grooves provided in the semiconductor device rotating apparatus installed in the loading unit, in a test tray located in a loading area; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 복수개의 테스트트레이에 구비되는 각 접속부를 하이픽스보드에 접속시키며, 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계;Adjusting a semiconductor device to be tested stored in a test tray to a test temperature, connecting each connection part of the plurality of test trays to a high fix board, and restoring the tested semiconductor device to room temperature; 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를, 언로딩부에 설치되는 제1항 내지 제10항 중 어느 하나의 반도체 소자 회전장치에 구비되는 수납홈들에 수납시키는 단계; 및Receiving the tested semiconductor device stored in the test tray positioned in the unloading area in the receiving grooves provided in the semiconductor device rotating apparatus of any one of claims 1 to 10 installed in the unloading unit; And 상기 언로딩부에 설치되는 반도체 소자 회전장치에 구비되는 수납홈들에 수납된 테스트 완료된 반도체 소자를, 테스트 결과에 따라 등급별로 분류하는 단계를 포함하는 반도체 소자 제조방법.And classifying the tested semiconductor devices accommodated in the receiving grooves provided in the semiconductor device rotating apparatus installed in the unloading unit by grades according to test results.
KR1020070121296A 2007-11-27 2007-11-27 Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same KR100910727B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070121296A KR100910727B1 (en) 2007-11-27 2007-11-27 Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121296A KR100910727B1 (en) 2007-11-27 2007-11-27 Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same

Publications (2)

Publication Number Publication Date
KR20090054567A KR20090054567A (en) 2009-06-01
KR100910727B1 true KR100910727B1 (en) 2009-08-05

Family

ID=40986492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121296A KR100910727B1 (en) 2007-11-27 2007-11-27 Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same

Country Status (1)

Country Link
KR (1) KR100910727B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102090004B1 (en) 2014-01-07 2020-03-17 삼성전자 주식회사 Semiconductor test device and method thereof
KR102401058B1 (en) * 2015-05-12 2022-05-23 (주)제이티 Sorting Apparatus for Semiconductor Device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207064A (en) 2001-01-11 2002-07-26 Mitsubishi Electric Corp Ic tester
KR20050066313A (en) * 2003-12-26 2005-06-30 미래산업 주식회사 Handler for testing semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207064A (en) 2001-01-11 2002-07-26 Mitsubishi Electric Corp Ic tester
KR20050066313A (en) * 2003-12-26 2005-06-30 미래산업 주식회사 Handler for testing semiconductor

Also Published As

Publication number Publication date
KR20090054567A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
KR100938172B1 (en) Handler, Method of Transferring Test-tray, and Method of Manufacturing Semiconductor
US10823779B2 (en) Apparatus and method for manufacturing substrates
KR100349942B1 (en) Rambus handler
KR101334766B1 (en) Handling System for Semiconductor device
US20070296419A1 (en) Insert and Pusher of Electronic Device Handling Apparatus, Socket Guide for Test Head, and Electronic Device Handling Apparatus
KR101334765B1 (en) Handling System for Semiconductor device
TW202248662A (en) Carrier based high volume system level testing of devices with pop structures
JPH11297791A (en) Tray transfer arm, transfer device for tray using the same, id test device and tray transfer method
US9285420B2 (en) Apparatus for spinning test tray of in-line test handler and in-line test handler
KR20210111681A (en) Inspection apparatus
KR100901976B1 (en) Handler, Method of Manufacturing Semiconductor using the same, and Method of Transferring Test-tray
KR100924892B1 (en) Hi-Fix Board, Test-tray, Handler, and Method of Manufacturing Semiconductor
KR100910727B1 (en) Semiconductor Rotating Apparatus, Handler include the same, and Method of Manufacturing Semiconductor using the same
KR100925119B1 (en) Pushing Unit, Test Handler having the same, and method of manufacturing semiconductor device using the same
KR100901977B1 (en) Handler, Method of Manufacturing Semiconductor using the same, and Method of Transferring Test-tray
KR100946335B1 (en) Unit for transferring customer trays, method of transferring customer trays, and test handler having the unit for transferring customer trays
KR100674418B1 (en) Test chamber unit for testing semiconductor device
KR100928633B1 (en) Test tray transfer device, a handler comprising the same, a semiconductor device manufacturing method using the same, and a test tray transfer method
US11579189B2 (en) Electronic component handling apparatus and electronic component testing apparatus
KR100819836B1 (en) Carrier module, test handler using the same, and method of manufacturing semiconductor using the same
KR100899927B1 (en) Release Apparatus of Carrier Module, Test Handler having the same, and method of manufacturing semiconductor using the same
KR101406184B1 (en) A Semiconductor Tranferring Device and Test handler using thereof
KR100674417B1 (en) Test chamber unit for testing semiconductor device
KR100765462B1 (en) Method for transferring test tray of handler
KR100946695B1 (en) Handler, Method of Transferring Test-tray, and Method of Manufacturing Semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 11