KR100906392B1 - 반도체 챔버 라이너 - Google Patents
반도체 챔버 라이너 Download PDFInfo
- Publication number
- KR100906392B1 KR100906392B1 KR1020070130138A KR20070130138A KR100906392B1 KR 100906392 B1 KR100906392 B1 KR 100906392B1 KR 1020070130138 A KR1020070130138 A KR 1020070130138A KR 20070130138 A KR20070130138 A KR 20070130138A KR 100906392 B1 KR100906392 B1 KR 100906392B1
- Authority
- KR
- South Korea
- Prior art keywords
- liner
- semiconductor chamber
- reaction
- gate hole
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000006243 chemical reaction Methods 0.000 claims abstract description 41
- 239000012530 fluid Substances 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 22
- 238000003780 insertion Methods 0.000 claims description 19
- 230000037431 insertion Effects 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 229910010293 ceramic material Inorganic materials 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 abstract description 6
- 238000012423 maintenance Methods 0.000 abstract description 3
- 238000004140 cleaning Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 17
- 229920000642 polymer Polymers 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000010407 anodic oxide Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003670 easy-to-clean Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32633—Baffles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 챔버 라이너에 관한 것으로서, 외부와 밀폐되어 웨이퍼를 공정처리하기 위한 반응공간을 제공하되 하부에는 웨이퍼가 안착되는 정전척이 구비된 반응부와, 상기 반응부와 게이트를 통해 연통되되 상기 반응부 내부의 유체를 배기시키기 위한 배기포트가 구비된 배기부를 포함하는 반도체 챔버에 장착되는 반도체 챔버 라이너에 있어서, 상기 반응부의 내벽면에 장착되되 상기 게이트에 대응되는 부분에 게이트홀이 형성된 원통부 및 상기 반응부의 하면에 장착되되 상기 원통부의 하단부로부터 내측 방향으로 일체로 연장형성된 플랜지부를 포함하는 제1라이너; 일단부가 상기 게이트홀의 하측 부분에 연결되도록 결합되고 타단부가 상기 배기포트 측으로 연장형성되어, 상기 게이트홀의 하측에 장착되는 제2라이너; 및 일단부가 상기 게이트홀의 상측 부분에 연결되도록 결합되고 타단부가 상기 배기부 측으로 연장형성되어, 상기 게이트홀의 상측에 장착됨과 동시에 상기 제2라이너의 상부에 결합되는 제3라이너;를 포함하여 구성될 수 있으며, 상기와 같이 구성된 본 발명에 의하면, 분해 및 조립이 간편하여 세정을 쉽게 할 수 있고, 장비의 유지보수 시간이 단축되어 생산량을 극대화할 수 있다.
반도체, 챔버, 라이너, 세라믹, 거칠기
Description
본 발명은 반도체 챔버 라이너에 관한 것으로서, 특히 웨이퍼가 장착되어 공정처리되는 챔버의 내측에 폴리머에 의한 부식을 방지하기 위해 설치되는 반도체 챔버 라이너에 관한 것이다.
통상적으로 반도체 제조 공정에 있어서, 건식식각공정(dry etching process)은 전극에 고주파수를 인가시키고, 공정 가스를 주입시켜 플라즈마를 발생시킴에 따라 웨이퍼(wafer)에 미세 패턴을 형성하는 공정이다.
건식식각공정을 수행하는 건식식각장치로는 이온농도와 이온에너지의 독립적인 제어가 가능할 뿐만 아니라 공정의 마진을 증가시키고 웨이퍼의 손상을 크게 줄일 수 있는 디피에스(DPS, Decoupled Plasma Source) 설비를 주로 사용하고 있는 추세이다.
도 1은 종래의 디피에스 설비의 개략적인 구성을 나타내는 단면도로서, 건식식각설비(10)의 반도체 챔버(11, 검은색으로 칠해진 부분)의 내부에는 웨이퍼(W)가 안착되는 정전척(17)이 구비되며, 일측으로 아르곤(Ar)과 같은 공정 가스가 주입되고, 공정이 수행된 후의 잔류 가스는 타측으로 강제 배출된다.
반도체 챔버(11)의 상측에는 세라믹돔(12)이 설치되고, 세라믹돔(12)의 상부에는 RF 전압인가 수단이 설치되는데, 이 RF 전압인가 수단은 원형의 RF 코일(미도시됨)이 다수번 권취되는 형태를 구성될 수 있다.
세라믹돔(12) 및 반도체 챔버(11) 내부의 온도를 공정 수행에 적당한 온도로 유지시켜 주기 위한 가열수단인 가열램프(14)가 설치되고, 이 가열램프(14)는 다수개가 설치될 수 있다.
가열램프(14)의 상부에는 팬(15)이 설치되는데, 팬(15)의 회전으로 가열램프(14)에 의해 가열된 가열공기를 세라믹돔(12)으로 분배시키는 역할을 하게 된다.
상술한 바와 같은 구성의 건식식각설비(10)는 반도체 챔버(11) 상부의 돔 온도 조절 유닛(16, Dome Temperature Control Unit)와 결합되고, 이 돔 온도 조절 유닛(16)은 건식식각설비(10)의 공정 챔버 상부에 설치된 돔을 일정한 온도로 유지하게 된다.
미설명한 도면부호 18은 고주파 전압원이고, w는 반도체웨이퍼이다.
미설명한 도면부호 18은 고주파 전압원이고, w는 반도체웨이퍼이다.
도 2는 도 1의 반도체 챔버의 개략적인 구성을 나타내는 단면도로서, 상기 반도체 챔버(11)는 대략 반응부(11a), 배기부(11b), 배기포트(11h)를 포함하여 구성되고, 반도체 챔버(11)의 재질은 알루미늄으로 이루어지며, 반응가스와 반응하여 부식될 수 있기 때문에, 반도체 챔버(11) 내벽면을 보호하고, 전기적 절연 효과를 높이기 위해 반도체 챔버(11) 내벽면을 양극 산화처리를 하여 양극 산화막을 형성한다.
그러나 알루미늄 재질의 반도체 챔버(11)에 형성된 양극 산화막을 플라즈마 식각 공정을 진행함에 따라 점차 식각되어 제거되는 단점이 있고, 양극 산화막이 제거되어 노출된 알루미늄 부분으로 플라즈마가 집중되거나 노출된 부분에서 파티클이 발생하는 문제가 발생하게 된다.
상술한 바와 같은 문제점을 해결하기 위해서, 종래에는 플라즈마에 의한 공격으로부터 양극 산화 처리된 반도체 챔버(11)의 내벽면을 보호하기 위하여 라이너(liner)를 사용하였다.
종래의 라이너는 원통형의 형상으로 형성되어 반도체 챔버(11)의 내벽면만을 보호하도록 구성되고, 그 재질은 반도체 챔버의 내벽과 마찬가지로 알루미늄 재질을 양극 산화하여 만들어졌다.
그러나 종래의 라이너가 원통형으로 형성되어 있기 때문에 반도체 챔버(11)의 플라즈마가 배기되는 게이트 부분의 부식을 방지할 수 없었으며, 장시간 공정을 진행함에 따라 알루미늄 재질의 라이너의 양극 산화막이 부식되는 현상이 발생하는 문제가 있다.
또한, 장시간 공정 진행 시 양극 산화 처리된 라이너에 부착된 공정 폴리머의 일부가 떨어져 파티클을 유발하게 되고, 이러한 파티클이 웨이퍼 상에 증착됨에 따라 웨이퍼의 불량을 초래하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 분해 및 조립이 간편하여 세정을 쉽게 할 수 있고, 장비의 유지보수 시간이 단축되어 생산량을 극대화할 수 있으며, 플라즈마 반응에 의해 챔버의 내벽 또는 양극 산화막이 부식되어 폴리머가 불완전하게 증착하는 것을 방지 함에 따라 파티클 발생 억제하여 생산 수율을 증대 또는 극대화할 수 있는 반도체 챔버 라이너를 제공하는 것을 그 목적으로 한다.
이러한 기술적 과제를 달성하기 위하여, 본 발명의 반도체 챔버 라이너는, 외부와 밀폐되어 웨이퍼를 공정처리하기 위한 반응공간을 제공하되 하부에는 웨이퍼가 안착되는 정전척이 구비된 반응부와, 상기 반응부와 게이트를 통해 연통되되 상기 반응부 내부의 유체를 배기시키기 위한 배기포트가 구비된 배기부를 포함하는 반도체 챔버에 장착되는 반도체 챔버 라이너에 있어서, 상기 반응부의 내벽면에 장착되되 상기 게이트에 대응되는 부분에 게이트홀이 형성된 원통부 및 상기 반응부의 하면에 장착되되 상기 원통부의 하단부로부터 내측 방향으로 일체로 연장형성된 플랜지부를 포함하는 제1라이너; 일단부가 상기 게이트홀의 하측 부분에 밀착되어 연결되고, 타단부가 상기 배기포트 측으로 연장형성되어 상기 게이트홀의 하측에 장착되는 제2라이너; 및 일단부가 상기 게이트홀의 상측 부분에 밀착되어 연결되고, 타단부가 상기 배기부 측으로 연장형성되어 상기 게이트홀의 상측에 장착됨과 동시에 상기 제2라이너의 연장부분의 양측단과 밀착되어 연결되는 제3라이너;를 포함하여 구성될 수 있다.
여기서, 상기 제3라이너와 밀착되어 연결되는 상기 제2라이너의 연장부분의 양측단에는 적어도 하나의 결합돌기가 형성되고, 상기 결합돌기에 대응되는 제3라이너의 대응 부분에는 결합홈이 형성될 수 있다.
여기서, 상기 제1라이너의 게이트홀에는 적어도 하나의 삽입홈이 형성되고, 상기 삽입홈에 대응되는 상기 제3라이너의 대응 부분에는 삽입돌기가 형성될 수 있다.
여기서, 상기 제2라이너의 타단부는 테이퍼 처리될 수 있다.
여기서, 상기 제1라이너, 제2라이너, 제3라이너의 내측 표면이 거친 표면을 갖도록 표면처리될 수 있다.
여기서, 상기 제1라이너, 제2라이너, 제3라이너는 세라믹 재질로 이루어질 수 있다.
상기와 같은 본 발명에 따르면, 제1라이너, 제2라이너, 제3라이너의 상호 간의 결합에 의해 반도체 챔버 라이너가 이루어지므로, 분해 및 조립이 간편하여 세정을 쉽게 할 수 있고, 장비의 유지보수 시간이 단축되어 생산량을 극대화할 수 있다.
챔버의 반응부와 배기부를 연통시키는 게이트 부분의 부식을 방지할 수 있다.
또한, 제2라이너에 형성된 결합돌기와 제3라이너에 형성된 결합홈에 의해 제2라이너와 제3라이너의 결합이 견고하게 유지될 수 있고, 제1라이너의 삽입홈과 제3라이너의 삽입돌기에 의해 제1라이너와 제3라이너의 결합이 견고하게 유지될 수 있다.
또한, 제2라이너의 타단부가 테이퍼 처리되어 있으므로, 반응부의 유체가 원활하게 배기부로 배기될 수 있다.
또한, 제1라이너, 제2라이너, 제3라이너의 내측 표면이 거친 표면을 갖도록 표면처리됨에 따라 폴리머가 균일하고 안정적으로 증착되어 웨이퍼의 파티클을 최소화할 수 있고, 결과적으로 생산수율이 향상된다.
또한, 제1라이너, 제2라이너, 제3라이너가 세라믹 재질로 이루어지므로, 자체적인 부식이 거의 발생하지 않아 수명이 길다는 이점이 있다.
본 실시예의 반도체 챔버 라이너(100)는 일반적인 반도체 챔버, 즉, 도 2 내지 도 5에 도시된 바와 같이, 외부와 밀폐되어 웨이퍼를 공정처리하기 위한 반응공간을 제공하되 하부에는 웨이퍼가 안착되는 정전척이 구비된 반응부(11a)와, 상기 반응부(11a)와 게이트를 통해 연통되되 상기 반응부 내부의 유체를 배기시키기 위한 배기포트(11h)가 구비된 배기부(11b)를 포함하여 구성된 반도체 챔버(11)에 장착되며, 크게, 제1라이너(110), 제2라이너(120), 제3라이너(130)로 구성된다.
상기 제1라이너(110)는, 반응부(11a)의 내벽면에 장착되되, 게이트에 대응되는 부분에 게이트홀(112h)이 형성된 원통부(112) 및 반응부의 하면에 장착되되, 원통부(112)의 하단부로부터 내측 방향으로 일체로 연장형성된 플랜지부(114)를 포함하여 이루어진다.
상기 제2라이너(120)는, 제1일단부(122)가 게이트홀(112h)의 하측 부분에 연결되도록 결합되고, 제1타단부(124)가 배기포트 측으로 연장형성되어, 게이트홀(112h)의 하측에 장착된다.
상기 제3라이너(130)는, 제2일단부(132)가 게이트홀(112h)의 상측 부분에 연결되도록 결합되고, 제2타단부(134)가 배기부 측으로 연장형성되어, 게이트홀(112h)의 상측에 장착됨과 동시에 제2라이너(120)의 상부에 결합된다.
먼저, 제1라이너(110)에 대하여 설명하도록 한다.
제1라이너(110)는, 도 6에 도시된 바와 같이, 반도체 챔버의 반응부의 내벽면에 장착되되 반도체 챔버의 게이트에 대응되는 부분에 게이트홀(112h)이 형성된 원통부(112)와, 반도체 챔버의 반응부의 하면에 장착되되 상술한 원통부(112)의 하단부로부터 내측 방향으로 일체로 연장형성된 플랜지부(114)를 포함하여 이루어진다.
즉, 제1라이너(110)의 원통부(112)는 반도체 챔버의 반응부의 형상에 대응하여 반도체 챔버의 반응부에 장착될 수 있도록 전체적으로 원통형으로 형성되되, 반도체 챔버의 반응부에 존재하는 유체가 배기되는 배기부에 대응되는 부분에는 게이트홀(112h)의 형성 크기에 대응되는 크기로 게이트홀(112h)이 형성된다.
한편, 제1라이너(110)의 게이트홀(112h) 상에는 제3라이너(130)와 결합을 위한 적어도 하나의 삽입홈(110a)이 형성되며, 이러한 삽입홈(110a)에는 제3라이너(130)의 삽입돌기(131a)가 삽입됨에 따라 제1라이너(110)와 제3라이너(130)가 결합될 수 있다.
또한, 제1라이너(110)의 원통부(112)에는 반도체 챔버의 반응부에 장착을 위한 다수의 장착홀이 형성될 수도 있다.
상술한 바와 같이, 제1라이너(110)는 반도체 챔버의 반응부의 내벽면을 감싸는 원통부(112)와 반도체 챔버의 반응부의 하면을 감싸는 플랜지부(114)로 이루어져, 반도체 챔버의 반응부를 감싸게 된다.
다음으로, 제2라이너(120)에 대하여 설명하도록 한다.
제2라이너(120)는, 도 7에 도시된 바와 같이, 제1일단부(122)가 제1라이너(110)의 게이트홀(112h)의 하측 부분에 연결되도록 결합되고, 제1타단부(124)가 반도체 챔버의 배기부에 구비된 배기포트 측으로 연장형성되어, 상기 게이트홀(112h)의 하측 부분에 장착되며, 단면의 형상이 대략 "
"의 형태로 된다.
즉, 제2라이너(120)의 제1일단부(122)는 제1라이너(110)의 게이트홀(112h)의 하측 부분에 연접하여 연결되도록 결합되며, 이때, 제2라이너(120)의 제1일단부(122)는 제1라이너(110)의 플랜지부(114)의 형성길이에 대응하여 반원의 형상으로 형성된다.
한편, 제2라이너(120)의 제1타단부(124)는 반도체 챔버의 배기부에 구비된 배기포트 측으로 연장되어 형성되며, 이때, 제2라이너(120)의 제1타단부(124)는 배기포트의 형상, 즉 원형의 형성에 대응되도록 반원형으로 형성됨과 동시에 배기되는 유체가 원활하게 배기될 수 있도록 테이퍼 처리되는 것이 바람직하다.
그리고 후술하게 될 제3라이너(130)와 결합되도록 접촉되는 제2라이너(120)의 접촉부분, 즉 상측 일부분에는 적어도 하나의 결합돌기(120a)가 형성되며, 이러한 결합돌기(120a)는 제3라이너(130)의 결합홈(130a)에 삽입됨에 따라 제2라이너(120)와 제3라이너(130)가 결합될 수 있다.
상술한 바와 같이, 제2라이너(120)는 반도체 챔버의 게이트 부분의 내측면 중 하측 부분을 감싸게 된다.
다음으로, 제3라이너(130)에 대하여 설명하도록 한다.
제3라이너(130)는, 도 8에 도시된 바와 같이, 제2일단부(132)가 반도체 챔버의 게이트홀(112h)의 상측 부분에 연결되도록 결합되고, 제2타단부(134)가 반도체 챔버의 배기부 측으로 연장형성되며, 반도체 챔버의 게이트홀(112h)의 상측과 제2라이너의 상부에 동시적으로 결합된다.
즉, 제3라이너(130)의 제2일단부(132)는 제1라이너(110)의 게이트홀(112h)의 상측 부분에 연접하여 연결되도록 결합되며, 이때, 제3라이너(130)의 제2일단부(132)는 제1라이너(110)의 게이트홀(112h)의 형상에 대응하여 반원의 형상으로 형성되며, 단면의 형상이 대략 "
"의 형태로 된다.
그리고 상술한 제2라이너(120)와 결합되도록 접촉되는 제3라이너(130)의 접촉부분, 즉 하측 일부분에는 제2라이너(120)에 형성된 결합돌기(120a)와 대응하는 위치에 결합홈(130a)이 형성되며, 이러한 결합홈(130a)은 제2라이너(120)의 결합돌기(120a)가 삽입됨에 따라 제2라이너(120)와 제3라이너(130)가 상호고정될 수 있다.
또한, 제1라이너(110)의 게이트홀(112h) 상에 형성된 삽입홈(110a)에 대응하는 제3라이너(130)의 대응 위치에는 삽입돌기(131a)가 형성되며, 이러한 삽입돌기(131a)가 제1라이너(110)의 삽입홈(110a)에 삽입됨에 따라 제1라이너(110)와 제3라이너(130)가 결합될 수 있다.
따라서, 제1라이너(110)의 삽입홈(110a), 제2라이너(120)의 결합돌기(120a), 제3라이너(130)의 결합홈(130a) 및 삽입돌기(131a)가 서로 조립됨에 따라 제1라이너(110), 제2라이너(120), 제3라이너(130)가 서로 견고하게 조립된 상태가 유지될 수 있다.
상술한 바와 같이, 제3라이너(130)는 반도체 챔버의 게이트 부분의 내측면 중 상측 부분을 감싸게 된다.
상술한 바와 같은, 제1라이너(110), 제2라이너(120), 제3라이너(130)는 각각 내측 표면이 거친 표면을 갖도록 표면처리되는 것이 바람직하다.
이는, 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면이 거친 표면을 갖도록 함으로써, 공정 중 발생하는 부산물인 폴리머 등이 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면으로의 증착이 효과적으로 일어나도록 하여 공정 중 발생하는 부산물인 폴리머가 웨이퍼 상에 떨어져 웨이퍼의 불량을 초래하는 문제점을 방지할 수 있기 때문이다.
이때, 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면이 거친 표면을 갖도록 표면처리하는 정도는 적정 수준을 유지하는 것이 바람직하며, 이는, 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면을 표면처리하여 나타나는 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면의 표면거칠기가 너무 높으면 오히려 파티클이 더 발생할 수 있는 단점이 있고, 표면거칠기가 너무 낮으면 폴리머의 증착률을 효과적으로 높일 수 없기 때문이다.
한편, 제1라이너(110), 제2라이너(120), 제3라이너(130)의 재질은 세라믹 재질인 것이 바람직하다.
즉, 종래의 라이너의 재질이 반도체 챔버의 내벽과 마찬가지로 알루미늄 재질로 구성됨에 따라 폴리머로 인한 부식이 발생하여 라이너 자체의 부품수명이 짧은 반면, 세라믹 재질로 형성된 본 실시예의 제1라이너(110), 제2라이너(120), 제3라이너(130)는 폴리머로 인한 부식의 발생의 거의 미약하므로, 라이너 자체의 부품수명이 길어진다는 이점이 있는 것이다.
마지막으로, 상술한 바와 같이 제1라이너(110), 제2라이너(120), 제3라이너(130)로 구성된 반도체 챔버 라이너(100)의 작용에 대하여 설명하도록 한다.
도 9에 도시된 바와 같이, 본 실시예의 제1라이너(110), 제2라이너(120), 제3라이너(130)가 반도체 챔버에 장착된 상태에서는, 제1라이너(110)에 의해 반도체 챔버의 내벽면뿐만 아니라 반도체 챔버의 하면이 감싸진 상태가 유지되고, 제2라이너(120)와 제3라이너(130)에 의해 반도체 챔버의 게이트의 내측면이 감싸진 상태가 유지되므로, 공정 중 플라즈마는 라이너의 내측 표면에만 반응하게 된다.
한편, 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면은 거친 표면을 갖도록 표면처리되어 있으므로, 공정 중 발생하는 폴리머가 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면에 균일하고 안정적으로 증착될 수 있어 파티클의 발생을 최소화하게 된다.
그리고 반도체 챔버의 반응부의 유체가 배기되는 배기포트 측에 위치된 제2라이너(120)의 제1타단부(124)가 테이퍼 처리되어 있으므로, 반응부의 유체가 원활하게 배기부로 배기되게 한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 종래의 디피에스 설비의 개략적인 구성을 나타내는 단면도.
도 2는 도 1의 반도체 챔버의 개략적인 구성을 나타내는 단면도.
도 3은 본 발명의 일실시예에 따른 반도체 챔버 라이너의 사시도.
도 4는 본 발명의 일실시예에 따른 반도체 챔버 라이너의 평면도.
도 5는 도 4의 "A-A" 단면도.
도 6은 본 발명의 일실시예에 따른 반도체 챔버 라이너 중 제1라이너의 사시도.
도 7은 본 발명의 일실시예에 따른 반도체 챔버 라이너 중 제2라이너의 사시도.
도 8은 본 발명의 일실시예에 따른 반도체 챔버 라이너 중 제3라이너의 사시도.
도 9는 본 발명의 일실시예에 따른 반도체 챔버 라이너가 반도체 챔버에 장착된 상태를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10:건식식각설비 11:반도체 챔버
11a:반응부 11b:배기부
11h:배기포트 12:세라믹돔
14:가열램프 15:팬
16:돔 온도 조절 유닛 17:정전척
18:고주파 전압원 100:반도체 챔버 라이너
110:제1라이너 110a:삽입홈
112:원통부 112h:게이트홀
114:플랜지부 120:제2라이너
120a:결합돌기 122, 132:일단부
124, 134:타단부 130:제3라이너
130a:결합홈 131a:삽입돌기
Claims (6)
- 외부와 밀폐되어 웨이퍼(w)를 공정처리하기 위한 반응공간을 제공하되 하부에는 웨이퍼(w)가 안착되는 정전척(17)이 구비된 반응부(11a)와, 상기 반응부(11a)와 게이트를 통해 연통되되 상기 반응부(11a) 내부의 유체를 배기시키기 위한 배기포트(11h)가 구비된 배기부(11b)를 포함하는 반도체 챔버(11)에 장착되는 반도체 챔버 라이너(100)에 있어서,상기 반응부(11a)의 내벽면에 장착되되 상기 게이트에 대응되는 부분에 게이트홀(112h)이 형성된 원통부(112) 및 상기 반응부(11a)의 하면에 장착되되 상기 원통부(112)의 하단부로부터 내측 방향으로 일체로 연장형성된 플랜지부(114)를 포함하는 제1라이너(110);제1일단부(122)가 상기 게이트홀(112h)의 하측 부분에 연결되도록 결합되고, 제1타단부(124)가 상기 배기포트(11h) 측으로 연장형성되어 상기 게이트홀(112h)의 하측에 장착되는 제2라이너(120); 및제2일단부(132)가 상기 게이트홀(112h)의 상측 부분에 연결되도록 결합되고, 제2타단부(134)가 상기 배기부(11b) 측으로 연장형성되어 상기 게이트홀(112h)의 상측에 장착됨과 동시에 상기 제2라이너(120)의 상부(121)에 결합되는 제3라이너(130);를 포함하는 것을 특징으로 하는 반도체 챔버 라이너(100).
- 제1항에 있어서,상기 제3라이너(130)와 결합되는 제2라이너(120)의 상부(121) 일부분에는 적어도 하나의 결합돌기(120a)가 형성되고, 상기 결합돌기(120a)에 대응되는 제3라이너(130)의 하부(131) 일부분에는 결합홈(130a)이 형성된 것을 특징으로 하는 반도체 챔버 라이너(100).
- 제1항에 있어서,상기 제1라이너(110)의 게이트홀(112h)에는 적어도 하나의 삽입홈(110a)이 형성되고, 상기 삽입홈(110a)에 대응되는 상기 제3라이너(130)의 대응 부분에는 삽입돌기(131a)가 형성된 것을 특징으로 하는 반도체 챔버 라이너(100).
- 제1항에 있어서,상기 제2라이너(120)의 제1타단부(124)는 테이퍼 처리된 것을 특징으로 하는 반도체 챔버 라이너(100).
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1라이너(110), 제2라이너(120), 제3라이너(130)의 내측 표면이 거친 표면을 갖도록 표면처리된 것을 특징으로 하는 반도체 챔버 라이너(100).
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1라이너(110), 제2라이너(120), 제3라이너(130)는 세라믹 재질인 것을 특징으로 하는 반도체 챔버 라이너(100).
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070130138A KR100906392B1 (ko) | 2007-12-13 | 2007-12-13 | 반도체 챔버 라이너 |
| TW097148648A TW200947585A (en) | 2007-12-13 | 2008-12-12 | A liner for semiconductor chamber |
| PCT/KR2008/007368 WO2009075544A2 (en) | 2007-12-13 | 2008-12-12 | A liner for semiconductor chamber |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070130138A KR100906392B1 (ko) | 2007-12-13 | 2007-12-13 | 반도체 챔버 라이너 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090062720A KR20090062720A (ko) | 2009-06-17 |
| KR100906392B1 true KR100906392B1 (ko) | 2009-07-07 |
Family
ID=40755994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070130138A KR100906392B1 (ko) | 2007-12-13 | 2007-12-13 | 반도체 챔버 라이너 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100906392B1 (ko) |
| TW (1) | TW200947585A (ko) |
| WO (1) | WO2009075544A2 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5837178B2 (ja) * | 2011-03-22 | 2015-12-24 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 化学気相堆積チャンバ用のライナアセンブリ |
| US10923327B2 (en) * | 2018-08-01 | 2021-02-16 | Applied Materials, Inc. | Chamber liner |
| US11270898B2 (en) | 2018-09-16 | 2022-03-08 | Applied Materials, Inc. | Apparatus for enhancing flow uniformity in a process chamber |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075974A (ja) | 2000-07-07 | 2002-03-15 | Applied Materials Inc | 取外し可能なチャンバライナーを有する多目的処理チャンバ |
| KR20040011839A (ko) * | 2002-07-30 | 2004-02-11 | 삼성전자주식회사 | 라이너를 갖는 플라즈마 식각 챔버 |
| KR20060080686A (ko) * | 2005-01-06 | 2006-07-11 | 삼성전자주식회사 | 반도체 식각설비 |
| KR200431206Y1 (ko) | 2006-05-03 | 2006-11-23 | 어플라이드 머티어리얼스, 인코포레이티드 | 삽입부 없이 고종횡비 미세구조물을 에칭하기에 적절한상부 챔버 라이너 |
-
2007
- 2007-12-13 KR KR1020070130138A patent/KR100906392B1/ko active IP Right Grant
-
2008
- 2008-12-12 TW TW097148648A patent/TW200947585A/zh unknown
- 2008-12-12 WO PCT/KR2008/007368 patent/WO2009075544A2/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075974A (ja) | 2000-07-07 | 2002-03-15 | Applied Materials Inc | 取外し可能なチャンバライナーを有する多目的処理チャンバ |
| KR20040011839A (ko) * | 2002-07-30 | 2004-02-11 | 삼성전자주식회사 | 라이너를 갖는 플라즈마 식각 챔버 |
| KR20060080686A (ko) * | 2005-01-06 | 2006-07-11 | 삼성전자주식회사 | 반도체 식각설비 |
| KR200431206Y1 (ko) | 2006-05-03 | 2006-11-23 | 어플라이드 머티어리얼스, 인코포레이티드 | 삽입부 없이 고종횡비 미세구조물을 에칭하기에 적절한상부 챔버 라이너 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009075544A3 (en) | 2009-09-11 |
| TW200947585A (en) | 2009-11-16 |
| KR20090062720A (ko) | 2009-06-17 |
| WO2009075544A2 (en) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI425883B (zh) | Plasma processing device | |
| KR101141488B1 (ko) | 처리중의 기판이면(裏面) 증착 감소방법 및 장치 | |
| JP7402253B2 (ja) | インシトゥチャンバ洗浄能力を備えた物理的気相堆積（ｐｖｄ）チャンバ | |
| JP2007227375A (ja) | 遠距離プラズマ発生装置 | |
| JP2007511089A (ja) | 改良されたフォーカスリングに対する方法および装置。 | |
| KR100906392B1 (ko) | 반도체 챔버 라이너 | |
| US20160155614A1 (en) | Support unit and substrate treating apparatus including the same | |
| KR101098976B1 (ko) | 기판 처리 장치 | |
| KR20070066934A (ko) | 플라즈마 에칭 챔버 | |
| JP3957719B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| KR101413764B1 (ko) | 서셉터 어셈블리 | |
| KR102652013B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| KR100449524B1 (ko) | 플라즈마 처리방법 및 장치 | |
| KR102290908B1 (ko) | 기판 처리 장치 및 플라즈마 처리 방법 | |
| KR20130127151A (ko) | 배플 및 이를 가지는 기판 처리 장치 | |
| KR100953828B1 (ko) | 플라즈마 처리장치 | |
| KR20080020722A (ko) | 플라즈마 처리 장치 및 이를 이용한 기판의 처리 방법 | |
| TWI839675B (zh) | 下電極組件及等離子體處理裝置 | |
| KR100635377B1 (ko) | 기판 가장자리 식각 장치 | |
| KR102175087B1 (ko) | 기판 처리 장치 및 이의 에지 링 | |
| KR19980065251A (ko) | 반도체 식각설비의 하부전극 조립체 | |
| KR20050112224A (ko) | 건식식각장치 | |
| KR100902613B1 (ko) | 플라즈마 처리 장치 및 그의 처리 방법 | |
| KR100476588B1 (ko) | 반도체 식각장치의 프로세스 챔버 | |
| KR100775595B1 (ko) | 삽입체를 구비한 플라즈마 에싱장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160726 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170728 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 11 |