KR100905976B1 - 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법 - Google Patents

반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법 Download PDF

Info

Publication number
KR100905976B1
KR100905976B1 KR1020077017943A KR20077017943A KR100905976B1 KR 100905976 B1 KR100905976 B1 KR 100905976B1 KR 1020077017943 A KR1020077017943 A KR 1020077017943A KR 20077017943 A KR20077017943 A KR 20077017943A KR 100905976 B1 KR100905976 B1 KR 100905976B1
Authority
KR
South Korea
Prior art keywords
atmosphere
wafer
temperature
trap density
oxidation
Prior art date
Application number
KR1020077017943A
Other languages
English (en)
Other versions
KR20070102702A (ko
Inventor
프란콜스 브루니에
비비엔 레나울드
마크 와에츠테
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority to KR1020077017943A priority Critical patent/KR100905976B1/ko
Publication of KR20070102702A publication Critical patent/KR20070102702A/ko
Application granted granted Critical
Publication of KR100905976B1 publication Critical patent/KR100905976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 다층 반도체 웨이퍼의 활성층과 이 활성층 아래의 다층 반도체 웨이퍼 내에 매립된 절연층 간의 계면에서 트랩 밀도를 감소시키기 위한 방법에 관한 것으로서, 이 방법은, 제어 분위기에서 다층 반도체 웨이퍼에 고온 열처리를 실행하는 단계를 포함하고, 이 열처리는 산화 온도에서 적어도 하나의 산화 종을 포함하는 제어 분위기에서 실행되는 산화 단계를 포함하며, 이에 따라 웨이퍼의 표면이 캐핑 산화층으로 피복되고, 이 방법은, 열처리 후, 탈산화 동작을 수행하여 산화 단계 동안 생성된 캐핑 산화층을 제거하는 단계를 더 포함하며, 열처리 동안 및 산화 단계 후에, 그 제어 분위기는 일반적으로 중성인 분위기에서 이온들이 트랩 밀도의 감소가 필요한 계면까지 웨이퍼의 깊이 내로 아래로 이동할 수 있는 적어도 하나의 종을 포함하도록 제어되는 것을 특징으로 한다.
트랩 밀도, 반도체 웨이퍼, 산화, DIT

Description

반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법{METHOD FOR REDUCING THE TRAP DENSITY IN A SEMICONDUCTOR WAFER}
본 발명은 일반적으로 다층 반도체 웨이퍼에서 트랩 계면 밀도의 제어에 관한 것이다.
따라서, 본 발명은 SOI 웨이퍼에서 트랩 계면 밀도를 제어하는 데 이용될 수 있지만, 반도체 물질들 중에서 선택된 물질로 형성된 임의의 종류의 다층 웨이퍼(즉, 반도체 웨이퍼)에도 적용된다.
본 발명은 전달 방법에 의해 얻은 다층 반도체 웨이퍼의 트랩 계면 밀도의 제어 응용 분야에서 특히 이점을 갖는다.
정의
본 명세서에서 "전달 방법"(transfer method)이라는 용어는 다층 반도체 웨이퍼들의 제조 방법을 가리키며,
ㆍ 탑 (또는 도너) 웨이퍼가 베이스 웨이퍼(핸들 또는 수신기 웨이퍼라고도 칭함) 상에 결합되며,
ㆍ 결합 후 탑 웨이퍼의 적어도 일부가 베이스 웨이퍼와 함께 유지되는 전달 단계를 포함하는 것으로 규정 짓는다.
전달 방법은 예를 들어 다음에 따르는 방법들에 의해 실행될 수 있다.
ㆍ 스마트 컷(Smart-CutTM) 방법 (이 방법의 전반적인 설명은 예를 들어 Jean-Pierre Colinge 의 "Silicon On Insulator Technologies << Materials to VLSI >>", Kluwer Academic Publisher, 2nd edition에서 찾을 수 있다)
ㆍ 엘트란(ELTRANTM) 방법
ㆍ 기타
Dit는, 다층 구조의 2개 층들 간의 계면(예를 들어, SOI 구조의 표면 활성층과 매립 산화층(BOX) 간의 계면)에 위치하는 전기적 트랩들의 밀도로서 정의되는 트랩 계면 밀도를 특징짓는 파라미터이다. 본 명세서에서, Dit 및 트랩 계면 밀도는 같은 것으로 이해할 수 있다.
이 밀도는 일반적으로 (eV.cm2) 당 트랩 수로서 표현되며, 즉, #/eV.cm2로서 표현되며, SOI에서 계면인 BOX/활성층에 대한 전형적인 값은 1012#/eV.cm2이다. Dit는 예를 들어 의사 MOSFET 측정 기술을 이용하여 측정될 수 있다.
다층 반도체 웨이퍼의 활성층은 구성 요소들이 생성되는 층으로서, 이 층은 일반적으로 웨이퍼의 나머지 부분으로부터 전기적으로 분리되어 있다. 활성층은 일반적으로 웨이퍼의 표면층이다.
Dit는, 다층 웨이퍼의 층들에서 전기적 캐리어의 이동도에 영향을 끼치기 때문에, 중요한 파라미터이다. 예를 들어, SOI의 BOX/활성층 계면에서의 Dit는 활성 층의 캐리어 이동도에 영향을 끼치며, 이 캐리어 이동도는 다시 웨이퍼의 전기적 성능에 영향을 끼치는 파라미터이다.
따라서, 웨이퍼의 전기적 성능(및 웨이퍼 상에 형성될 소자들의 성능)에 영향을 끼치기 위해, 다층 웨이퍼의 소정의 계면(예를 들어, SOI 웨이퍼의 BOX/활성층 계면)에서의 Dit 값을 제어하는 것이 바람직하다.
더 구체적으로, 다층 반도체 웨이퍼의 활성층에서 전기적 캐리어의 이동도를 증가시키는 관점에서 볼 때, 웨이퍼의 활성층과 인접하는 기저층 간의 계면에서 Dit 값을 최소화하는 것이 바람직할 수 있다(이 계면에서는 Dit값이 낮을수록 이동도가 높아지는 것으로 알려져 있다).
절연층(예를 들어, 산화층)을 피복 하는 활성층(예를 들어, Si)을 포함하는 전형적인 SOI 웨이퍼의 경우에, 이것은 활성층과 산화층 간의 계면에서의 Dit를 감소시키는 것이 바람직하다는 것을 의미한다.
본 명세서에서는, SOI형 웨이퍼를 다층 웨이퍼라 칭하며, 이 웨이퍼는,
ㆍ지지층(예를 들어, 전형적인 SOI를 위한 벌크 Si)과,
ㆍ웨이퍼의 표면 영역에 위치하는 활성층(예를 들어, Si 박막, 그러나 SiGe, Ge 등과 같은 다른 유형의 막도 가능)과,
ㆍ이러한 2개 층들 간의 매립 절연층(예를 들어, 매립 산화층)
을 포함한다.
또한, 한 그룹의 웨이퍼들의, 즉, 웨이퍼 제조 설비에서 동일한 조건 하에서 제조된 한 그룹의 웨이퍼들의 다층 웨이퍼들 중에서 Dit 값의 가변성을 감소시키는 것이 바람직할 수 있다.
웨이퍼에서 Dit 및 Dit의 가변성을 감소시키기 위해 SOI 웨이퍼 상에 저온 열처리를 실행하는 것은 이미 알려져 있다. 이러한 열처리는, 중성인 분위기 또는 소량의 수소(예를 들어, N2나 Ar 분위기에서의 2% H2)를 함유하는 분위기에서 30분 내지 120분의 지속 기간 동안 최대 600℃의 온도에서 실행될 수 있다.
이러한 처리를 포밍 가스 어닐링(Forming Gas Anneal; FGA)이라 칭한다. 이것은, 예를 들어, "Oxide charges induced by plasma activation for wafer bonding" - Scholberg-Henriksen and al., Sensors and Actuators A 102 (2002), 99-105, Elsevier의 발표 논문에 언급되어 있다.
한 개 층 이상을 포함하는 웨이퍼에 대하여 FGA 처리가 실행될 때, 이러한 처리로 인해 웨이퍼의 표면 아래에 위치하는 제1 계면(여기서, 계면은 2개의 인접하는 층들 간의 경계로 이해됨)에서 Dit가 감소될 수 있음을 일반적으로 관측하게 된다.
이 점에서는, 상술한 내용이 벌크 Si 웨이퍼의 표면을 피복하는 캐핑 산화층과 기저 벌크 Si층 간의 계면에서의 Dit 감소를 나타내고 있다.
SOI형 웨이퍼에서 기저층과 활성층 간의 계면에서 Dit를 감소시키기 위한 FGA 처리를 실행하는 것을 고려할 수 있다(전형적인 SOI에서는, 이 계면이 활성층과 기저 산화층 사이로 정의된다).
이를 위해, 웨이퍼가 캐핑 산화층에 의해 여전히 피복되어 있다면 웨이퍼 상 에 FGA 처리를 수행하는 옵션을 고려하지 않는다(이러한 캐핑층은 일반적으로 웨이퍼 표면에 걸쳐 제조 공정의 종료에 이를 때까지 존재하며 이 캐핑 산화층이 공정의 종료시 제거된다는 점을 상기하기 바란다).
실제로, 상술한 내용은, 캐핑 산화물로 피복된 Si층 상에서 실행된 FGA가 캐핑 산화물과 기저 Si층 간의 계면에서 Dit를 감소시키며, 여전히 캐핑 산화물로 피복된 SOI형 구조에 실행된 FGA의 예상 결과로 캐핑 산화층과 기저 활성층 간의 계면에서 Dit가 감소(활성층과 기저층 간의 계면에서의 Dit의 감소는 아님- 그러나 이것은 필요함)된다는 것을 교시한다.
게다가, 제조의 중간 단계들 동안, 다층 웨이퍼는 일반적으로 100Å 내지 3000Å 두께(예를 들어, 2000Å)의 캐핑 산화층으로 피복되어 있다. 그리고, 출원인이 수행한 테스트에서는, 이러한 2000Å 두께의 산화층으로 피복된 SOI 웨이퍼에 대하여 FGA(450℃에서 90분 동안 2% H2를 함유하는 Ar 분위기에서의 FGA)를 실행하여도 활성층과 기저 매립 산화층 간의 계면에서의 Dit에 어떠한 영향도 끼치지 않음을 알게 되었다. 따라서, 이 옵션은 어떠한 경우에도 해결책으로 보이진 않는다.
이에 따라, 고려해볼 수 있는 옵션은, 웨이퍼 상의 캡 산화물을 제거하는 단계들을 비롯하여 SOI형 웨이퍼에 대하여 모든 제조 단계들을 실행한 후 FGA 처리를 실행하는 것이다.
그러나, 이러한 처리는 웨이퍼의 제조 공정의 끝에서 또 다른 긴 처리를 추 가하는 것을 의미하므로, 당연히 바람직하지 못하다.
고려할 수 있는 또 다른 옵션은 SOI형 웨이퍼 제조의 이전 단계들 동안 FGA 처리를 실행하는 것이다.
예를 들어, 이러한 이전의 FGA는 탑 기판과 베이스 기판과의 결합 전에 스마트-컷 방법에서 이용될 탑 기판상에서 실행될 수 있다. 스마트 컷 방법은 탑 기판과 베이스 기판의 결합을 포함한다는 점을 상기하기 바란다.
이것은, SOI형 웨이퍼의 활성층을 형성하는 데 사용될 탑 기판의 층과 SOI형 웨이퍼의 매립 절연층을 제공하는 인접 절연층(예를 들어, 산화층) 간의 계면에서의 Dit를 실제로 감소시킬 수 있다.
그러나, Dit는 온도에 민감한 파라미터이며, 이에 따라 웨이퍼에 적용되는 후속 처리(결합, 전달, 안정화 등)에는 고온 처리가 포함되며 이것은 이전의 FGA를 통해 얻은 Dit 값을 열화 시킨다.
따라서, 웨이퍼의 상당한 추가 처리 시간을 필요로 하지 않으면서 다층 웨이퍼에서 Dit 및 Dit의 가변성을 감소시킬 수 있는 방법이 필요하다.
본 발명의 목적은 이러한 필요를 충족하는 것이다.
이 목적을 달성하기 위해, 본 발명은 다층 반도체 웨이퍼의 활성층과 상기 활성층 아래의 상기 다층 반도체 웨이퍼 내에 매립된 절연층 간의 계면에서 트랩 밀도를 감소시키기 위한 방법을 제공하며, 이 방법은 제어 분위기에서 상기 다층 반도체 웨이퍼에 고온 열처리를 실행하는 단계를 포함하고,
상기 열처리는 산화 온도에서 적어도 하나의 산화 종을 포함하는 제어 분위기에서 실행되는 산화 단계를 포함하며, 이에 따라 상기 웨이퍼의 표면이 캐핑 산화층으로 피복되고,
상기 방법은, 상기 열처리 후, 탈산화 동작을 수행하여 상기 산화 단계 동안 생성된 상기 캐핑 산화층을 제거하는 단계를 더 포함하되,
상기 열처리 동안 및 상기 산화 단계 후에, 상기 제어 분위기는 일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 아래로 이동할 수 있는 적어도 하나의 종을 포함하도록 제어되는 것을 특징으로 한다.
이러한 방법의 바람직하지만 이에 한정되지 않는 양태들은 아래와 같다.
일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 산화 단계 후에 즉시 실행되고,
일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 아래로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은 상기 다층 반도체 웨이퍼에 적용되는 고온 처리로서 실행되며, 이후에는 상기 다층 반도체 웨이퍼에 다른 어떠한 고온 처리도 실행되지 않으며,
일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 아래로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 탈산화 동작 전에 실행되고,
상기 웨이퍼의 깊이 내로 이동할 수 있는 상기 종은 수소 및/또는 헬륨이며,
상기 웨이퍼의 깊이 내로 이동할 수 있는 상기 종은 수소이고,
상기 최종 단계 동안, 상기 제어 분위기는 일반적으로 중성인 분위기에서 적어도 1% H2로 구성되며,
상기 최종 단계 동안, 상기 제어 분위기는 일반적으로 중성인 분위기에서 적어도 4% H2로 구성되고,
상기 산화 단계의 상기 산화 종은 산소를 포함하며,
상기 산화 온도의 범위는 800℃ 내지 1000℃이고,
상기 산화 온도는 950℃이며,
상기 산화 온도는, 1000Å 내지 3000Å 두께의 캐핑 산화층을 생성하도록 선택되고,
상기 산화 동안, 온도는 2000Å 두께의 캐핑 산화층을 생성하도록 선택되며,
상기 열처리는, 상기 산화 단계 후, 일반적으로 중성인 분위기에서 실행되는 열적 어닐링을 포함하는 안정화 단계를 더 포함하며, 상기 안정화 단계 동안 상기 다층 반도체 웨이퍼의 결합 계면이 안정화되고,
상기 안정화 단계의 상기 열적 어닐링은 실질적으로 상기 산화 온도보다 높은 온도에서 실행되며,
상기 안정화 단계의 상기 열적 어닐링은 950℃ 내지 1200℃의 온도 범위에서 실행되고,
상기 안정화 단계의 상기 열적 어닐링은 1100℃의 온도에서 실행되며,
상기 안정화 단계의 상기 열적 어닐링은 상기 산화 온도와 실질적으로 동일한 온도에서 실행되고,
일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 안정화 단계 동안 실행되며,
일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 안정화 단계를 뒤따르는 램프다운(ramp-down) 동안 실행되고,
상기 램프다운은 보트 아웃(boat-out) 온도에서 종료되며, 상기 탈산화 동작 전에 상기 다층 반도체 웨이퍼 상에 다른 어떠한 고온 처리도 실행되지 않으며,
일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 산화 단계를 뒤따르는 램프다운 동안 실행되고,
상기 램프다운은 보트 아웃 온도에서 종료되며, 상기 탈산화 동작 전에 상기 다층 반도체 웨이퍼 상에 다른 어떠한 고온 처리도 실행되지 않으며,
상기 다층 반도체 웨이퍼는 전달 방법에 의해 얻어진 것이며,
상기 전달 방법은, 도너 기판에 취성 영역을 생성하기 위해 상기 도너 기판에 적어도 하나의 종을 주입하는 단계를 포함하고,
상기 전달 방법은 스마트 컷 형 방법이며,
상기 다층 반도체 웨이퍼는 SOI이고,
상기 보트 아웃 온도는 450℃이며,
상기 방법은 다층 웨이퍼들의 배치들(batches)에 실행되며, 상기 보트 아웃 온도는 모든 배치들의 웨이퍼들에 대하여 트랩 밀도의 실질적으로 일정한 값을 얻는 동안 상기 배치들 중에서 가변될 수 있고,
상기 보트 아웃 온도는 450℃, 600℃, 750℃의 값들을 가질 수 있으며,
상기 다층 반도체 웨이퍼의 활성층은 Si층이고,
다층 반도체 웨이퍼의 활성층은 스트레인 Si층이다.
본 발명의 다른 양태, 목적, 이점은, 도면을 참조하여 다음에 따르는 설명에서 명백할 것이다.
도 1a 내지 도 1c는 각각 본 발명에 따른 방법을 실행하기 위한 3개의 옵션에 따라 다층 웨이퍼 상에서 실행된 3개의 열처리 동안 온도 대 시간 전개를 도시하는 3개의 그래프이다.
도 2는, 이미 알려져 있는 바와 같이 실행된 열처리와의 비교를 통해 상술한 바와 같은 열처리에 의해 얻어진 Dit 감소와, 상이한 보트 아웃 온도들과 관련된 처리를 위한 Dit 값의 안정성을 도시하는 그래프이다.
일반적 양태들
본 발명은 예를 들어 SOI와 같은 SOI 유형의 반도체 물질로 형성된 다층 웨이퍼의 표면을 산화하기 위한 고온 열처리를 기초로 실시된다. 따라서, 이 고온 처리는 산화 단계를 포함한다.
그리고, 이 열처리는, 다층 웨이퍼의 2개 층들 간의 결합 계면을 안정화하기 위한 안정화 단계를 (선택 사항으로서) 더 포함할 수 있다. 이 결합 계면은 특히 이전의 전달 방법(예를 들어, 스마트 컷 방법)에서 2개 기판의 결합에 의해 발생할 수 있다. 이러한 방법의 일반적인 양태들에 대한 설명은, 예를 들어, 다층 웨이퍼를 제조하기 위한 "Silicon-On-Insulator technology: Materials to VLSI, 2nd edition, Jean-Pierre Colinge, Kluwer Academic Publishers"에서 찾을 수 있다.
모든 경우에, 본 발명은 다층 웨이퍼에 적용되는 고온 처리로서 실시된다. 본 명세서에서는, 웨이퍼의 고온 처리가 적어도 950℃의 온도에 웨이퍼의 노출을 포함하는 열처리를 가리킨다.
산화 단계를 포함하는 열처리는 다층 웨이퍼의 표면상에 전형적으로 1000Å 내지 3000Å의 두께(예를 들어, 2000Å)를 갖는 캐핑 산화층을 생성한다.
이 열처리 다음에는, 상기 캐핑 산화층을 제거하고 완료된 다층 웨이퍼를 생성하기 위해 탈산화 동작이 뒤따른다. 이 탈산화 동작은 화학적 처리(예를 들어, HF 에칭 등), 및/또는 다른 유형의 처리(이 탈산화 동작용으로 배제된 고온 처리)를 포함할 수 있다.
다층 웨이퍼(이하, 간단히 "웨이퍼"라 칭함)는 완료될 때 포함할 층들도 포함한다. 이 웨이퍼는 당업계에 알려져 있는 임의의 방법에 의해 얻게 되었다.
특히, 웨이퍼는, 도너(또는 탑) 기판으로부터 수신(또는 베이스) 기판상으로의 적어도 하나의 층을 결합하는 것을 의미하는 전달 방법에 의해 얻을 수 있었으며,이에 따라 결합 계면을 생성하였다.
이러한 전달 방법은, 특히, 도너 기판에 취성(embrittlement) 영역을 생성하기 위해 도너 기판에 적어도 하나의 종 주입을 의미하는 방법일 수 있다. 이러한 방법은 예를 들어 스마트 컷 형 방법일 수 있다.
본 발명에 따른 방법에 의하면 활성층 아래의 다층 웨이퍼 내에 매립된 절연층과 웨이퍼의 활성층 간의 계면에서 트랩 밀도를 감소시킬 수 있다.
활성층은 웨이퍼의 표면 영역에 위치한다. 이것은, Si, 또는 (SiGe, Ge...와 같은) 다른 물질로 형성될 수 있으며, 이 층의 물질은 스트레인(strained)될 수 있다.
이러한 관점에서, 본 발명은 실리콘 온 인슐레이터 웨이퍼와 같이 웨이퍼 상의 응용으로 한정되지 않으며, 기판상에 얇은 활성 물질층을 포함하며 이를 위해 전기적 특성이 최적화되어야 하는 임의의 종류의 웨이퍼에도 관련된다.
그리고, "매립" 절연층이라는 용어는, SOI와 같은 웨이퍼의 경우라도 웨이퍼의 활성층 아래에 매립되지만 반드시 지지층을 피복 하지 않아도 되는 층을 가리킨다.
매립 절연층은, 예를 들어, 매립 산화층일 수 있다. 이것은 활성층 바로 아래에 위치한다.
상술한 바와 같이, 계면에서의 트랩 밀도는 전형적으로 파라미터 Dit로 표현된다.
제어 분위기
일반적 양태들
고온 열처리를 실행하려면, 웨이퍼를 어닐링 챔버 내에 배치한다. 이 챔버의 분위기는 제어되며, 이것은 물론 열처리의 상이한 단계들 동안 상이한 사양들을 고려하도록 선택적으로 제어된다.
더 구체적으로, 본 발명의 열처리 동안 및 산화 단계 후인 경우에, 제어 분위기는 일반적으로 중성인 분위기에 적어도 이온들이 웨이퍼의 깊이 내로 트랩 밀도의 감소가 필요한 계면(활성층과 매립 절연층 간의 계면)까지 아래로 이동할 수 있는 종을 포함하도록 제어된다.
실질적으로, 웨이퍼 상에서 실행되는 본 발명의 고온 열처리는, 시작 단계, 산화 단계, 선택 사항인 안정화 단계, 및 최종 단계를 포함하며,
ㆍ 시작 단계는,
▷ (전형적으로 450℃ 내지 750℃, 예를 들어, 600℃이며, 전형적으로 최종 보트 아웃 온도와 동일한) 온도로 보트에서 실행되는 진입 단계와,
▷ 보트 온도로부터 산화 온도까지 온도를 증가시키는 제1 램프 업을 포함한다.
ㆍ 상기 산화 온도에서 실행되는 산화 단계 - 그 결과 산화층으로 웨이퍼를 캐핑하게 됨.
ㆍ 선택 사항으로서, 산화 단계 후의 안정화 단계. 이 안정화 단계는, 아래와 같은 안정화 온도에서 실행된다. 즉,
▷ 산화 온도보다 실질적으로 높은 안정화 온도(옵션 1 - 각 옵션들을 도 1a 내지 도 1c를 참고하여 더 설명함). 이 경우, 안정화 단계는 산화 온도로부터 안정화 온도까지의 온도 램프 업으로 시작하며, 또는,
▷ 산화 온도와 대략 동일한 안정화 온도(옵션 2)
▷ 또한, 열처리에는 어떠한 안정화 단계도 포함하지 않을 수 있다(옵션 3).
ㆍ 최종 단계는,
▷ 온도를 보트 아웃 온도로 내리는 온도 램프다운(ramp down)과,
▷ 보트 아웃 온도에서 실행된 종료 단계
를 포함한다.
시작 단계 동안, 분위기는 중성 상태(즉, N2나 Ar과 같은 중성 가스로 이루어짐)에 있다.
산화 단계는 전형적으로 800℃ 내지 1000℃의 산화 온도(전형적으로, 950℃)에서 산소와 같은 산화 종을 함유하는 제어 분위기에서 실행된다.
이러한 산화 단계는 웨이퍼의 표면상에 1000Å 내지 3000Å(예를 들어, 2000Å)의 캐핑 산화층을 생성하고 이 단계의 온도와 지속 기간은 캐핑 산화물을 위해 필요한 두께 함수로서 채택된다.
안정화 단계는 전형적으로 중성인 제어 분위기에서 실행된다. 그러나, 추가로 노출되듯이, 이 분위기는 이온들이 트랩 밀도의 감소가 필요한 계면까지 아래로 이동할 수 있는 종의 제어 비례량을 함유하도록 제어될 수 있다.
Dit 를 감소시키기 위한 제어 분위기
이하, (본 발명을 실시하기 위해 선택되는 옵션이 어떤 것이든) 트랩 밀도의 감소가 필요한 계면까지 이온들이 아래로 이동할 수 있는 종의 제어 분위기에 관한 일부 상세를 제공한다.
이 종은 H 및/또는 He일 수 있다. 바람직한 일 실시예에서, 이 종은 수소이다. 그리고, 예를 들어, 일반적으로 중성 분위기에서 수소의 비율은 1%를 초과해야 한다.
이러한 종이 제어 비율로 주입되는 일반적으로 중성인 분위기는 전형적으로 Ar 및/또는 N2로 이루어진다.
N2 분위기에서 H2의 열처리의 제어 분위기에서 주입으로 테스트를 행하였으며 이에 따라 N2에서 4% H2로 이루어진 제어 분위기를 형성하였다. 이러한 테스트 에 의해 SOI의 매립 산화층과 활성 Si층 간의 계면에서 Dit를 상당히 감소시켰다(이러한 양태는 도 2를 참조하여 더 설명한다).
일반적으로 중성 분위기 내로 주입되는 He나 H2와 같은 종의 제어 비례를 이용하는 분위기의 이러한 특정 제어는 탈산화 동작 전에 실행된다. 이것은 산화 단계 후에 즉시 실행될 수도 있다.
게다가, 이것은 (감소를 얻게 된 Dit가 다른 상황에서는 추가 고온 열처리에 의해 열화 될 가능성이 있기 때문에) 웨이퍼가 거치는 최종 고온 열처리로서 실행된다.
상술한 바와 같은 제어 분위기를 본 명세서의 나머지 부분에서 간단히 제어 분위기(controlled atmosphere)라 칭한다.
3가지 옵션 설명
도 1a 내지 도 1c로 각각 예시한 다층 웨이퍼들을 처리하기 위한 3가지 옵션을 더 설명한다. 상술한 코멘트는 이러한 옵션들의 각각에 적용가능하다.
옵션 1
도 1a는 본 발명에 따른 방법을 실행하기 위한 제1 옵션을 도시한다.
이 옵션에서는, 산화 단계 후에는, 안정화 단계가 뒤따르며, 이 안정화 단계는 산화 온도보다 상당히 높은 온도에서 실행된다.
더 구체적으로, 안정화 온도는 950℃ 내지 1200℃의 범위에 있으며, 전형적 으로는 1100℃이다.
안정화 단계는 상술한 바와 같이 결합 계면의 안정화에 중점을 두고 있다. 이러한 안정화 단계는 당업계에서 완전히 중성인 분위기에서 실행되는 것으로 알려져 있다.
본 발명의 이 옵션의 경우, 이 안정화 단계는 상술한 H2나 He와 같은 종의 주입을 이용하는 어닐링 챔버에서의 어닐링 분위기의 특정 제어에 관련된다.
이에 따라 아래와 같은 기간 동안 제어 분위기를 확립하게 된다. 즉,
ㆍ 안정화 단계 자체 동안이다. 이 경우, 제어 주입은 바람직하게 안정화 온도에 도달했을 때에만 수행되며, 그리고/또는
ㆍ 후속 램프다운 동안이다. 그리고, 램프다운 동안에만 H2 제어 분위기가 확립되면(즉, 산화가 아닌 기간 동안), 적어도 H2나 He와 같은 종의 제어량을 함유하는 분위기 하에서 램프다운을 시작하기 위해, 온도가 여전히 고온 범위(즉, 950℃ 초과)에 있을 때 램프다운의 시작시 H2나 He와 같은 종의 주입을 수행한다.
옵션 2
이 옵션은 도 1b에 도시되어 있다.
이 옵션에서는, 산화 온도와 대략 동일한 온도에서 안정화 단계가 실행된다. 분위기는 산화 단계와 안정화 단계 간의 산화물로부터 퍼지 된다.
위에서 제시한 옵션 1에 대해서는, 안정화 단계가 바람직하게 산화 단계 후에 즉시 실행되었다.
이 옵션에서는, 적어도 950℃의 온도에서 산화 단계가 실행된다. 이 경우는 안정화 단계에도 해당된다.
이 옵션에서는, H2나 He와 같은 종의 제어 주입의 시작은 바람직하게 안정화 단계를 뒤따르는 램프다운의 시작 전에 안정화 단계 동안 수행된다.
제어 분위기는 (H2나 He와 같은 종을 소거하고 어닐링 챔버를 안전하게 개방하기 위해 램프다운의 실제 종료 전에 제어 분위기의 퍼지를 이용하여) 램프다운 동안 확립된 상태로 유지될 수 있다.
옵션 3
이 옵션은 도 1c에 도시되어 있다.
이 옵션에서는, 산화 단계 후에 안정화 단계가 없다.
이 옵션은, 웨이퍼의 두께를 줄일 필요만 있다면, 그리고 결합 계면의 안정화를 추구할 필요가 없다면, 선택될 수 있다(산화 및 후속 탈산화는 희생 산화에 대응한다).
일반적으로 중성 분위기에서 H2나 He와 같은 종의 제어 주입은, 산화 단계를 뒤따르는 램프다운 동안 수행된다. 그리고, 여기서, 제어 분위기는 온도가 여전히 고온 범위에 있는 동안 확립된다. 이것은, 특히, 산화 단계가 적어도 950℃의 산화 온도에서 실행된다는 것을 의미한다.
어닐링 챔버의 분위기는 H2나 He와 같은 종의 주입 전에 산소로부터 퍼지되어야 한다.
그리고, 이러한 주입은, 가능한 높은 온도에서 제어 분위기가 효과를 발휘하기 위해, 램프다운 동안 가능한 일찍 수행된다.
모든 옵션에 대한 코멘트
본 발명의 모든 실시예들에서, (모든 실시예들에서 산화 단계로부터 발생하는 캐핑 산화층에 의해 피복된 활성층을 갖는) 웨이퍼를 고온(즉, 적어도 950℃) 범위의 온도에서 제어 분위기에 노출하는 것이 중요하다. 출원인은 이러한 노출로 인해 SOI와 같은 웨이퍼의 두께에서 발생하는 제1 계면(이 제1 계면은 캐핑 산화층과 이 산화층이 일시적으로 피복 하는 활성층 간의 계면)뿐만 아니라 웨이퍼의 기저 산화층과 활성층 간의 계면에서 Dit가 감소되는 것을 실제로 관찰하였다.
이 효과는 다음과 같이 설명될 수 있다.
ㆍ 고온 상태에서, 제어 분위기의 H2나 He와 같은 종은 필요한 계면, 즉, 활성층과 기저 절연층 간의 계면에 이르기까지 웨이퍼의 두께를 아래로 통과하는 데 충분한 에너지를 갖고 있다
ㆍ 이러한 웨이퍼의 특정 노출이 없는 동안, 알려져 있는 공정에서의 종은 발생한 제1 계면보다, 즉, 캐핑 산화층과 기저 활성층 간의 계면보다 깊게 웨이퍼의 두께를 통과하지 않는다.
그리고, 안정화 단계나 산화 단계를 뒤따르는 램프다운 동안에만 제어 분위기가 확립되는 경우에, 이 제어 분위기는 온도가 여전히 (본 명세서에서 한정한 바와 같은) 고온 범위 내에 있는 동안 확립되어야 한다.
처리 효과
Dit 감소 및 그 가변성
도 2는 스마트 컷 기술에 기초한 방법에 의해 얻어진 SOI 웨이퍼 상에서 상술한 바와 같은 처리에 의해 얻어진 Dit의 감소를 도시한다.
이 도면은, 3개 런에 대하여 상이한 보트 아웃 온도들을 제외하는 동일한 조건 하에서 처리된 동일한 웨이퍼들의 3개의 그룹(이 3개 그룹은 각각 런1, 런2, 런3에 대응)에 대하여 측정된 Dit 값을 나타낸다.
ㆍ 런1의 웨이퍼들에 대한 보트 아웃 온도는 450℃였다.
ㆍ 런2의 웨이퍼들에 대한 보트 아웃 온도는 600℃였고, 런3의 웨이퍼들에 대한 보트 아웃 온도는 750℃였다. 도 2는 2개의 곡선을 포함하는데, 각 곡선은 3개 점(각 그룹이나 런에 대한 점)에 의해 한정된다.
ㆍ 상위 곡선은 알려져 있듯이 최종 단계에서 완전히 중성인 분위기에서 안정화 처리를 거친 웨이퍼 상에서 측정된 Dit를 나타낸다. 이 처리는 시작 단계, 그 후의 950℃에서의 산화 단계, 및 약 1100℃의 온도에서의 안정화 단계를 포함하였다.
ㆍ 하위 곡선은, 안정화 단계와 관련된 분위기(고온에서, 이 단계 후 즉시 및/또는 Ar과 같은 중성 분위기에서의 4% H2) 제어에 의해서만, 상위 곡선의 안정화 처리와 다른 처리를 거친 웨이퍼 상에서 측정된 Dit를 나타낸다.
Dit 측정은 2개 곡선의 웨이퍼에 대하여 동일한 방식으로 실행되었다.
이 도면은 Dit의 상당한 감소(약 50%의 감소)를 나타낸다.
또한, 이것은 Dit의 가변성의 급격한 감소를 나타낸다.
본 발명에 의하면 (예를 들어, SOI의 BOX/활성층 계면에서) Dit 및 Dit의 가변성을 상당히 감소시킬 수 있다. 그리고, 이것은, 웨이퍼의 층들 간의 결합된 계면을 안정화하는 데 안정화 처리가 필요하기 때문에 어떠한 추가 처리 시간을 필요로 하지 않고서 얻어진다.
따라서, 본 발명은 추가 시간을 필요로 하지 않으면서 FGA 처리의 이점들을 제공한다.
그리고, Dit를 감소시키기 위해, 캐핑 산화층에 의해 피복된 웨이퍼 상에 수소와 같은 종을 갖는 분위기를 이용하는 것은 종래 기술의 교시에 맞지 않으며, 그 이유는 (상술한 산화 단계를 거친 웨이퍼에서 그렇듯이, 2000Å 두께의) 이러한 캐핑 산화층에 의해 피복된 웨이퍼 상에 종래의 FGA와 같은 처리를 실행하는 것이 Dit에 전혀 영향을 끼치지 않는다는 점이 예시되었기 때문임을 주목하길 바란다.
결과 안정성 대 보트 아웃 온도에 대한 특정 코멘트
도 2의 결과들은 본 발명에 따른 또 다른 관심 양태를 더 도시한다.
이 도면에 도시한 3개 그룹에 대응하는 3개의 런은, 상술한 바와 같이 상이한 보트 아웃 온도의 3개 값에 대응한다.
그럼에도 불구하고, 최종 Dit 값들은 3개 그룹에 대하여 실질적으로 동일한 상태를 유지한다.
이것은 본 발명에 따른 방법의 매우 이로운 견고성에 대응하며, 그 이유는, 보트 아웃 온도의 가변성에도 불구하고 감소되었을 뿐만 아니라 안정적인 Dit 값의 이점을 유지하는 한편 보트 아웃 온도에 대한 상당한 자유를 갖춘 상태로 본 발명을 실시할 수 있기 때문이다.
따라서, 보트 아웃 온도를 상당히 수정함으로써 본 발명에 따라 상술한 바와 같이 웨이퍼들의 배치(batch)를 처리할 수 있으며, 어떠한 배치이든지 간에 처리된 웨이퍼들의 (활성층/매립 절연층) 계면에서 Dit의 상당히 균등한 값들을 여전히 얻을 수 있다.
이러한 관점에서 볼 때, 본 발명에 의하면 다층 웨이퍼의 활성층과 기저 절연층 간의 계면에서 Dit를 열화 시키지 않고서 보트 아웃 온도의 낮은 값을 가질 수 있다는 점에 주목하기 바란다.
이것은, 본 발명에 따라 처리되지 않은 웨이퍼 상에서 보트 아웃 온도의 더욱 낮은 값들이 이 계면에서 증가된 Dit를 훨씬 더 생성할 것으로 관측되었기 때문에 이점을 갖는다.
웨이퍼에 대한 추가 코멘트
상술한 바와 같이, 본 발명은, SOI 웨이퍼가 본 발명의 한 응용에 대응하더라도 이러한 SOI 웨이퍼의 처리로 제한되지 않는다.
일 예로, 본 발명의 또 다른 특정 응용은 스트레인 실리콘 온 인슐레이터(strained Silicon On Insulator; sSOI) 유형의 웨이퍼의 처리이다.
sSOI 웨이퍼는, 매립 절연층 아래의 지지층과, 매립 절연층 상에 (전형적으로 100Å 내지 600Å의 두께를 갖는) 얇은 스트레인 Si층을 포함한다.
스트레인층의 매우 얇은 두께 때문에, 결합 계면의 안정화와 같은 고온 처리를 수행하기 위해 일반적으로 스트레인 층을 산화할 수 없다.
따라서, 이러한 웨이퍼를 형성하려면, 그 해결책은 먼저 (스트레인 Si인 상태에 있는) 표면층 아래에 매립 절연층을 포함하는 sSOI 다층 웨이퍼의 그 표면층 상에 캐핑 산화층을 증착하는 것이다.
이러한 캐핑 산화층의 증착은, 예를 들어, TEOS 증착으로 행해질 수 있다. 캐핑 산화층은, 예를 들어, 100Å 내지 3000Å 두께의 SiO2층이다.
또한, 더욱 두꺼운 캐핑 산화층을 증착하기 전에 스트레인층 상에 매우 얇은 열적 산화층(자연발생 산화층 또는 약간 더 두꺼운 열적 산화층)을 형성할 수 있다.
스트레인 층이 캐핑 산화층에 의해 일단 피복되었으면, 이것은 고온으로부터 보호받으며 본 발명에 따른 방법이 실행되게 할 수 있다.
따라서, 본 발명은 SOI 웨이퍼에서 트랩 계면 밀도를 제어하는 데 이용될 수 있지만, 반도체 웨이퍼와 같은 반도체 물질들 중에서 선택된 물질로 형성된 임의의 종류의 다층 웨이퍼에도 적용된다.

Claims (32)

  1. 다층 반도체 웨이퍼의 활성층과 상기 활성층 아래의 상기 다층 반도체 웨이퍼 내에 매립된 절연층 간의 계면에서 트랩 밀도를 감소시키기 위한 방법으로서,
    제어 분위기에서 상기 다층 반도체 웨이퍼에 고온 열처리를 실행하는 단계를 포함하고,
    상기 열처리는 산화 온도에서 적어도 하나의 산화 종을 포함하는 제어 분위기에서 실행되는 산화 단계를 포함하며, 이에 따라 상기 웨이퍼의 표면이 캐핑 산화층으로 피복되고,
    상기 방법은, 상기 열처리 후, 탈산화 동작을 수행하여 상기 산화 단계 동안 생성된 상기 캐핑 산화층을 제거하는 단계를 더 포함하되,
    상기 열처리 동안 및 상기 산화 단계 후에, 상기 제어 분위기는 일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 아래로 이동할 수 있는 적어도 하나의 종을 포함하도록 제어되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  2. 제 1 항에 있어서,
    일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 산화 단계 후에 즉시 실행 되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 아래로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은 상기 다층 반도체 웨이퍼에 적용되는 고온 처리로서 실행되며, 이후에는 상기 다층 반도체 웨이퍼에 다른 어떠한 고온 처리도 실행되지 않는 것을 특징으로 하는 트랩 밀도 감소 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 아래로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 탈산화 동작 전에 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 웨이퍼의 깊이 내로 이동할 수 있는 상기 종은 수소, 헬륨 또는 수소와 헬륨의 혼합물인 것을 특징으로 하는 트랩 밀도 감소 방법.
  6. 제 5 항에 있어서,
    상기 웨이퍼의 깊이 내로 이동할 수 있는 상기 종은 수소인 것을 특징으로 하는 트랩 밀도 감소 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 최종 단계 동안, 상기 제어 분위기는 일반적으로 중성인 분위기에서 적어도 1% H2로 구성되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  8. 제 7 항에 있어서,
    상기 최종 단계 동안, 상기 제어 분위기는 일반적으로 중성인 분위기에서 적어도 4% H2로 구성되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 산화 단계의 상기 산화 종은 산소를 포함하는 것을 특징으로 하는 트랩 밀도 감소 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 산화 온도의 범위는 800℃ 내지 1000℃인 것을 특징으로 하는 트랩 밀도 감소 방법.
  11. 제 10 항에 있어서,
    상기 산화 동안, 온도가 950℃인 것을 특징으로 하는 트랩 밀도 감소 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 산화 온도는, 1000Å 내지 3000Å 두께의 캐핑 산화층을 생성하도록 선택되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  13. 제 12 항에 있어서,
    상기 산화 동안, 온도는 2000Å 두께의 캐핑 산화층을 생성하도록 선택되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리는, 상기 산화 단계 후, 일반적으로 중성인 분위기에서 실행되는 열적 어닐링을 포함하는 안정화 단계를 더 포함하며, 상기 안정화 단계 동안 상기 다층 반도체 웨이퍼의 결합 계면이 안정화되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  15. 제 14 항에 있어서,
    상기 안정화 단계의 상기 열적 어닐링은 실질적으로 상기 산화 온도보다 높은 온도에서 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  16. 제 15 항에 있어서,
    상기 안정화 단계의 상기 열적 어닐링은 950℃ 내지 1200℃의 온도 범위에서 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  17. 제 16 항에 있어서,
    상기 안정화 단계의 상기 열적 어닐링은 1100℃의 온도에서 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  18. 제 14 항에 있어서,
    상기 안정화 단계의 상기 열적 어닐링은 상기 산화 온도와 실질적으로 동일한 온도에서 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  19. 제 14 항에 있어서,
    일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 안정화 단계 동안 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  20. 제 14 항에 있어서,
    일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 안정화 단계를 뒤따르는 램프다운 동안 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  21. 제 20 항에 있어서,
    상기 램프다운은 보트 아웃 온도에서 종료되며, 상기 탈산화 동작 전에 상기 다층 반도체 웨이퍼 상에 다른 어떠한 고온 처리도 실행되지 않는 것을 특징으로 하는 트랩 밀도 감소 방법.
  22. 제 1 항 또는 제 2 항에 있어서,
    일반적으로 중성인 분위기에서 이온들이 상기 트랩 밀도의 감소가 필요한 상기 계면까지 상기 웨이퍼의 깊이 내로 이동할 수 있는 적어도 하나의 종을 포함하는 분위기로서 상기 제어 분위기를 제어하는 것은, 상기 산화 단계를 뒤따르는 램프다운 동안 실행되는 것을 특징으로 하는 트랩 밀도 감소 방법.
  23. 제 22 항에 있어서,
    상기 램프다운은 보트 아웃 온도에서 종료되며, 상기 탈산화 동작 전에 상기 다층 반도체 웨이퍼 상에 다른 어떠한 고온 처리도 실행되지 않는 것을 특징으로 하는 트랩 밀도 감소 방법.
  24. 제 1 항 또는 제 2 항에 있어서,
    상기 다층 반도체 웨이퍼는 전달 방법에 의해 얻어진 것을 특징으로 하는 트랩 밀도 감소 방법.
  25. 제 24 항에 있어서,
    상기 전달 방법은, 도너 기판에 취성 영역을 생성하기 위해 상기 도너 기판에 적어도 하나의 종을 주입하는 단계를 포함하는 것을 특징으로 하는 트랩 밀도 감소 방법.
  26. 제 25 항에 있어서,
    상기 전달 방법은 스마트 컷(Smart-CutTM) 형 방법인 것을 특징으로 하는 트랩 밀도 감소 방법.
  27. 제 1 항 또는 제 2 항에 있어서,
    상기 다층 반도체 웨이퍼는 SOI인 것을 특징으로 하는 트랩 밀도 감소 방법.
  28. 제 23 항에 있어서,
    상기 보트 아웃 온도는 450℃인 것을 특징으로 하는 트랩 밀도 감소 방법.
  29. 제 23 항에 있어서,
    상기 방법은 다층 웨이퍼들의 배치들에 실행되며,
    상기 보트 아웃 온도는 모든 배치들의 웨이퍼들에 대하여 트랩 밀도의 실질적으로 일정한 값을 얻는 동안 상기 배치들 중에서 가변될 수 있는 것을 특징으로 하는 트랩 밀도 감소 방법.
  30. 제 23 항에 있어서,
    상기 보트 아웃 온도는 450℃, 600℃, 750℃의 값들을 가질 수 있는 것을 특징으로 하는 트랩 밀도 감소 방법.
  31. 제 1 항 또는 제 2 항에 있어서,
    상기 다층 반도체 웨이퍼의 활성층은 Si층인 것을 특징으로 하는 트랩 밀도 감소 방법.
  32. 제 1 항 또는 제 2 항에 있어서,
    다층 반도체 웨이퍼의 활성층은 스트레인 Si층인 것을 특징으로 하는 트랩 밀도 감소 방법.
KR1020077017943A 2007-08-03 2005-02-03 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법 KR100905976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077017943A KR100905976B1 (ko) 2007-08-03 2005-02-03 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077017943A KR100905976B1 (ko) 2007-08-03 2005-02-03 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법

Publications (2)

Publication Number Publication Date
KR20070102702A KR20070102702A (ko) 2007-10-19
KR100905976B1 true KR100905976B1 (ko) 2009-07-06

Family

ID=38817464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017943A KR100905976B1 (ko) 2007-08-03 2005-02-03 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법

Country Status (1)

Country Link
KR (1) KR100905976B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649538B1 (en) 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649538B1 (en) 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides

Also Published As

Publication number Publication date
KR20070102702A (ko) 2007-10-19

Similar Documents

Publication Publication Date Title
JP4718425B2 (ja) 複合基板の作製方法
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
KR100637364B1 (ko) 반도체기판처리방법
US7883990B2 (en) High resistivity SOI base wafer using thermally annealed substrate
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
JP7128262B2 (ja) 半導体構造体および半導体構造体を製造する方法
WO2002045132A2 (en) Low defect density, thin-layer, soi substrates
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
US20070215975A1 (en) Method of fabricating semiconductor device
US7601606B2 (en) Method for reducing the trap density in a semiconductor wafer
KR100944235B1 (ko) 이중 플라즈마 ｕｔｂｏｘ
WO2008107751A1 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
KR100905976B1 (ko) 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법
KR100842901B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
KR100529610B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
US20080211115A1 (en) Semiconductor structure and an apparatus and a method for producing a semiconductor structure
US20090039458A1 (en) Integrated device
JP2006237065A (ja) 半導体装置の製造方法
JPS59191350A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 10