KR100905178B1 - 반도체 소자의 형성 방법 - Google Patents
반도체 소자의 형성 방법 Download PDFInfo
- Publication number
- KR100905178B1 KR100905178B1 KR1020070109146A KR20070109146A KR100905178B1 KR 100905178 B1 KR100905178 B1 KR 100905178B1 KR 1020070109146 A KR1020070109146 A KR 1020070109146A KR 20070109146 A KR20070109146 A KR 20070109146A KR 100905178 B1 KR100905178 B1 KR 100905178B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- fin
- gate
- etching
- active region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000137 annealing Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 55
- 238000002955 isolation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 28
- 239000012530 fluid Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
본 발명은 멀티 채널을 형성하기 위한 하드 마스크로 어닐 공정을 통해 형성된 산화막을 하드 마스크로 사용하여 게이트 채널 영역을 리세스 하기 때문에, 소스/드레인 영역을 상대적으로 높임으로써 SEG(Silicon Epitaxial Growth) 공정 없이 상승된 소스/드레인을 형성할 수 있고, 활성영역의 중앙 부분을 어닐 공정을 통해 형성된 산화막을 하드 마스크로 이용하여 벌브(bulb) 형태로 식각함으로써 벌크(bulk)와 부분적으로 플로우팅(floating)된 플로우팅 바디(floating body)를 갖는 멀티 채널 FET(Field Effect Transistor)를 형성하여 단 채널 효과를 개선할 수 있는 기술을 개시한다.
리세스, 멀티 채널 FET, SCE, SEG, 어닐, 플로우팅 바디
Description
도 1a 내지 도 1u는 본 발명에 따른 반도체 소자 형성 방법을 나타낸 도면들이다.
<도면의 주요 부분에 대한 부호 설명>
12: 반도체 기판
14: 패드 산화막
16: 패드 질화막
18: 트랜치
20: 활성영역
22: 측벽 산화막
23: 열산화막
24: 질화막
26: 유동성 산화막
28: 리세스 영역
29: 벌브 형태의 리세스 영역
30: 핀 형 활성영역
31: 플로우팅 바디(floating body)
32: 게이트 산화막
34a: 게이트 전극
34b: 게이트 도전층
34c: 게이트 하드 마스크
34: 게이트 패턴
G: 게이트 예정영역
R: 리세스된 깊이
본 발명은 반도체 소자 형성 방법에 관한 것으로, 더욱 상세하게는 멀티 채널을 형성하기 위한 하드 마스크로 어닐 공정을 통해 형성된 산화막을 사용하여 게이트 채널 영역을 리세스 하기 때문에, 소스/드레인 영역을 상대적으로 높임으로써 SEG 공정 없이 상승된 소스/드레인을 형성할 수 있고, 활성영역의 중앙 부분을 어닐 공정을 통해 형성된 산화막을 하드 마스크로 이용하여 벌브(bulb) 형태로 식각함으로써 벌크(bulk)와 부분적으로 플로우팅(floating)된 플로우팅 바디(floating body)를 갖는 멀티 채널 FET를 형성하여 단 채널 효과를 개선할 수 있는 반도체 소자 형성 방법에 관한 것이다.
일반적으로, 반도체 제조 공정은 가공(fabrication), 전기적 다이 분류(electrical die sorting), 조립(assembly) 및 검사(test)로 구분된다. 여기서, 가공 공정은 웨이퍼에 확산, 사진, 식각, 박막 공정 등을 여러 차례 반복 진행하면서 전기 회로들을 형성하여 웨이퍼 상태에서 전기적으로 완전하게 동작하는 반제품이 만들어지는 모든 과정을 말한다.
반도체 소자가 고집적화됨에 따라 게이트의 선폭(Critical Dimension; CD)이 좁아지면서 채널 길이가 감소하여 전계 효과 트랜지스터(Field Effect Transistor; FET)의 전기적 특성이 저하되는 단 채널 효과(Short Channel Effect; SCE)가 발생하였다.
이를 극복하기 위하여 리세스 게이트(Recessed Gate) 및 핀 형 게이트(Fin Type Gate)와 같은 멀티 채널 FET(Multi-channel FET)를 사용하게 되었다.
여기서, 리세스 게이트(Recessed Gate)는 게이트 예정 영역의 반도체 기판을 설정된 깊이만큼 식각함으로써 채널 길이를 증가시키는 게이트 구조이다.
또한, 핀 형 게이트(Fin Type Gate)는 활성영역을 핀 형으로 형성하여 활성영역과 게이트 사이의 접촉면적을 증가시켜 게이트의 구동 능력을 증가시키고 전기적 특성을 향상시킬 수 있는 게이트 구조이다.
한편, 단 채널 효과를 극복하기 위해 소스/드레인 영역을 상승시키고 접합 깊이를 줄이는 방법을 사용한다.
하지만, SEG(Silicon Epitaxial Growth) 방법으로 소스/드레인 영역을 성장시키는 경우 디자인 룰(design rule)이 축소되어 인접한 소스/드레인 영역과 단락(short)되는 문제점이 발생하였다.
본 발명은 멀티 채널을 형성하기 위한 하드 마스크로 어닐 공정을 통해 형성된 산화막을 하드 마스크로 사용하여 게이트 채널 영역을 리세스 하기 때문에, 소스/드레인 영역을 상대적으로 높임으로써 SEG 공정 없이 상승된 소스/드레인을 형성할 수 있는 반도체 소자 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 활성영역의 중앙 부분을 어닐 공정을 통해 형성된 산화막을 하드 마스크로 이용하여 벌브(bulb) 형태로 식각함으로써 벌크(bulk)와 부분적으로 플로우팅(floating)된 플로우팅 바디(floating body)를 갖는 멀티 채널 FET를 형성하여 단 채널 효과를 개선할 수 있는 반도체 소자 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자 형성 방법은
반도체 기판에 핀형 활성영역을 정의하는 소자 분리막을 형성하는 단계;
게이트 예정영역과 중첩하는 상기 핀형 활성영역에 제 1 리세스를 형성하여 멀티 핀(multi fin)을 형성하는 단계;
상기 제 1 리세스 저부를 벌브형으로 식각하여 상기 멀티 핀을 상부 핀 및 하부 핀으로 분리시키는 제 2 리세스를 형성하는 단계; 및
상기 하부 핀 상부에 게이트를 형성하되, 상기 상부 핀을 상기 게이트에 매립하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 소자 분리막을 형성하는 단계는
상기 반도체 기판을 식각하여 트랜치를 형성하는 단계; 및
상기 트랜치를 매립하는 산화막을 증착하는 단계를 포함하고,
상기 트랜치 내에 측벽 산화막을 형성하는 단계; 및
상기 측벽 산화막을 포함하는 상기 반도체 기판 상부에 질화막을 형성하는 단계를 더 포함하고,
상기 멀티 핀을 형성하는 단계는
상기 게이트 예정영역과 중첩하는 상기 소자 분리막을 식각하여 상기 게이트 예정영역과 중첩하는 상기 활성영역 상부를 노출하는 단계;
노출된 상기 활성영역 상부에 대해 어닐(anneal) 공정을 수행하여 열산화막을 형성하는 단계; 및
상기 열산화막을 하드 마스크로 이용하여 노출된 상기 활성영역 상부를 식각하는 단계를 포함하고,
상기 상부 핀은 상기 열산화막의 깊이만큼 리세스되고,
상기 상부 핀 및 상기 하부 핀을 포함하는 반도체 기판 상부에 층간 절연막을 증착하는 단계; 및
상기 게이트 예정영역과 중첩하는 상기 소자 분리막 및 상기 층간 절연막을 식각하여 상기 상부 핀을 노출하는 단계를 더 포함하고,
상기 게이트 예정영역과 중첩하는 상기 활성영역 상부에 잔류하는 상기 층간 절연막 두께는 100~1000Å이고,
상기 멀티 핀을 형성하는 단계에서 상기 활성영역 상부는 이방성 식각 방식으로 식각하고,
상기 제 2 리세스를 형성하는 단계에서 상기 제 1 리세스 저부에 대해 등방성 식각 방식으로 식각하는 것을 특징으로 한다.
한편, 본 발명의 다른 실시예에 따른 반도체 소자 형성 방법은
반도체 기판에 핀형 활성영역을 정의하는 소자 분리막을 형성하는 단계;
게이트 예정영역과 중첩하는 상기 핀형 활성영역에 대해 어닐(anneal) 공정을 수행하여 열산화막을 형성하는 단계;
상기 열산화막을 식각 마스크로 이용하여 상기 핀형 활성영역 상부를 식각하여 제 1 리세스를 형성하여 멀티 핀(multi fin)을 형성하는 단계;
상기 제 1 리세스 저부를 벌브형으로 식각하여 상기 멀티 핀을 상부 핀 및 하부 핀으로 분리시키는 제 2 리세스를 형성하는 단계; 및
상기 하부 핀 상부에 게이트를 형성하되, 상기 상부 핀을 상기 게이트에 매립하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
본 발명은 멀티 채널을 형성하기 위한 하드 마스크로 어닐 공정을 통해 형성된 산화막을 사용하여 게이트 채널 영역을 리세스 하기 때문에, 소스/드레인 영역 을 상대적으로 높임으로써 SEG 공정 없이 상승된 소스/드레인을 형성할 수 있고, 활성영역의 중앙 부분을 어닐 공정을 통해 형성된 산화막을 하드 마스크로 이용하여 벌브(bulb) 형태로 식각함으로써 벌크(bulk)와 부분적으로 플로우팅(floating)된 플로우팅 바디(floating body)를 갖는 멀티 채널 FET를 형성하여 단 채널 효과를 개선할 수 있는 기술을 개시한다.
도 1a 내지 도 1u는 본 발명에 따른 반도체 소자 형성 방법을 나타낸 도면들이다. 여기서, (i)은 평면도들이고, (ii)는 (i)의 A-A'를 따라 절단한 단면도들이며, (iii)는 (i)의 B-B'를 따라 절단한 단면도들이다.
도 1a를 참조하면, 반도체 기판(12) 상부에 열산화 공정(thermal oxidation)을 통해 패드 산화막(14)을 형성하고, 패드 산화막(14) 상부에 패드 질화막(16)을 형성한다.
도 1b를 참조하면, 감광막 패턴 또는 하드 마스크 패턴을 이용한 사진 공정 및 식각 공정을 통해 활성영역(20)을 정의하는 소자 분리막을 형성하기 위한 트랜치(Trench)(18)를 형성한다. 여기서, 하드 마스크 패턴은 비정질 탄소막(Amorphous Carbon)을 이용하여 형성한다.
도 1c 및 도 1d를 참조하면, 트랜치(18) 내부에 버퍼(buffer) 역할을 하는 측벽 산화막(wall oxide)(22)을 형성하고, 전면 상부에 질화막(24)을 형성한다.
도 1e 및 도 1f를 참조하면, 트랜치(18)를 매립하기 위해 전면 상부에 유동성 산화막(Flowable OXide; FOX)(26)을 증착하고, 패드 질화막(16)이 노출될 때까지 평탄화 공정을 수행하여 STI(Shallow Trench Isolation) 방법으로 형성된 소자 분리막을 완성한다. 여기서, 평탄화 공정은 CMP(Chemical Mechanical Polishing)를 이용하여 수행한다.
도 1g를 참조하면, 게이트 예정 영역(G)과 중첩하는 소자 분리막의 유동성 산화막(26)을 부분 식각(partial etch)하여 활성영역(20)의 상부를 노출시킨다.
도 1h를 참조하면, 노출된 활성영역(20)의 측벽에 형성된 질화막(24)을 제거한다.
도 1i 및 도 1j를 참조하면, 전면 상부에 유동성 산화막(26)을 재증착하고, 어닐(anneal) 공정을 수행하여 질화막(24)이 제거된 활성영역(20)에 열산화 현상을 통해 열산화막(23)을 형성한다.
도 1k 및 도 1l을 참조하면, 패드 질화막(16)이 노출될 때까지 평탄화 공정을 수행하고, 게이트 예정영역(G)의 노출된 패드 질화막(16)을 제거한다.
도 1m을 참조하면, 어닐 공정에 의해 형성된 열산화막(23)을 하드 마스크로 이용하여 활성영역(20)에 대해 이방성 식각을 수행하여 설정된 깊이의 리세스 영역(28)을 형성한다. 따라서, 게이트 예정영역(G)의 활성영역(20)의 중앙부분에 리세스 영역(28)이 생겨 양쪽으로 뿔 모양의 두 개의 핀 형(fin type) 활성영역(30)이 형성된다. 여기서, 두 개의 핀 형 활성영역(30)은 소스/드레인 영역이 형성되는 활성영역(20)보다 하드 마스크 역할을 하는 열산화막(23)의 깊이(R)만큼 리세스(recessed)되어 형성된다.
도 1n을 참조하면, 리세스 영역(28) 하부에 대해 등방성 식각을 추가로 수행하여 벌브(bulb) 형태의 리세스 영역(29)을 형성한다. 따라서, 두 개의 핀 형 활성 영역(30)이 게이트 예정영역(G)과 중첩하는 활성영역(20)과 부분적으로 플로우팅(floating)된 플로우팅 바디(floating body)(31)가 형성된다.
도 1o를 참조하면, 게이트 예정영역(G)과 중첩하는 소자 분리막의 유동성 산화막(26)을 부분 식각하여 게이트 예정영역(G)과 중첩하는 활성영역(20)을 노출시킨다.
도 1p, 도 1q 및 도 1r을 참조하면, 전면 상부에 유동성 산화막(26)을 재증착하고, 패드 질화막(16)이 노출될 때까지 평탄화 공정을 수행하고, 소스/드레인 영역의 노출된 패드 질화막(16)을 제거한다.
도 1s를 참조하면, 게이트 예정 영역(G)과 중첩하는 소자 분리막의 유동성 산화막(26)에 대해 에치백(etch back)을 실시한다. 이때, 플로우팅 바디(31)가 게이트 예정영역(G)과 중첩하는 활성영역(20)과 절연(isolation)되도록 게이트 예정 영역(G)과 중첩하는 활성 영역(20) 상부에 유동성 산화막(26)을 100~1000Å만큼 남겨 둔다.
도 1t를 참조하면, 소스/드레인 영역의 활성영역(20) 및 플로우팅 바디(31) 전체 표면에 게이트 산화막(32)을 형성한다.
도 1u를 참조하면, 전면 상부에 게이트 전극층, 게이트 도전층 및 게이트 하드 마스크 물질층을 순차적으로 적층하고, 게이트 마스크를 이용하여 게이트 하드 마스크 물질층, 게이트 도전층 및 게이트 전극층을 순차적으로 식각하여 게이트 전극(34a), 게이트 도전층(34b) 및 게이트 하드 마스크(34c)를 포함하는 게이트 패턴(34)을 형성한다. 여기서, 게이트 전극(34a)은 폴리 실리콘(poly silicon)으로 형성하고, 게이트 도전층(34b)은 텅스텐(W 또는 WSix)으로 형성하고, 게이트 하드 마스크(34c)는 질화막으로 형성한다.
상기한 바와 같이 본 발명은 멀티 채널 전계 효과 트랜지스터(Field Effect Transistor; FET)를 형성하는 방법을 개시한다. 여기서는 활성영역의 중앙 부분을 어닐 공정을 통해 형성된 산화막을 하드 마스크로 이용하여 벌브 형태로 식각함으로써 벌크(bulk)와 부분적으로 플로우팅(floating)된 플로우팅 바디(floating body)를 갖는 멀티 채널 FET를 형성하는 방법을 예를 들어 설명하였지만, 주변 회로 영역에 형성되는 FET인 경우 여러 개의 액티브 영역을 어레이(array)로 줄 세워 상기한 공정에 의해 각각의 활성 영역이 플로우팅 바디를 갖도록 형성하여 멀티 채널 형 FET를 형성할 수 있다.
또한, 본 발명은 멀티 채널을 형성하기 위한 하드 마스크로 어닐 공정을 통해 형성된 산화막을 하드 마스크로 사용하여 게이트 채널 영역을 리세스하여 소스/드레인 영역을 상대적으로 높임으로써 SEG(Silicon Epitaxial Growth) 공정 없이 상승된 소스/드레인(elevated source/drain)을 형성할 수 있다.
상기한 바와 같이, 본 발명은 멀티 채널을 형성하기 위한 하드 마스크로 어닐 공정을 통해 형성된 산화막을 하드 마스크로 사용하여 게이트 채널 영역을 리세스 하기 때문에, 소스/드레인 영역을 상대적으로 높임으로써 SEG 공정 없이 상승된 소스/드레인을 형성할 수 있는 효과가 있다.
또한, 본 발명은 활성영역의 중앙 부분을 어닐 공정을 통해 형성된 산화막을 하드 마스크로 이용하여 벌브(bulb) 형태로 식각함으로써 SOI(Silicon On Insulator) 기판을 이용하지 않고도 벌크(bulk)와 부분적으로 플로우팅(floating)된 플로우팅 바디(floating body)를 갖는 멀티 채널 FET를 형성하여 단 채널 효과를 개선할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (10)
- 반도체 기판에 핀형 활성영역을 정의하는 소자 분리막을 형성하는 단계;게이트 예정영역과 중첩하는 상기 핀형 활성영역에 제 1 리세스를 형성하여 멀티 핀(multi fin)을 형성하는 단계;상기 제 1 리세스 저부를 벌브형으로 식각하여 상기 멀티 핀을 상부 핀 및 하부 핀으로 분리시키는 제 2 리세스를 형성하는 단계; 및상기 하부 핀 상부에 게이트를 형성하되, 상기 상부 핀을 상기 게이트에 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 1 항에 있어서, 상기 소자 분리막을 형성하는 단계는상기 반도체 기판을 식각하여 트랜치를 형성하는 단계; 및상기 트랜치를 매립하는 산화막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 2 항에 있어서,상기 반도체 기판을 식각하여 트랜치를 형성하는 단계와 상기 트랜치를 매립하는 산화막을 증착하는 단계 사이에,상기 트랜치 내에 측벽 산화막을 형성하는 단계; 및상기 측벽 산화막을 포함하는 상기 반도체 기판 상부에 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 1 항에 있어서, 상기 멀티 핀을 형성하는 단계는상기 게이트 예정영역과 중첩하는 상기 소자 분리막을 식각하여 상기 게이트 예정영역과 중첩하는 상기 활성영역 상부를 노출하는 단계;노출된 상기 활성영역 상부에 대해 어닐(anneal) 공정을 수행하여 열산화막을 형성하는 단계; 및상기 열산화막을 하드 마스크로 이용하여 노출된 상기 활성영역 상부를 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 4 항에 있어서,상기 상부 핀은 상기 열산화막의 깊이만큼 리세스되는 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 1 항에 있어서,상기 멀티 핀을 상부 핀 및 하부 핀으로 분리시키는 제 2 리세스를 형성하는 단계와 상기 하부 핀 상부에 게이트를 형성하되, 상기 상부 핀을 상기 게이트에 매립하는 단계 사이에,상기 상부 핀 및 상기 하부 핀을 포함하는 반도체 기판 상부에 층간 절연막을 증착하는 단계; 및상기 게이트 예정영역과 중첩하는 상기 소자 분리막 및 상기 층간 절연막을 식각하여 상기 상부 핀을 노출하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 6 항에 있어서,상기 게이트 예정영역과 중첩하는 상기 활성영역 상부에 잔류하는 상기 층간 절연막 두께는 100~1000Å인 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 1 항에 있어서,상기 멀티 핀을 형성하는 단계에서 상기 활성영역 상부는 이방성 식각 방식으로 식각하는 것을 특징으로 하는 반도체 소자 형성 방법.
- 제 1 항에 있어서,상기 제 2 리세스를 형성하는 단계에서 상기 제 1 리세스 저부에 대해 등방성 식각 방식으로 식각하는 것을 특징으로 하는 반도체 소자 형성 방법.
- 반도체 기판에 핀형 활성영역을 정의하는 소자 분리막을 형성하는 단계;게이트 예정영역과 중첩하는 상기 핀형 활성영역에 대해 어닐(anneal) 공정을 수행하여 열산화막을 형성하는 단계;상기 열산화막을 식각 마스크로 이용하여 상기 핀형 활성영역 상부를 식각하여 제 1 리세스를 형성하여 멀티 핀(multi fin)을 형성하는 단계;상기 제 1 리세스 저부를 벌브형으로 식각하여 상기 멀티 핀을 상부 핀 및 하부 핀으로 분리시키는 제 2 리세스를 형성하는 단계; 및상기 하부 핀 상부에 게이트를 형성하되, 상기 상부 핀을 상기 게이트에 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070109146A KR100905178B1 (ko) | 2007-10-29 | 2007-10-29 | 반도체 소자의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070109146A KR100905178B1 (ko) | 2007-10-29 | 2007-10-29 | 반도체 소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090043344A KR20090043344A (ko) | 2009-05-06 |
| KR100905178B1 true KR100905178B1 (ko) | 2009-06-29 |
Family
ID=40854200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070109146A KR100905178B1 (ko) | 2007-10-29 | 2007-10-29 | 반도체 소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100905178B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9276087B2 (en) | 2013-05-10 | 2016-03-01 | Samsung Electronics Co., Ltd. | Methods of manufacturing FINFET semiconductor devices using sacrificial gate patterns and selective oxidization of a fin |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130133559A (ko) | 2012-05-29 | 2013-12-09 | 에스케이하이닉스 주식회사 | 반도체 소자의 형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675290B1 (ko) | 2005-11-24 | 2007-01-29 | 삼성전자주식회사 | 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자 |
| KR100720212B1 (ko) | 2006-02-03 | 2007-05-21 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR100732304B1 (ko) | 2006-03-23 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR100732269B1 (ko) | 2006-02-03 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
-
2007
- 2007-10-29 KR KR1020070109146A patent/KR100905178B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100675290B1 (ko) | 2005-11-24 | 2007-01-29 | 삼성전자주식회사 | 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자 |
| KR100720212B1 (ko) | 2006-02-03 | 2007-05-21 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR100732269B1 (ko) | 2006-02-03 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR100732304B1 (ko) | 2006-03-23 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9276087B2 (en) | 2013-05-10 | 2016-03-01 | Samsung Electronics Co., Ltd. | Methods of manufacturing FINFET semiconductor devices using sacrificial gate patterns and selective oxidization of a fin |
| US9431522B2 (en) | 2013-05-10 | 2016-08-30 | Samsung Electronics Co., Ltd. | Methods of manufacturing FINFET semiconductor devices using sacrificial gate patterns and selective oxidization of a fin |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090043344A (ko) | 2009-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100915085B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100945511B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20130020640A1 (en) | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same | |
| US20100109087A1 (en) | Multichannel Metal Oxide Semiconductor (MOS) Transistors | |
| US7285456B2 (en) | Method of fabricating a fin field effect transistor having a plurality of protruding channels | |
| JPWO2006006438A1 (ja) | 半導体装置及びその製造方法 | |
| TWI696242B (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| TWI697985B (zh) | 半導體裝置及其製造方法 | |
| US10361310B2 (en) | Method of fabricating semiconductor devices | |
| TWI749363B (zh) | 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ | |
| KR100618904B1 (ko) | ＦｉｎＦＥＴ을 구비하는 반도체 소자 및 그 제조 방법 | |
| US20240014209A1 (en) | Semiconductor devices | |
| US10886181B2 (en) | Semiconductor device | |
| US20190035912A1 (en) | Structure and formation method of isolation feature of semiconductor device structure | |
| KR100905178B1 (ko) | 반도체 소자의 형성 방법 | |
| TW202103318A (zh) | 半導體裝置與其製造方法 | |
| US8119486B2 (en) | Methods of manufacturing semiconductor devices having a recessed-channel | |
| CN110718548A (zh) | 半导体器件 | |
| CN107546127B (zh) | 半导体元件及其制作方法 | |
| US8680612B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN112786682A (zh) | 有源图案结构和包括其的半导体装置 | |
| KR20090111046A (ko) | 반도체 소자 및 그의 제조방법 | |
| US20080203482A1 (en) | Transistors having gate pattern for self-alignment with channel impurity diffusion region in active region and methods of forming the same | |
| US11450761B2 (en) | Semiconductor device | |
| US7442980B2 (en) | Anti-punch-through semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |