KR100905134B1 - 경화동안 휘발성 부산물 또는 잔류물을 발생하지 않는접촉 평탄화 재료 - Google Patents

경화동안 휘발성 부산물 또는 잔류물을 발생하지 않는접촉 평탄화 재료 Download PDF

Info

Publication number
KR100905134B1
KR100905134B1 KR1020047006248A KR20047006248A KR100905134B1 KR 100905134 B1 KR100905134 B1 KR 100905134B1 KR 1020047006248 A KR1020047006248 A KR 1020047006248A KR 20047006248 A KR20047006248 A KR 20047006248A KR 100905134 B1 KR100905134 B1 KR 100905134B1
Authority
KR
South Korea
Prior art keywords
planarization layer
planarization
cured
forming
oligomers
Prior art date
Application number
KR1020047006248A
Other languages
English (en)
Other versions
KR20040066107A (ko
Inventor
시흐우셍
램제임스이써드
Original Assignee
브레우어 사이언스 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브레우어 사이언스 인코포레이션 filed Critical 브레우어 사이언스 인코포레이션
Publication of KR20040066107A publication Critical patent/KR20040066107A/ko
Application granted granted Critical
Publication of KR100905134B1 publication Critical patent/KR100905134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046—Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0119—Processes for the planarization of structures involving only addition of materials, i.e. additive planarization
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Geometry (AREA)
  • Formation Of Insulating Films (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Materials For Photolithography (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 접촉 평탄화 공정에서 사용되는 때 경화 공정 동안 휘발성 부산물을 거의 발생하지 않는 평탄화 재료에 관한 것이다. 상기 재료는 평탄화공정 동안에 광조사에 의하여 또는 열에 의하여 경화될 수 있고, 단량체, 올리고머 또는 이들의 혼합물을 포함하고, 임의적인 성분으로서 가교제 및 유기 반응성 용매를 포함한다. 상기 용매가 사용되는 경우, 이는 상기 단량체 또는 올리고머와 화학적으로 반응함으로써 경화 공정 동안 상기 중합체 기질의 일부가 된다. 상기 평탄화 재료는 다마신, 듀얼 다마신, 이층 및 다층 소자, 마이크로 전자 기계 시스템(MEMS), 패키징, 광학 소자, 광자 소자, 광전자 소자, 마이크로 전자 소자, 및 센서 소자의 제작을 위하여 사용될 수 있다.
접촉 평탄화, 휘발성 부산물, 경화, 단량체, 올리고머, 가교제, 반응성 용매, 마이크로 전자 소자

Description

경화동안 휘발성 부산물 또는 잔류물을 발생하지 않는 접촉 평탄화 재료{CONTACT PLANARIZATION MATERIALS THAT GENERATE NO VOLATILE BYPRODUCTS OR RESIDUE DURING CURING}
(연방 정부 후원 연구/개발 프로그램)
본 발명은 국립 표준 기술 연구원(the National Institute of Standards and Technology; NIST)에 의해 수여된 ATP #70NANB1H3019에 따른 정부 지원하에서 이루어진 것이다.
(관련 프로그램)
본 출원은 본원에 참조로 인용되는 것으로, 2001년 10월 31일 자로 "휘발성 잔류물이 없는 접촉 평탄화 재료"의 명칭으로 미합중국 특허출원 제 60/335,811호로 출원된 분할 출원의 우선권을 주장한다.
본 발명은 접촉 평탄화 기술(contact planarization technology)을 이용하여 마이크로 전자 소자, 광전자 소자, 광학 소자, 마이크로 전자 기계 시스템(MEMS), 및 센서 소자를 제작하기 위하여 사용되는 열가소성 재료, 열경화성 재료 및 광경화성 재료에 관한 것이다. 상기 재료들은 경화시에 휘발성 잔류물을 실질적으로 발생하지 않는다.
집적 회로(IC) 설계 특론은, 더욱 강력하고, 더욱 낮은 프로필을 가지며, 작 은 에너지를 이용하여 작동하는 반도체 소자를 제조하기 위한 것으로 점차적으로 복잡해지고 있는 소자-적층 기술에 크게 의존하고 있다. 따라서, 반도체 기판상에 다수의 배선층 및 유전체층을 적당한 순서로 제작함으로써 하나의 칩으로 집적화되는 아주 더욱 미세한 구조들을 갖는 더욱 많은 회로가 요구된다. IC를 제작하기 위하여, 초미세 구조체를 갖는 많은 층들이 반도체 기판상에 패턴화될 수 있다. 이러한 초미세 구조체를 제작하기 위하여, 상기 표면상에 재료들이 증착 및 제거된다. 오늘날, 이러한 초미세 구조체를 패턴화하기 위하여 사용되는 주된 기술은 포토리도그래피이다.
포토리도그래피는 포토래지스트로 알려진 감광성 재료를 반도체 기판 표면상에 증착하는 것을 포함한다. 상기 포토래지스트가 코팅된 기판위에는 반도체 표면상에 형성될 구조체의 미리 디파인된 이미지를 갖는 광투과성 물체(포토마스크 또는 래티클로 알려져 있음)가 위치한다. 상기 광학적 물체를 통해 소정 파장의 빛이 조사된다. 상기 빛은 상기 포토래지스트 및 공정 특성에 따라 포토래지스트의 노출 영역을 분해 또는 경화시킨다. 상기 반도체 표면은 현상되어 상기 기판 표면상에 패턴화 이미지가 형성되고, 이러한 소자는 언제든지 후속 공정에 따라 처리된다.
상기 리도그래피공정을 성공적으로 수행하기 위하여 요구되는 조건들이 당업자에게 잘 알려져 있다. 예를 들어, 포토리도그래피 공정의 초점심도(depth-of-focus) 요건을 만족시키기 위하여 상기 포토래지스트를 특별하고 균일한 두께로 도포하는 것이 중요하다. 이러한 두께 균일성은 포토리도그래피 공정 동안에 고려되어야 하는 외에도, 반도체 소자 제작동안 기판 표면상에 다른 재료를 증착하기 위하여 고려되어야 한다. 예를 들어, 층간 유전체가 불균일한 두께로 도포되는 경우, 비아(via)를 오픈시키기 위한 공정이 실패로 끝나게 됨으로써 더욱 두꺼운 유전체 영역에 있는 층의 바닥부까지 완전히 식각될 수 있다.
코팅될 표면이 완전히 평탄한 경우에는, 우수한 두께 균일성을 갖는 재료가 도포될 수 있다. 그러나, 상기 표면이 평탄하지 않은 경우(즉, 토포그래피 표면을 갖는 경우)에는, 재료가 균일한 두께로 코팅되지 않는 경우가 많으며, 이는 소자의 최종 수율 또는 성능에 큰 영향을 미친다. 토포그래피 표면(topographic surface)의 상부에 증착되는 피막은 그 하부 표면의 토포그래피를 따르려는 경향이 있으므로, 평탄하지 않은 표면이 형성된다.
IC의 다층 구조는 하나의 층을 또 다른 층의 상부에 제작함으로써 얻어진다. 상기 구조체의 제1 층은 평탄한 반도체 표면상에 형성된다. 따라서, 상기 반도체 기판 표면상에 토포그래피 표면이 도입된다. 상기 구조체의 제1 층의 토포그래피 표면상에는 제2 층이 형성된다. 더욱 많은 층들이 기판상에 형성됨에 따라, 표면 토포그래피의 심각성은 증가하게 된다. 이러한 평탄하지 않은 표면은 다음의 층을 제작하기에는 더이상 적당하지 않게 된다. 따라서, 다음의 층을 제작하기에 앞서, 상기 토포그래피 표면은 평탄화될 필요가 있다. 상기 토포그래피 표면을 평탄화하기 위하여, 플라즈마 에치백, 화학기계적 연마(CMP), 및 접촉 평탄화 기술과 같은 기술이 일반적으로 이용되고 있다.
플라즈마 에치백 기술은 두꺼운 막을 증착하여 그 하부의 토포그래피 표면을 어느 정도까지 평탄하게 하는 것을 포함한다. 더욱 두꺼운 막을 이용하면 더욱 좋은 표면 평탄성이 얻어질 수 있다. 그러나, 더욱 두꺼운 막을 식각하기 위하여 더욱 긴 플라즈마 식각 시간이 요구된다. 상기 증착된 막은 특정의 식각 파라미터에 따라 그 하부의 토포그래피 표면과 아주 일치하는 플라즈마 식각률을 가질 수 있다. 다음에, 상기 두꺼운 막은 그 하부의 토포그래피 층까지 플라즈마 식각됨으로써 표면 평탄성이 개선된다.
CMP 기술은 슬러리 용액을 이용하여, 기판 재료와 슬러리 용액 사이에 발생하는 화학 반응의 도움으로 표면을 패드와 접촉 상태로 기계적으로 연마하는 것을 포함한다. 연마 입자 및 특정 화학제를 함유하는 슬러리 용액이 패드 표면상에 분배된다. 다음에, 상기 기판은 패드와 접촉하여 원운동하면서 연마됨으로써 그 표면의 토포그래피가 제거된다. 오늘날 IC 제작에 있어서는 CMP가 이용되고 있다. 평탄화될 필요가 있는 특정 재료에 대한 특정의 요건 및 처리 조건이 당업자에 알려져 있다.
토포그래피 표면을 평탄화하기 위한 플라즈마 에치백 및 CMP 기술의 대안으로서 접촉 평탄화(contact planarization)가 제안되고 있다. 우선, 토포그래피 표면에 유동성 평탄화 재료가 도포된다. 다음에, 상기 표면은, 특정 조건하에서 토포그래피 구조체 둘레에 상기 재료를 유동시킬 수 있는 광학적 평판 표면에 압착된다. 다음에, 상기 표면은 광조사 또는 열에 의하여 경화됨으로써 상기 평탄화된 재료 표면상에 상기 광학적 평판 재료 표면의 평탄성이 전사된다. 다음에, 상기 광학적 평판 물체의 표면으로부터 상기 평탄화된 재료 표면이 분리된다. 이러한 분리를 용이하게 하기 위하여, 상기 광학 평판 물체 표면은 그의 표면 에너지가 감소되도록 처리될 수 있다. 이러한 표면 에너지 감소는, 플루오로폴리머 또는 플루오르화 중합체와 같은 저표면에너지 재료의 박막을 상기 광학적 평판 물체 표면상에 증착함으로써 달성될 수 있다. 또 다른 방법은 디스크 또는 막과 같은 비교가능한 표면 평탄성을 갖는 저표면에너지 재료를 상기 평탄화 재료와 광학적 평판 물체 표면사이에 위치시키는 것이다. 저표면에너지 재료의 예로는 Teflon™의 상품명으로 시판되는 재료 및 플루오로카본 중합체 등이 있다. 다음에, 상기 평탄화된 재료의 표면은 그 하부의 토포그래피 층까지 플라즈마 식각되고, 상기 광학적 평판 표면의 평탄성이 그 하부의 토포그래피 층에 전사된 다음, 상기 토포그래피 표면이 평탄화된다. 상기 평탄화된 재료의 한 가지 요건은 상기 재료가 그 하부의 토포그래피층 재료에 대하여 약 1의 플라즈마 식각비를 가져야 한다는 것이다.
접촉 평탄화 및 이와 유사한 기술에서 이용되고 있는 오늘날의 재료는, 경화된 막에 그대로 남아 있을 수 있고 경화 공정 동안 상기 막에서 버블(bubble)을 형성할 수 있는 휘발성 유기 용매를 함유한다. 상기 버블은 공극을 형성하고, 경화동안 상기 막에 영구적으로 갇힌다. 상기 평탄화 재료와 광학적 평판 표면 사이의 계면에 상기 버블이 형성되는 경우, 거친 표면이 얻어진다. 또한, 갇힌 버블은 상기 막의 완전성 및 특성을 저하시킬 수 있다. 버블의 형성을 방지하기 위하여, 전베이킹 또는 후베이킹 기술, 증가된 처리 온도, 진공 처리 환경 또는 이들의 조합과 같은 추가의 공정 및 조건들이 경화 공정전에 상기 막으로부터 잔류 용매의 제거를 위하여 요구된다. 이러한 잔류 용매의 제거는 막의 수축을 초래할 수 있다. 이러한 막의 수축은 막 표면을 가로지르는 방향을 따른 평탄화된 재료 두께의 변화로 인해 원치않는 표면 토포그래피를 유도한다. 이러한 막의 수축은, 더욱 두꺼운 평탄화 재료가 도포되는 하부 리세스 영역상에서 더욱 심각하게 된다. 따라서, 표면 평탄성이 감소하게 된다.
전술한 바와 같이, 상기 접촉 평탄화 공정은 평탄화될 재료 표면과 접촉하기 위한 광학적 평판 표면에 의존하고, 상기 평탄화 재료가 두 표면 사이에서 유동하도록 가두어지고 평탄화된다. 상기 광학적 평판 표면 및 평탄화 표면은 휘발성 증기를 투과시킬 수 없다. 상기 평탄화 표면이 휘발성 및 비반응성 용매를 함유하거나 또는 평탄화 공정동안 휘발성 부산물을 발생하는 경우, 상기 두 표면 사이에 휘발성 재료가 갇힐 수 있다. 상기 잔류 용매는 상기 평탄화 재료가 평탄화 공정 동안 경화되는 때 기화될 수 있다. 이러한 기화는 광조사(광경화성 평탄화 재료가 사용된 경우) 동안에 발생되는 열에 의하여 또는 경화동안 열경화성 재료에 인가되는 열에 의하여 발생되는 것이다. 접촉 평탄화 동안에, 상기 평탄화된 재료 표면은 플라즈마 식각 공정에 처해짐으로써 상기 평탄화된 표면의 평탄성이 그 하부의 토포그래피 층에 전사된다. 상기 플라즈마 식각 공정 동안에, 상기 잔류 용매가 방출됨으로써 식각 챔버내의 플라즈마 화학제가 변화된다. 따라서, 플라즈마 식각율 및 식각율비가 변화됨으로써, 식각된 표면의 내측 표면 평탄성이 변화된다. 상기 잔류 용매가 상기 평탄화된 재료내에서 균일하게 분산되지 않거나 또는 심지어는 평탄화 공정 후에도 제거되지 않는 경우, 상기 공극은 상기 평탄화된 표면의 평탄성을 저하시키는 거친 표면을 초래한다. 상기 용매가 상기 평탄화된 재료내에 갇히는 경우, 상기 공극에 의해, 상기 재료의 두께 전체에 걸쳐서 재료 밀도가 불균일하게 되므로 바람직하지 않다. 더욱 중요한 것으로, 몇 개의 공극(void)을 함유하는 영역보다 더욱 많고 더욱 큰 공극들을 함유하는 영역에서 플라즈마 식각률이 아주 더 빠르게 된다는 것이다. 그 결과, 내측 표면이 식각되면서 플라즈마 식각률이 불균일하게 된다. 또한, 상기 공극은 소자 제작에 있어서 가장 중요하게 되는 트렌치, 비아 및 홀과 같은 작은 갭에 갇히기 쉽다.
대안으로서, 상기 평탄화된 재료와 그 하부의 재료사이의 CMP 제거율이 일치하는 경우 CMP 공정은 상기 평탄화된 표면 평탄성을 그 하부의 층에 전달할 수 있다. CMP 제거율을 일관되고 균일하게 하면서 재료를 연마하기 위해서는 일관되고 균일한 재료 밀도가 요구된다. 상기 재료내에 생기는 공극은, 상기 공극 크기가 상기 재료 도처에 동일하지 않고 균일하게 분포되지 않는 경우 일관되고 균일한 CMP 제거율을 달성하는데 부정적인 영향을 미친다. 따라서, 상기 평탄화된 재료내에서 일관되고 균일한 CMP 제거율을 확보하여, 일치된 제거율을 달성하면서 상기 평탄화된 재료 및 그 하부의 재료를 동시에 연마하기 위하여는 일관되고 균일한 밀도를 가지면서 공극이 없는 막이 필요하다.
일반적으로, 평탄화 공정은 축합 중합 및 부가 중합으로 분류될 수 있다. 참조문헌 (Stevens, Malcolm P., Polymer Chemistry: An Introduction, Chapter 1, Oxford University Press, 1990). 축합 중합 공정을 통해 형성되는 중합 공정 동안에 발생되는 부산물 때문에 그의 단량체 보다는 반복 단위가 더욱 적은 수의 원자를 함유한다. 부가 중합 공정을 통해 형성되는 중합체는 그의 반복 단위와 단량 체의 원자의 수가 동일하다. 중합 출발 재료의 선택에 따라 축합 또는 부가 중합 공정에 의해 일부의 중합체가 합성될 수 있다. 이러한 중합 공정들은 중합 개시제 또는 촉매와 중합 매커니즘을 필요로 할 수 있다. 이러한 중합 공정은 평탄화 재료의 설계 및 조성에 따라 광조사 또는 열에 의해 유도될 수 있다.
Prybyla 등의 미합중국 특허 제 6,048,799호에는 약 20 센티포아즈(cP) 내지 40,000cP의 점도를 갖는 중합 재료를 중합 단계 동안에 이용하는 것을 개시하고 있다. 상기 재료는 열 또는 자외선 조사에 의하여 응고될 수 있다. 그러나, 상기 특허 문헌에는 평탄화된 재료에서 잔류 용매의 영향을 언급하지 않고 있을 뿐 아니라, 상기 응고 공정 동안에 발생될 수 있는 휘발성 잔류물에 대해서도 언급하지 않고 있다. 상기 평탄화된 막에 상기 잔류 용매가 존재하고 상기 잔류 용매가 상기 막내에 균일하게 분포되지 않는 경우, 상기 용매를 상기 막으로부터 제거하면 상기 평탄화 재료에 밀도 구배가 생길 수 있다.
본 발명은 신규한 마이크로 전자 소자의 선구체(microelectronic precursor) 및 이를 형성하기 위한 방법에 관한 것이다.
더욱 구체적으로, 상기 선구체는 우선, 표면상에 토포그래피 피쳐(topography feature)를 갖는 마이크로 전자 소자용 기판(microelectronic substrate)에 평탄화층(planarizing layer)을 스핀 코팅, 스프레이 코팅, 캐스팅, 교련(puddling), 습수 코팅(fountain coating) 등의 방법으로 도포함으로써 형성된다. 이러한 층은 대표적으로는 약 0.1 내지 500 ㎛의 두께, 바람직하게는 약 0.2-200 ㎛의 두께를 가지는데, 상기 층의 두께는 토포그래피 피쳐의 높이보다 더욱 큰 것이 바람직하다. 대표적인 마이크로 전자 소자용 기판의 예로는 실리콘 웨이퍼, 유리 기판, 석영 기판, 중합체, 유전체 기판, 금속 합금, 탄화실리콘, 질화실리콘, 사파이어 및 세라믹이 있다.
상기 평탄화층은 광경화성 또는 열경화성 단량체, 올리고머, 및 이들의 혼합물로 구성되는 군에서 선택되는 성분을 포함하는 재료로 이루어진다. 이러한 평탄화 재료는 휘발성 부산물을 실질적으로 발생하지 않는(바람직하게는 휘발성 부산물을 전혀 발생하지 않는) 부가 중합 매커니즘을 통해 경화(중합)될 수 있어야 한다. 상기 재료내에서 상기 단량체 및/또는 올리고머의 전체 중량은 상기 평탄화 재료의 전체 중량을 100 중량%로 하였을 때를 기준으로 약 10 중량% 이상, 바람직하게는 약 15-100 중량%이다. 적당한 단량체 또는 올리고머의 예로는 에폭사이드, 노볼락 에폭사이드, 아크릴레이트, 노볼락 에폭시 아크릴레이트, 비닐 에테르, 노볼락 에폭시 비닐 에테르, 및 비닐-함유 유기 및 무기 단량체/올리고머, 및 이들의 혼합물이 있다.
상기 재료는 반응성 용매를 추가로 함유하는 것이 바람직하다. 본원에서 사용되는 용어 "반응성 용매"는 통상적인 중합 반응에 의해 중합체를 형성하도록 단량체(들), 올리고머(들) 또는 이들의 혼합물과 반응하는 것을 말하는데, 상기 반응성 용매는 상기 반응 동안에 실질적으로 소모된다. 따라서, 상기 반응성 용매는 공용매로 작용한다. 반응성 용매가 이용되는 경우, 이는 상기 재료의 전체 중량을 100 중량%로 하였을 때를 기준으로 약 1-90 중량%, 바람직하게는 약 10-50 중량%로 존재하게 된다. 적당한 반응성 용매는 이용되는 단량체 또는 올리고머에 따라 선택되어야 하지만, 대표적인 예로는 프로필렌 카보네이트, 글리시딜 에테르, 비닐 에테르, 알릴 에테르, 아크릴레이트, 기타 일작용성 또는 다작용성 반응성 용매, 및 이들의 혼합물이 있다.
상기 재료는 산, 산 발생제 (예, 열산 발생제, 광산 발생제) 및 계면활성제로 구성되는 군에서 선택되는 성분을 추가로 함유하는 것이 바람직하다. 산 또는 산발생제가 존재하는 경우, 이는 상기 재료의 전체 중량을 100 중량%로 하였을 때를 기준으로 약 0.1-10 중량%, 바람직하게는 약 0.5-3 중량%의 양으로 존재하여야 한다. 적당한 산 또는 산발생제의 예로는 트리아릴설포늄 헥사플루오로포스페이트, 트리아릴설포늄 헥사플루오로 아르세네이트, 디아릴아이오도늄 헥사플루오로 아르세네이트, 트리아릴 설폭소늄 헥사플루오로포스페이트, 및 아릴옥시 설폭소늄 헥사플루오로포스페이트로 구성되는 군에서 선택되는 것들이 있다.
계면 활성제가 존재하는 경우, 이는 상기 재료의 전체 중량을 100 중량%로 하였을 때를 기준으로 약 0.01-3 중량%, 바람직하게는 약 0.05-0.5 중량%의 수준으로 존재하게 된다. 적당한 계면활성제의 예로는 플루오르화 계면활성제(fluorosurfactant) 및 중합체성 계면활성제가 있다.
특히 바람직한 구현예에서, 상기 평탄화 재료는 아주 낮은 수준의 비반응성 용매 또는 희석제(예, PGME, PGMEA)를 함유한다. 따라서, 상기 평탄화 재료는 이의 전체 중량을 100 중량%로 하였을 때를 기준으로 약 5중량% 이하, 바람직하게는 2 중량% 이하의 비반응성 용매를 함유한다. 상기 평탄화 재료는 비반응성 용매 또는 희석제를 실질적으로 함유하지 않는 것이 더욱 바람직하다.
상기 평탄화 재료에 포함되는 재료에 상관없이, 상기 평탄화 재료는 약 10-50,000 cP, 바람직하게는 약 10-5,000 cP의 점도를 가져야 한다. 따라서, 상기 평탄화 재료는 약 0.1 ㎛ 이상, 더욱 바람직하게는 약 0.2-50,000 ㎛의 크기를 갖는 갭을 매립할 수 있는 것이다.
상기 평탄화 재료가 도포된 후, 필요한 경우 에지 비이드(edge bead)가 제거된 다음, 상기 재료는 상기 층을 갖는 평평한 물체와 충분한 시간 동안 접촉함으로써 상기 물체의 평평한 표면이 상기 평탄화 재료에 전사된다. 상기 접촉 또는 압착 단계는 일반적으로 약 1 초 내지 약 10 분, 바람직하게는 약 10-60 초 동안, 일반적으로 약 5-200 psi, 더욱 바람직하게는 약 10-100 psi의 압력을 인가하는 것을 포함한다.
상기 접촉 단계는 일반적으로 약 18-400 ℃, 더욱 바람직하게는 약 18-150 ℃의 온도에서 수행된다. 그러나, 상기 평탄화층내에 열가소성 재료가 존재하는 경우, 상기 온도는 상기 열가소성 재료에 크게 의존한다. 이러한 경우, 상기 압착 단계는 상기 평탄화 재료의 Tg 내지 상기 평탄화 재료의 융점보다 약 20 ℃ 정도 더 높은 온도에서 수행되는 것이 바람직하다. 상기 온도는 상기 재료의 융점보다 약 5 ℃ 내지 약 10 ℃ 정도 더 높은 것이 더욱 바람직하다.
이러한 공정은 약 20 Torr 이하로 감압된 챔버에서 수행될 수 있지만 주위 조건도 물론 적당하다. 이러한 압력을 인가하기 위해 광학적 평판 또는 일부의 동등 수단을 이용할 수 있고, 상기 압력 인가 수단은 특정의 공정에 적합하도록 선택되어야 함을 알 수 있다. 예를 들어, UV-경화 공정이 이용되어야 하는 경우에는 UV-투과성 광학 평판이 필요하다.
상기 광학적 평판 물체와 기판이 접촉 상태로 유지되는 때, 상기 평탄화 재료는 통상의 수단에 의해 경화된다. 예를 들어, 상기 조성물이 광경화성인 경우, 그 조성에 적절한 파장의 UV 광이 조사됨으로써 상기 층이 경화된다. 마찬가지로, 상기 조성물이 열경화성인 경우, 이는 예를 들어 열판, 오븐, IR 가온 등을 통한 가열에 의해 경화된 다음, 그의 Tg 이하, 바람직하게는 약 50 ℃ 이하로 냉각된다. 경화 수단에 상관없이, 상기 평판 물체는 상기 평탄화 층으로부터 최종적으로 분리됨으로써, 더욱 더 처리될 수 있는 선구체가 얻어진다.
도 1은 기판 및 상기 기판상의 평탄화 층을 구비하는 회로 선구 구조체를 예시하는 개략도.
도 2는 기판 및 상기 기판상의 평탄화 층을 구비하는 종래의 선구 구조체의 단면을 예시하는 개략도.
도 3은 기판 및 상기 기판상의 평탄화 층을 갖는 본 발명의 선구 구조체의 단면을 예시하는 개략도.
도 1은 집적 회로 선구체(10)를 도시한다. 선구체(10)는 기판(12)과 경화된 평탄화 층(14)을 포함한다. 도시하지는 않았지만, 당업자는 상기 선구체(10)가 그 상부에 구조체 또는 피쳐(feature)를 갖는 표면을 포함한다는 것을 알 수 있다. 이러한 구조체는 상기 선구체의 최종 용도에 따라 변화하는 토포그래피(topography) 또는 피쳐 사이즈를 갖는다. 본원에서 사용되는 용어 "토포그래피"는 구조체의 높이 또는 깊이를 의미하며 "피쳐 사이즈"는 구조체의 폭 및 길이를 의미한다. 상기 폭과 길이가 서로 상이한 경우, 더욱 작은 수를 피쳐 사이즈로 나타내는 것이 일반적이다.
도 2는 전술한 바와 같이 종래의 접촉 평탄화 공정에 의해 형성된 집적 회로 선구체(16)의 단면을 도시한다. 종래의 선구체(16)는 기판(18) 및 경화된 평탄화층(20)을 포함한다. 그러나, 종래의 접촉 평탄화 공정에 따라 제작되는 경우, 평탄화 층(20)은 바람직하지 못한 공극(20)을 가진다. 이러한 공극들중 일부는 표면 함몰부(22)의 형태로 존재한다. 이러한 공극(22)이 층(20)의 표면에 존재하던지 또는 층(20) 내부에 존재하던지 상관없이, 이들은 상기 막의 특성을 저하시키는 것이기 때문에 바람직하지 못한 것이다.
도 3은 본 발명에 따라 형성된 집적 회로 선구체(24)의 단면을 도시한다. 본 발명의 선구체(24)는 기판(26)과 경화된 평탄화 층(28)을 포함한다. 그러나, 본 원에서 설명한 개선으로 인해, 평탄화 층(28)에는 종래의 전구체(16)에 존재했던 공극들이 실질적으로 없다. 따라서, 본 발명에 따라 형성된 선구 구조체의 경화된 평탄화 층은 약 1% 이하, 바람직하게는 약 0.5% 이하, 더욱 바람직하게는 약 0%의 공극을 가지게 된다. 본원에서 사용되는 용어 "공극"(void)은 상기 층의 일부가 도 2에서 도시되는 바와 같이 결실되어 있는 평탄화 층의 영역을 의미한다. 또한 상기 용어 "공극"은 표면 함몰부를 포함하는 것이다. 이러한 용어는 외부 결함(예, 층에서 확인되는 외래 입자)와 구별되는 것이다. 당업자는 상기 "공극"이 상기 재료에서 확인되는 자연적 공극보다 더욱 큰 영역이라는 것을 알 수 있다. 공극률(%)는 다음과 같이 측정된다:
(1) 상기 구조체의 5 개의 상이한 단면 부분을 50,000X 배율의 주사 전자 현미경으로 검사하고;
(2) 각 단면 부분의 대략 중심부에서 길이 L (약 10 mm) 및 높이 H (약 1 ㎛)에 걸쳐서 관찰되는 공극들의 수를 카운트하고 (도 2 참조);
(3) 상기 단계(2)에서 카운트한 공극수를 이용하여, 상기 경화된 층의 공극률(%)을 상기 5개 샘플 각각마다 구하고;
(4) 상기 5개 공극률(%)의 평균을 구한다.
실시예
하기의 실시예는 본 발명에 따른 바람직한 방법을 설명한다. 그러나, 이러한 실시예는 예시의 목적으로 제공되는 것으로서 본 발명의 범위를 제한하려는 것은 전혀 아니다.
실시예 1-11에서, 이산화실리콘이 코팅되고 그 표면에서 라인, 트렌치 및 정방형 구조체들을 갖는 6 인치 웨이퍼(SKW 1-1 Dielectric Oxide CMP Characterization Wafer, SKW Associates로부터 입수함)가 기판으로 사용되었다. 상기 라인 및 트렌치 기판의 폭은 약 12.5㎛ 내지 237.5㎛ 였다. 상기 웨이퍼 표면상에는 깊이가 약 0.9-1.0 ㎛인 약 50 ㎛ 및 2000 ㎛ 폭의 정방형 홀이 있었다.
실시예 1: 노볼락 에폭시 평탄화 재료 및 진공하에서의 평탄화
10g의 노볼락 에폭시 수지(The Dow Chemical Company로부터 입수한 D.E.R.TM 354LV) 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트(광산 발생제) 용액(Aldrich로부터 입수함)을 함유하는 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 반응성 용매(즉, 프로필렌 카보네이트)였다.
24 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제(Brewer Science, Inc.로부터 입수한 APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 표준 에지 비드 제거 공정을 수행하여 약 5 mm의 에지 비드(edge bead)를 제거했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고 20 Torr 이하로 감압한 다음, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름(release film)에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광(광원:수은-크세논 램프)을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리하고, 상기 챔버를 배기(vent)시켰다. Dektak 8(Veeco Metrology Group)를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 200 Å의 단차(step height)가 확인되었다. 약 98%의 평탄화도가 달성되었다. 평탄화도가 100%라는 것은 최초 구조체의 단차가 완전히 제거되었다는 것을 나타내는 것이다. 상기 평탄화 재료에서 공극이 전혀 발견되지 않았다. 본 발명의 방법에 의하여, 약 90% 이상, 바람직하게는 약 95% 이상, 더욱 바람직하게는 약 98% 이상의 평탄화도가 달성된다.
실시예 2: 노볼락 에폭시 및 글리시딜 에테르 평탄화 재료 및 진공하에서의 평탄화
5g의 노볼락 에폭시 에폭시 수지(D.E.R.TM 354LV), 5g의 n-부틸 글리시딜 에테르(Aldrich로부터 입수) 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트(광산 발생제) 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다. 상기 재료를 0.2 ㎛ 필터로 여과했다.
1.5 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 APX-K1로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 표준 에지 비드 제거 공정을 수행하여 약 5 mm의 에지 비드를 제거했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅 된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고 20 Torr 이하로 감압한 다음, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리하고, 상기 챔버를 배기시켰다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 200 Å의 단차가 확인되었다. 약 98%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
n-부틸 글리시딜 에테르 대신에 t-부틸 글리시딜 에테르(Aldrich로부터 입수)를 사용하였다는 것을 제외하고 상기 실시예를 반복하였다. 평탄화된 재료에서 공극이 없이 약 99%의 평탄화도가 달성되었다.
실시예 3: 노볼락 에폭시 및 글리시딜 에테르 평탄화 재료 및 대기압하에서의 평탄화
5g의 노볼락 에폭시 수지(D.E.R.TM 354LV), 5g의 t-부틸 글리시딜 에테르 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다. 상기 재료를 0.2 ㎛ 필터로 여과했다.
1.7 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 표준 에지 비드 제거 공정을 수행하여 약 5 mm의 에지 비드를 제거했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 200 Å의 단차가 확인되었다. 약 98%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 4: 노볼락 에폭시 및 비닐 에테르 평탄화 재료 및 진공하에서의 평탄화
5g의 노볼락 에폭시 수지(D.E.R.TM 354LV), 5g의 1,4-시클로헥산 디메탄올 디비닐 에테르(Aldrich로부터 입수) 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포 스페이트(광산 발생제) 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다. 상기 재료를 0.2 ㎛ 필터로 여과했다.
2.4 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 표준 에지 비드 제거 공정을 수행하여 약 5 mm의 에지 비드를 제거했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고 20 Torr 이하로 감압한 다음, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리하고, 상기 챔버를 배기시켰다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 400 Å의 단차가 확인되었다. 약 96%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 5: 비닐 에테르 평탄화 재료 및 대기압하에서 펄스 UV 노광을 이용한 평탄화
10g의 비스[4-(비닐옥시)부틸]이소프탈레이트(Morflex, Inc.에 의해 판매되고 Aldrich로부터 구입한 VEctomerTM4010 vinyl ether) 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다.
4.2 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하고, 약 20초간 UV광 조사를 중지한 다음, 10초간 다시 조사했다. 따라서, 전체 UV광 노광 시간은 20초였다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 100 Å의 단차가 확인되었다. 약 99%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 6: 노볼락 에폭시 및 비닐 에테르 평탄화 재료 및 대기압하에서의 평탄화
10g의 노볼락 에폭시 수지 D.E.N.TM 431(The Dow Chemical로부터 입수함), 10g의 비스[4-(비닐옥시)부틸]이소프탈레이트 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트(광산 발생제) 용액을 포함하는 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다.
12.5 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 100 Å의 단차가 확인되었다. 약 99%의 평탄화도 가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
0.08g의 플루오로 계면활성제(3M으로부터 입수한 FC-4430)를 평탄화 재료에 첨가하고 실시예 5에서 설명한 UV 노광 파라미터를 이용하였다는 것을 제외하고 상기 실시예를 반복하였다. 상기 평탄화된 재료에서 공극이 없이 비교가능한 평탄화도가 달성되었다.
실시예 7: 에폭시 노볼락 디아크릴레이트 평탄화 재료 및 대기압하에서의 평탄화
10g의 비스페놀-A 에폭시 디아크릴레이트(UCB로부터 입수한 EBECRYLTM3200; 지방족/방향족 에폭시 아크릴레이트 블렌드) 및 0.6g의 DarocurTM1173(Ciba로부터 입수한 광개시제)로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다.
17.5 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 200 Å의 단차가 확인되었다. 약 98%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 8: 에폭시 노볼락 아크릴레이트 및 아크릴레이트 희석제 평탄화 재료 및 대기압하에서의 평탄화
10g의 EBECRYLTM3603(UCB Chemicals로부터 입수함; 20% 트리프로필렌 글리콜 디아크릴레이트로 희석한 노볼락 에폭시 아크릴레이트를 함유함) 및 0.6g의 EBECRYLTMBPO(UCB Chemicals로부터 입수한 광개시제)를 포함하는 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다.
17 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 100 Å의 단차가 확인되었다. 약 99%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 9: 노볼락 에폭시 및 알릴 글리시딜 에테르 평탄화 재료 및 진공하에서의 평탄화
5g의 노볼락 에폭시 수지 D.E.N.TM 431(The Dow Chemical Company로부터 입수함), 5g의 알릴 글리시딜 에테르(Aldrich로부터 입수함) 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트(광산 발생제) 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다. 상기 재료를 0.2 ㎛ 필터로 여과했다.
1.8 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 표준 에지 비드 제거 공정을 수행하여 약 5 mm의 에지 비드를 제거했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고 20 Torr이하로 감압한 다음, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리하고, 상기 챔버를 배기시켰다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 100 Å의 단차가 확인되었다. 약 99%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 10: 노볼락 에폭시 및 알릴 글리시딜 에테르 평탄화 재료 및 펄스 UV 노광을 이용한 대기압하에서의 평탄화
10g의 노볼락 에폭시 수지 D.E.N.TM431, 10g의 알릴 글리시딜 에테르, 0.09g의 플루오로 계면활성제(FC-4430) 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다.
1.8 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사한 다음, UV광 조사를 20초간 중지한 다음, UV광을 10초간 다시 조사하였다. 따라서, 전체 UV 노광 시간은 20초였다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 150 Å의 단차가 확인되었다. 약 98%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 11: 노볼락 에폭시 및 알릴 글리시딜 에테르 평탄화 재료 및 대기압하에서 짧은 압착 시간을 이용한 평탄화
5g의 노볼락 에폭시 수지 D.E.N.TM 431, 5g의 알릴 글리시딜 에테르 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다.
1.8 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 6 인치 실리콘 웨이퍼 표면상에 코팅했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키 되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68 psi의 압착력으로 10초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 100 Å의 단차가 확인되었다. 약 99%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.
실시예 12: 노볼락 에폭시 및 글리시딜 에테르 평탄화 재료 및 대기압하에서 부미크론 비아홀 기판을 이용한 평탄화
부미크론 비아홀을 갖는 것으로 이산화 실리콘이 코팅된 웨이퍼를 기판으로 이용했다. 상기 비아홀의 직경은 0.2㎛ 내지 1.0㎛ 였다. 상기 비아홀의 깊이는 약 1.0㎛ 였다.
5g의 노볼락 에폭시 수지 D.E.N.TM 345LV, 5g의 t-부틸 글리시딜 에테르 및 0.6g의 50% 트리아릴설포늄 헥사플루오로포스페이트 용액으로 이루어진 광경화성 평탄화 재료를 제형화하고 철저히 혼합했다. 상기 광산 발생제에서 사용된 용매는 프로필렌 카보네이트였다.
약 1.7 ㎛ 두께의 상기 평탄화 재료 층을, 판매자가 추천한 방법을 이용하여 접착 촉진제 (APX-K1)로 미리 처리한 비아홀 웨이퍼 표면상에 코팅했다. 다음에, 상기 웨이퍼를 접촉 평탄화 압착 챔버내의 웨이퍼 스테이지 상에 위치시키되, 상기 코팅된 표면이 UV-투과성 광학 평판 물체에 면하도록 하였다. 상기 압착 챔버를 밀폐시키고, 상기 웨이퍼 스테이지를 상승시켜서 상기 웨이퍼를 68 psi의 압착력으로 30초간 TeflonTM 릴리스 필름에 압착하여 상기 필름을 광학 평판 표면에 압착했다. 상기 평탄화 재료를 광학 평판 표면과 접촉시키면서, 상기 광학 평판 표면을 통해 UV광을 10초간 연속적으로 조사하여 상기 평탄화 재료를 경화시켰다. 상기 평탄화 재료가 경화되면, 상기 압착력을 제거했다. 상기 웨이퍼 스테이지를 하강시키고, 상기 웨이퍼를 상기 TeflonTM 릴리스 필름으로부터 분리했다. Dektak 8를 이용하여, 상기 평탄화된 표면의 거칠기 및 평탄화도를 측정했다. 상기 최초 기판 구조체의 1㎛ 높이에서 약 100 Å의 단차가 확인되었다. 약 99%의 평탄화도가 달성되었다. 상기 평탄화된 재료에서 공극은 전혀 발견되지 않았다.

Claims (31)

  1. 마이크로 전자 소자의 선구체를 형성하는 방법으로서,
    표면을 가지며 상기 표면상에서 다수의 토포그래피 피쳐를 포함하는 기판을 제공하는 단계와;
    단량체, 올리고머, 또는 단량체와 올리고머의 혼합물 및 반응성 용매를 포함하는 평탄화 층을 상기 표면상에 형성하는 단계와;
    상기 평탄화 층에 물체의 평평한 표면의 평탄도를 전사하기에 충분한 시간동안 상기 평탄화 층을 상기 물체의 평평한 표면과 접촉시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 평탄화 층은 산, 산발생제, 계면활성제 및 광개시제로 구성되는 군에서 선택되는 성분을 추가로 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 성분이 광산 개시제인 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 평탄화 층은 단량체, 올리고머, 또는 단량체와 올리고머의 혼합물과, 반응성 용매와, 산 또는 산 발생제로 이루어지는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 단량체 또는 올리고머는 에폭사이드, 노볼락 에폭사이드, 아크릴레이트, 노볼락 에폭시 아크릴레이트, 비닐 에테르, 노볼락 에폭시 비닐 에테르, 및 비닐기를 포함하는 단량체 및 올리고머, 및 이들의 혼합물로 구성되는 군에서 선택되는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 반응성 용매는 프로필렌 카보네이트, 글리시딜 에테르, 비닐 에테르, 알릴 에테르, 아크릴레이트, 및 이들의 혼합물로 구성된 군에서 선택되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 평탄화 층은 상기 평탄화 층의 전체 중량을 100 중량%로 하였을 때를 기준으로 5 중량% 이하의 비반응성 용매를 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 평탄화 층을 경화하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 상기 경화 단계는 상기 평탄화 층을 경화하기에 충분한 시간동안 상기 평탄화 층에 UV 광을 조사하는 것을 포함하는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서, 상기 경화 단계는 상기 단량체, 올리고머 또는 이들의 혼합물을 상기 반응성 용매와 반응시켜서 상기 반응성 용매를 소모시키는 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서, 상기 경화단계의 결과로 상기 마이크로 전자소자의 선구체가 형성되고, 이 마이크로 전자소자의 선구체는 경화된 평탄화 층을 포함하며, 상기 경화된 평탄화 층은 1% 이하의 공극을 포함하는 것을 특징으로 하는 방법.
  12. 제 1 항에 있어서, 상기 제공, 형성 및 접촉 단계는 대기압하에서 수행되는 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서, 상기 제공, 형성 및 접촉 단계는 진공하에서 수행되는 것을 특징으로 하는 방법.
  14. 제 1 항에 있어서, 상기 접촉 단계는 5-200 psi의 압력하에서 수행되는 것을 특징으로 하는 방법.
  15. 제 1 항에 있어서, 상기 접촉 단계는 18-400 ℃의 온도에서 수행되는 것을 특징으로 하는 방법.
  16. 제 1 항에 있어서, 상기 접촉 단계는 1 초 내지 10 분간 수행되는 것을 특징으로 하는 방법.
  17. 표면을 가지며 상기 표면상에서 다수의 토포그래피 피쳐를 포함하는 기판을 제공하고;
    단량체, 올리고머, 또는 단량체와 올리고머의 이들의 혼합물 및 반응성 용매를 포함하는 평탄화 층을 상기 표면상에 형성하고;
    상기 평탄화 층에 물체의 평평한 표면의 평탄도를 전사하기에 충분한 시간동안 상기 평탄화 층을 상기 물체의 평평한 표면과 접촉시킴으로써 형성한 것을 특징으로 하는 선구 구조체.
  18. 제 17 항에 있어서, 상기 평탄화 층은 산, 산발생제, 계면활성제 및 광개시제로 구성되는 군에서 선택되는 성분을 추가로 포함하는 것을 특징으로 하는 선구 구조체.
  19. 제 17 항에 있어서, 상기 평탄화 층은 단량체, 올리고머, 또는 단량체와 올리고머의 혼합물과, 반응성 용매와, 산 또는 산 발생제로 이루어지는 것을 특징으로 하는 선구 구조체.
  20. 제 17 항에 있어서, 상기 평탄화 층은 상기 평탄화 층의 전체 중량을 100 중량%로 하였을 때를 기준으로 5 중량% 이하의 비반응성 용매를 포함하는 것을 특징으로 하는 선구 구조체.
  21. 제 17 항에 있어서, 상기 평탄화 층을 경화하는 단계를 추가로 포함하는 것을 특징으로 하는 선구 구조체.
  22. 제 21 항에 있어서, 상기 경화 단계로부터 얻어지는 마이크로 전자 소자 선구체는 경화된 평탄화 층을 포함하고, 상기 경화된 평탄화 층은 1% 이하의 공극을 포함하는 것을 특징으로 하는 선구 구조체.
  23. 제 17 항에 있어서, 상기 제공, 형성 및 접촉 단계는 대기압하에서 수행되는 것을 특징으로 하는 선구 구조체.
  24. 제 17 항에 있어서, 상기 제공, 형성 및 접촉 단계는 진공하에서 수행되는 것을 특징으로 하는 선구 구조체.
  25. 마이크로 전자 소자의 선구체를 형성하는 방법으로서,
    표면을 가지며 상기 표면상에서 다수의 토포그래피 피쳐를 포함하는 기판을 제공하는 단계와;
    단량체, 올리고머, 또는 단량체와 올리고머의 이들의 혼합물 및 반응성 용매를 포함하는 평탄화 층을 상기 표면상에 형성하는 단계와;
    상기 평탄화 층에 물체의 평평한 표면의 평탄도를 전사하기에 충분한 시간동안 상기 평탄화 층을 상기 물체의 평평한 표면과 접촉시키는 단계와;
    상기 접촉 단계 동안에 또는 그 후에 상기 평탄화 층을 경화하는 단계를 포함하고, 상기 경화된 평탄화 층은 1% 이하의 공극을 포함하는 것을 특징으로 하는 방법.
  26. 제 25 항에 있어서, 상기 제공, 형성 및 접촉 단계는 대기압하에서 수행되는 것을 특징으로 하는 방법.
  27. 제 25 항에 있어서, 상기 제공, 형성 및 접촉 단계는 진공하에서 수행되는 것을 특징으로 하는 방법.
  28. 제 25 항에 있어서, 상기 접촉 단계는 18-400 ℃의 온도에서 수행되는 것을 특징으로 하는 방법.
  29. 제 25 항에 있어서, 상기 접촉 단계는 1 초 내지 10 분간 수행되는 것을 특징으로 하는 방법.
  30. 표면과 상기 표면상의 다수의 토포그래피 피쳐를 갖는 마이크로 전자 소자용 기판과;
    상기 표면상의 경화된 평탄화 층을 포함하는 결합체로서, 상기 경화된 평탄화 층은 상기 기판 표면으로부터 떨어진 평탄한 표면을 가지며, 상기 경화된 평탄화 층은 1% 이하의 공극을 포함하는 것을 특징으로 하는 결합체.
  31. 제 30 항에 있어서, 상기 기판은 실리콘 웨이퍼, 화합물 반도체 웨이퍼, 유리 기판, 석영 기판, 유기 중합체, 유전체 기판, 금속 합금, 탄화실리콘, 질화실리콘, 사파이어, 및 세라믹으로 구성되는 군에서 선택되는 것을 특징으로 하는 결합체.
KR1020047006248A 2001-10-31 2002-10-29 경화동안 휘발성 부산물 또는 잔류물을 발생하지 않는접촉 평탄화 재료 KR100905134B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US33581101P 2001-10-31 2001-10-31
US60/335,811 2001-10-31
US10/282,542 2002-10-28
US10/282,542 US6716767B2 (en) 2001-10-31 2002-10-28 Contact planarization materials that generate no volatile byproducts or residue during curing
PCT/US2002/034594 WO2003038887A1 (en) 2001-10-31 2002-10-29 Contact planarization materials that generate no volatile byproducts or residue during curing

Publications (2)

Publication Number Publication Date
KR20040066107A KR20040066107A (ko) 2004-07-23
KR100905134B1 true KR100905134B1 (ko) 2009-06-29

Family

ID=26961506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006248A KR100905134B1 (ko) 2001-10-31 2002-10-29 경화동안 휘발성 부산물 또는 잔류물을 발생하지 않는접촉 평탄화 재료

Country Status (7)

Country Link
US (1) US6716767B2 (ko)
EP (1) EP1440465B1 (ko)
JP (1) JP2005508089A (ko)
KR (1) KR100905134B1 (ko)
CA (1) CA2462613A1 (ko)
TW (1) TWI278488B (ko)
WO (1) WO2003038887A1 (ko)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6696220B2 (en) * 2000-10-12 2004-02-24 Board Of Regents, The University Of Texas System Template for room temperature, low pressure micro-and nano-imprint lithography
SG142150A1 (en) * 2000-07-16 2008-05-28 Univ Texas High-resolution overlay alignment systems for imprint lithography
WO2002006902A2 (en) 2000-07-17 2002-01-24 Board Of Regents, The University Of Texas System Method and system of automatic fluid dispensing for imprint lithography processes
US20050274219A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Method and system to control movement of a body for nano-scale manufacturing
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
TW591341B (en) 2001-09-26 2004-06-11 Shipley Co Llc Coating compositions for use with an overcoated photoresist
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US8012670B2 (en) 2002-04-11 2011-09-06 Rohm And Haas Electronic Materials Llc Photoresist systems
US7037639B2 (en) * 2002-05-01 2006-05-02 Molecular Imprints, Inc. Methods of manufacturing a lithography template
US20030235787A1 (en) * 2002-06-24 2003-12-25 Watts Michael P.C. Low viscosity high resolution patterning material
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US7071088B2 (en) * 2002-08-23 2006-07-04 Molecular Imprints, Inc. Method for fabricating bulbous-shaped vias
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6980282B2 (en) * 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
JP2004177952A (ja) 2002-11-20 2004-06-24 Rohm & Haas Electronic Materials Llc 多層フォトレジスト系
JP2004206082A (ja) * 2002-11-20 2004-07-22 Rohm & Haas Electronic Materials Llc 多層フォトレジスト系
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7452574B2 (en) * 2003-02-27 2008-11-18 Molecular Imprints, Inc. Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer
US20040168613A1 (en) * 2003-02-27 2004-09-02 Molecular Imprints, Inc. Composition and method to form a release layer
US7122079B2 (en) * 2004-02-27 2006-10-17 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7179396B2 (en) * 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US6893985B2 (en) * 2003-03-31 2005-05-17 Intel Corporation UV-activated dielectric layer
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) * 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US7307118B2 (en) * 2004-11-24 2007-12-11 Molecular Imprints, Inc. Composition to reduce adhesion between a conformable region and a mold
US20050160934A1 (en) * 2004-01-23 2005-07-28 Molecular Imprints, Inc. Materials and methods for imprint lithography
US7790231B2 (en) * 2003-07-10 2010-09-07 Brewer Science Inc. Automated process and apparatus for planarization of topographical surfaces
CN1802603A (zh) * 2003-07-17 2006-07-12 霍尼韦尔国际公司 用于高级微电子应用的平面化薄膜及其生产装置和方法
US7136150B2 (en) * 2003-09-25 2006-11-14 Molecular Imprints, Inc. Imprint lithography template having opaque alignment marks
US8211214B2 (en) * 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US7090716B2 (en) * 2003-10-02 2006-08-15 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US8076386B2 (en) * 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US20050276919A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Method for dispensing a fluid on a substrate
US20050275311A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Compliant device for nano-scale manufacturing
US7547504B2 (en) * 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US7205244B2 (en) * 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US20060062922A1 (en) 2004-09-23 2006-03-23 Molecular Imprints, Inc. Polymerization technique to attenuate oxygen inhibition of solidification of liquids and composition therefor
WO2006060757A2 (en) * 2004-12-01 2006-06-08 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
US20060145398A1 (en) * 2004-12-30 2006-07-06 Board Of Regents, The University Of Texas System Release layer comprising diamond-like carbon (DLC) or doped DLC with tunable composition for imprint lithography templates and contact masks
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
US8426111B2 (en) 2005-04-19 2013-04-23 Nissan Chemical Industries, Ltd. Resist underlayer coating forming composition for forming photo-crosslinking cured resist underlayer coating
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US8557351B2 (en) 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US7759407B2 (en) 2005-07-22 2010-07-20 Molecular Imprints, Inc. Composition for adhering materials together
US7259102B2 (en) * 2005-09-30 2007-08-21 Molecular Imprints, Inc. Etching technique to planarize a multi-layer structure
US7622378B2 (en) * 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7906058B2 (en) * 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
CN101535021A (zh) 2005-12-08 2009-09-16 分子制模股份有限公司 用于衬底双面图案形成的方法和系统
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
US7354779B2 (en) * 2006-03-10 2008-04-08 International Business Machines Corporation Topography compensated film application methods
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
KR20090003153A (ko) * 2006-04-03 2009-01-09 몰레큘러 임프린츠 인코퍼레이티드 다수의 필드와 정렬 마크를 갖는 기판을 동시에 패턴화하는방법
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
JP5083567B2 (ja) 2006-10-12 2012-11-28 日産化学工業株式会社 光架橋硬化によるレジスト下層膜を用いる半導体装置の製造方法
US7775785B2 (en) * 2006-12-20 2010-08-17 Brewer Science Inc. Contact planarization apparatus
US20090093114A1 (en) * 2007-10-09 2009-04-09 Sean David Burns Method of forming a dual-damascene structure using an underlayer
US8101231B2 (en) 2007-12-07 2012-01-24 Cabot Corporation Processes for forming photovoltaic conductive features from multiple inks
JP5105424B2 (ja) * 2008-01-30 2012-12-26 独立行政法人産業技術総合研究所 複合基板を用いた光学部品とその製造方法
WO2009104643A1 (ja) * 2008-02-20 2009-08-27 日産化学工業株式会社 光硬化膜形成組成物及び光硬化膜形成方法
DE102010028461B4 (de) * 2010-04-30 2014-07-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einebnung eines Materialsystems in einem Halbleiterbauelement unter Anwendung eines nicht-selektiven in-situ zubereiteten Schleifmittels
US9567493B2 (en) 2014-04-25 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. CMP slurry solution for hardened fluid material
JP2015231678A (ja) * 2014-06-09 2015-12-24 帝人デュポンフィルム株式会社 平坦化フィルム
DE102014218667B4 (de) * 2014-09-17 2023-05-17 Pictiva Displays International Limited Optoelektronische Baugruppe und Verfahren zum Herstellen einer optoelektronischen Baugruppe
US9632226B2 (en) 2015-02-12 2017-04-25 Digilens Inc. Waveguide grating device
JP6437387B2 (ja) * 2015-05-25 2018-12-12 東芝メモリ株式会社 基板平坦化方法
JP6570348B2 (ja) 2015-07-10 2019-09-04 キヤノン株式会社 液体吐出ヘッドの製造方法
JP6570349B2 (ja) 2015-07-10 2019-09-04 キヤノン株式会社 液体吐出ヘッドの製造方法
WO2017060665A1 (en) 2015-10-05 2017-04-13 Milan Momcilo Popovich Waveguide display
KR102327778B1 (ko) * 2016-03-10 2021-11-17 닛산 가가쿠 가부시키가이샤 탄소원자간의 불포화결합에 의한 광가교기를 갖는 화합물을 포함하는 단차기판 피복 조성물
RU2730216C2 (ru) 2016-05-18 2020-08-19 Форд Глобал Текнолоджиз, Ллк Способ работы двигателя в сборе
US11018018B2 (en) 2018-12-05 2021-05-25 Canon Kabushiki Kaisha Superstrate and methods of using the same
US20200247017A1 (en) * 2019-02-05 2020-08-06 Digilens Inc. Methods for Compensating for Optical Surface Nonuniformity
US10727083B1 (en) 2019-02-25 2020-07-28 Applied Materials, Inc. Method for via formation in flowable epoxy materials by micro-imprint
EP4022370A4 (en) 2019-08-29 2023-08-30 Digilens Inc. VACUUM BRAGG GRATINGS AND METHODS OF MANUFACTURING
IT202200009425A1 (it) * 2022-05-09 2023-11-09 Elixe S R L Rivestimento ibrido cationico a polimerizzazione uv e sua composizione

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048799A (en) 1987-02-27 2000-04-11 Lucent Technologies Inc. Device fabrication involving surface planarization
US6391798B1 (en) 1987-02-27 2002-05-21 Agere Systems Guardian Corp. Process for planarization a semiconductor substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4515828A (en) * 1981-01-02 1985-05-07 International Business Machines Corporation Planarization method
US5736424A (en) * 1987-02-27 1998-04-07 Lucent Technologies Inc. Device fabrication involving planarization
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5434107A (en) * 1994-01-28 1995-07-18 Texas Instruments Incorporated Method for planarization
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
US5855811A (en) * 1996-10-03 1999-01-05 Micron Technology, Inc. Cleaning composition containing tetraalkylammonium salt and use thereof in semiconductor fabrication
US6589889B2 (en) 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
TWI226103B (en) * 2000-08-31 2005-01-01 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048799A (en) 1987-02-27 2000-04-11 Lucent Technologies Inc. Device fabrication involving surface planarization
US6391798B1 (en) 1987-02-27 2002-05-21 Agere Systems Guardian Corp. Process for planarization a semiconductor substrate

Also Published As

Publication number Publication date
EP1440465A1 (en) 2004-07-28
KR20040066107A (ko) 2004-07-23
EP1440465B1 (en) 2015-07-08
US20030129542A1 (en) 2003-07-10
TW200302251A (en) 2003-08-01
CA2462613A1 (en) 2003-05-08
WO2003038887A1 (en) 2003-05-08
EP1440465A4 (en) 2010-08-25
US6716767B2 (en) 2004-04-06
TWI278488B (en) 2007-04-11
JP2005508089A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
KR100905134B1 (ko) 경화동안 휘발성 부산물 또는 잔류물을 발생하지 않는접촉 평탄화 재료
US7455955B2 (en) Planarization method for multi-layer lithography processing
US7547504B2 (en) Pattern reversal employing thick residual layers
US7041604B2 (en) Method of patterning surfaces while providing greater control of recess anisotropy
US7256131B2 (en) Method of controlling the critical dimension of structures formed on a substrate
US7241395B2 (en) Reverse tone patterning on surfaces having planarity perturbations
KR20070083711A (ko) 낮은-ｋ 유전 기능 임프린팅 재료
KR20150010747A (ko) 광경화물의 제조 방법
EP0239488B1 (en) Tri-level resist process for fine resolution photolithography
US20120266810A1 (en) Planarization system for high wafer topography
US7205244B2 (en) Patterning substrates employing multi-film layers defining etch-differential interfaces
KR100374915B1 (ko) 반도체장치를제조하기위한표면평탄화방법
TW200823968A (en) Etch-enhanced technique for lift-off patterning
EP2146370A2 (en) Method of forming an in-situ recessed structure
KR20050102620A (ko) 스핀-온 세라믹 막으로 구성된 패턴층
US7252777B2 (en) Method of forming an in-situ recessed structure
KR20060037688A (ko) 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
JP2011159904A (ja) パターン形成方法および含浸装置
KR101020164B1 (ko) 진보된 마이크로전자적 응용을 위한 평탄화 막, 및 이를제조하기 위한 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee