KR100900895B1 - 에피택셜 웨이퍼 제조 방법 - Google Patents

에피택셜 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR100900895B1
KR100900895B1 KR1020070098330A KR20070098330A KR100900895B1 KR 100900895 B1 KR100900895 B1 KR 100900895B1 KR 1020070098330 A KR1020070098330 A KR 1020070098330A KR 20070098330 A KR20070098330 A KR 20070098330A KR 100900895 B1 KR100900895 B1 KR 100900895B1
Authority
KR
South Korea
Prior art keywords
wafer
temperature
epitaxial
haze
process chamber
Prior art date
Application number
KR1020070098330A
Other languages
English (en)
Other versions
KR20090032811A (ko
Inventor
임홍강
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070098330A priority Critical patent/KR100900895B1/ko
Publication of KR20090032811A publication Critical patent/KR20090032811A/ko
Application granted granted Critical
Publication of KR100900895B1 publication Critical patent/KR100900895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)

Abstract

에피택셜 웨이퍼의 제조 방법에서 웨이퍼의 로딩 온도와 언로딩 온도를 조절함으로써 웨이퍼에 헤이즈 불량이 발생하는 것을 방지하기 위한 방법이 개시된다. 프로세스 챔버의 온도가 에피택셜층 성장을 위한 공정 온도의 80~90%의 온도범위를 갖는 제1 온도에서 웨이퍼를 로딩하고, 상기 로딩된 웨이퍼에 에피택셜층을 성장시킨다. 그리고 상기 에피택셜층 성장이 완료된 후 상기 프로세스 챔버의 온도가 상기 제1 온도보다 낮은 제2 온도가 되었을 때 상기 웨이퍼를 언로딩하여 헤이즈 불량 발생을 최소화할 수 있다. 여기서, 상기 공정 온도는 1100 내지 1200℃이고 상기 제1 온도는 900 내지 1000℃이며, 상기 제2 온도는 600 내지 700℃일 수 있다.
CVD, 에픽택셜, 완드 유닛, 헤이즈

Description

에피택셜 웨이퍼 제조 방법{MMANUFACTURING METHOD FOR EPITAXIAL WAFER}
본 발명은 에피택셜 웨이퍼의 제조 방법에 관한 것으로서, 에피택셜 웨이퍼 제조 장치에서 로딩 온도와 언로딩 온도를 조절함으로써 헤이즈 불량이 발생하는 것을 방지하는 에피택셜 웨이퍼 제조 방법에 관한 것이다.
오늘날 반도체 소자 제조용 재료로서 광범위하게 사용되고 있는 실리콘 웨이퍼(silicon wafer)는 다결정의 실리콘을 원재료로 하여 만들어진 결정 실리콘 박판을 말한다.
실리콘 웨이퍼는 처리 방법에 따라 폴리시드 웨이퍼(polished wafer), 웨이퍼(epitaxial wafer), SOI 웨이퍼(silicon on insulator wafer), 디퓨즈드 웨이퍼(diffused wafer) 및 하이 웨이퍼(HI wafer) 등으로 구분된다.
폴리시드 웨이퍼는 가장 일반적인 웨이퍼로서, 다결정 실리콘을 다결정 원형봉인 잉곳(ingot)으로 만들어 상기 잉곳을 일정한 두께로 절단하고 연마, 식각, 경면가공, 세정의 공정을 거쳐 생산되는 웨이퍼이다.
웨이퍼는 기존의 실리콘 웨이퍼 표면에 또 다른 단결정층을 성장시킨 웨이퍼를 말하며, 기존의 실리콘 웨이퍼보다 표면 결함이 적고, 불순물의 농도나 종류의 제어가 가능한 특성을 갖는 웨이퍼이다.
SOI 웨이퍼는 실리콘 웨이퍼 속에 절연 박막을 삽입시킨 것으로 실리콘 웨이퍼 기판 상에 절연막이 형성되고, 다시 그 상에 집적 회로가 제작될 단결정 실리콘 박막이 형성되어 있는 형태의 웨이퍼이다.
디퓨즈드 웨이퍼는 퍼니스(furnace) 내에서 도펀트(dopant)를 확산시켜 실리콘 웨이퍼 양면에 증착시킨 후, 한 면을 경면가공한 웨이퍼이다.
하이 웨이퍼는 실리콘 웨이퍼를 고순도의 수소 가스 분위기에서 고온 처리를 한 것으로서, 실리콘 웨이퍼 표면의 산소 농도를 아주 작게 하여 결점 결함을 제로(zero)에 가깝게 특성을 변화시킨 웨이퍼이다.
이 중 웨이퍼는 고온에서 실리콘을 포함하는 소스가스를 제공함으로써 실리콘 웨이퍼 상에 실리콘 에피택셜 층을 성장시킨다.
이와 같은 웨이퍼를 제조 장치는 웨이퍼에 대한 기상 에피택셜 공정이 수행되는 프로세스 챔버와 상기 프로세스 챔버로 상기 웨이퍼를 이송하는 이송수단이 구비된다.
여기서, 상기 이송수단은 완드 유닛이다. 상기 완드 유닛(wand unit)은 베르누이(Bernoulli) 원리를 이용하여 웨이퍼를 비접촉 상태로 파지하는 장치이다. 즉, 상기 완드 유닛은 하부로 질소가스를 분사하여 국부적인 진공을 형성하고, 이와 같이 형성된 진공에 의하여 웨이퍼를 상부에서 비접촉 상태로 파지하고, 이송하는 장치이다.
한편, 상기 에피택셜 층의 성장 공정은 고온에서 이루어지고, 상기 웨이퍼의 이송 역시 공정 온도와 비슷한 온도 범위의 고온에서 이루어진다. 그런데, 이와 같은 이송 공정 동안 상기 웨이퍼의 표면에는 헤이즈 불량이 발생한다.
참고적으로, 헤이즈(Haze)란 일반적으로 웨이퍼 표면의 미세한 굴곡들로 인한 빛의 산란 현상을 일컫는 것으로서, 웨이퍼 표면의 미세 거칠기(roughness)로 인한 광 산란에 따른 노이즈(noise)이다. 따라서, 고품질의 에피텍셜 웨이퍼를 얻기 위해서는 헤이즈 불량이 발생하는 것을 억제하는 것이 중요하다. 또한, 상기 헤이즈 불량은 후속하는 반도체 제조 공정에서 불량의 원인이 되고, 수율 저하에 영향을 미치게 된다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 에피택셜 웨이퍼 제조 공정에서 웨이퍼에 헤이즈 불량이 발생하는 것을 방지하는 에피택셜 웨이퍼 제조 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따르면, 프로세스 챔버의 온도가 에피택셜층 성장을 위한 공정 온도의 80~90%의 온도범위를 갖는 제1 온도에서 웨이퍼를 로딩하고, 상기 로딩된 웨이퍼에 에피택셜층을 성장시킨다. 그리고 상기 에피택셜층 성장이 완료된 후 상기 프로세스 챔버의 온도가 상기 제1 온도보다 낮은 제2 온도가 되었을 때 상기 웨이퍼를 언로딩하여 헤이즈 불량 발생을 최소화할 수 있다. 여기서, 상기 공정 온도는 1100 내지 1200℃이고 상기 제1 온도는 900 내지 1000℃이며, 상기 제2 온도는 600 내지 700℃일 수 있다.
실시예에서, 상기 웨이퍼는 상기 에피택셜층의 성장이 완료된 후 상기 웨이퍼를 제2 온도까지 자연냉각시킬 수 있다. 또는, 상기 웨이퍼는 상기 제2 온도까지 공냉 방식에 의해 냉각시킬 수 있다.
실시예에서, 상기 제1 온도는 상기 공정 온도의 80~90%의 온도범위를 가지며, 바람직하게는 상기 제1 온도는 900 내지 1000℃이다.
그리고, 상기 제2 온도는 상기 웨이퍼의 헤이즈 불량이 발생하는 것을 억제하기 위한 중요한 요소로서, 상기 제2 온도는 600 내지 700℃이다.
본 발명에 따르면, 첫째, 웨이퍼의 로딩 온도와 언로딩 온도를 조절함으로써 에피택셜 웨이퍼에 헤이즈 불량이 발생하는 것을 억제할 수 있다.
특히, 웨이퍼의 언로딩 온도를 조절함으로써 헤이즈 불량을 최소화할 수 있다.
삭제
첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조 장치를 설명하기 위한 도면들이다. 도 5는 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조 방법을 설명하기 위한 순서도이다. 그리고, 도 6a 내지 도 8은 웨이퍼의 헤이즈 맵들이다.
본 발명의 에피택셜 웨이퍼 제조 장치는 에피택시 성장(Epitaxial Growth)을 위한 장치뿐만 아니라, 화학기상증착(Chemical Vapor Deposition, CVD), 저압화학기상증착(Low Pressure Chemical Vapor Deposition, LPCVD), 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)과 같은 증착 장치에도 적용이 가능할 것이다.
이하에서는, 에피택셜(epitaxial) 웨이퍼 제조 장치와 제조 방법을 예로 들어 설명한다.
도면을 참조하면, 에피택셜 웨이퍼 제조 장치는 로드락 챔버(load-lock chamber)(10), 핸들링 챔버(handling chamber)(20) 및 프로세스 챔버(process chamber)(50)를 포함한다. 그리고, 웨이퍼(1)의 로딩 및 언로딩을 위한 완드 유닛(wand unit)(30)이 구비된다.
예를 들어, 상기 웨이퍼(1)는 반도체 기판이 되는 실리콘 웨이퍼이다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 상기 웨이퍼(1)는 LCD 및 PDP와 같은 평판 디스플레이 장치용 유리 기판(glass substrate)일 수 있다. 또한, 상기 웨이퍼(1)의 형태 또는 크기가 도면에 의해 한정되는 것은 아니며, 원형 및 사각형 플레이트 등 실질적으로 다양한 형태와 크기를 가질 수 있다.
상기 로드락 챔버(10)는 에피택셜 웨이퍼 제조 장치로 상기 웨이퍼(1)를 유입 및 반출시킨다.
여기서, 에피택셜 웨이퍼 제조 공정은 진공 상태에서 수행될 수 있다. 이를 위해 상기 에피택셜 웨이퍼 제조 장치 내부는 진공 상태가 유지되는데, 상기 웨이퍼(1)의 출입시 상기 에피택셜 웨이퍼 제조 장치의 진공이 파괴될 수 있다. 따라서, 상기 로드락 챔버(10)는 상기 에피택셜 웨이퍼 제조 장치의 진공을 파괴하지 않고 상기 웨이퍼(1)의 출입시키기 위한 완충영역을 형성한다.
그러나, 상기 에피택셜 웨이퍼 제조 공정이 진공 상태가 아닌 상압(atmospheric pressure)에서 수행되는 경우, 상기 로드락 챔버(10)는 진공이 형성되지 않을 수 있다.
상기 로드락 챔버(10)는 내부로 상기 웨이퍼(1)의 출입이 가능하도록 전면이 개방되게 형성되고, 상기 개방된 면에는 상기 로드락 챔버(10)를 선택적으로 개폐하는 도어(11)가 구비된다. 그리고, 상기 웨이퍼(1)는 다수의 웨이퍼(1)가 FOUP(3)에 수용되어 상기 로드락 챔버(10)에 투입되고, 상기 FOUP(3)에서 웨이퍼(1)를 추출 및 수납하기 위해, 상기 로드락 챔버(10) 하부에는 상기 FOUP(3)를 승강시키는 승강유닛(12)이 구비된다.
또한, 상기 에피택셜 웨이퍼 제조 장치에는 2개의 로드락 챔버(10)가 구비될 수 있다. 즉, 하나의 로드락 챔버(10)는 에피택셜 웨이퍼 제조 공정이 수행되기 전의 웨이퍼(1)를 투입하기 위해 구비되고, 다른 하나의 로드락 챔버(10)는 에피택셜 웨이퍼 제조 공정이 완료된 웨이퍼(1)를 반출하기 위해 구비된다.
상기 핸들링 챔버(20)는 상기 로드락 챔버(10)와 상기 프로세스 챔버(50) 사이에서 상기 웨이퍼(1)를 이송한다. 여기서, 상기 핸들링 챔버(20) 내부는 소정의 진공이 제공된다. 특히, 상기 핸들링 챔버(20) 내부는 상기 프로세스 챔버(50)와 유사한 정도의 진공이 형성되는 것이 바람직하다.
상기 핸들링 챔버(20) 내부에는 상기 웨이퍼(1)를 파지하여 이송하기 위한 핸들링 로봇(21)이 구비된다. 상기 핸들링 로봇(21)은 직선이동 또는 회전이동이 가능한 통상의 로봇암(robot arm) 또는 핸들러(handler) 등이 사용될 수 있으며, 상기 핸들링 로봇(21)의 방식 및 구조에 의해 본 발명이 제한되거나 한정되는 것은 아니다.
상기 프로세스 챔버(50)는 상기 웨이퍼(1)에 대한 소정의 공정이 수행된다. 상기 공정은 상기 웨이퍼(1)에 대한 에피택셜층(2)을 형성하는 공정이다.
도 4를 참조하면, 상기 프로세스 챔버(50)는 상기 웨이퍼(1)가 수용되어 공정이 수행되는 반응공간(51) 내부에는 상기 웨이퍼(1)를 고정시키는 서셉터(53) 및 상기 웨이퍼(1)를 가열하기 위한 히터(55)가 구비된다.
상기 프로세스 챔버(50)는 상기 웨이퍼(1)가 투입되면, 소정의 공정 온도로 상기 웨이퍼(1)를 가열하고, 수소가스와 더불어 실리콘을 포함하는 소스가스를 제공함으로써 상기 웨이퍼(1) 상에 실리콘 에피택셜층(2)을 성장시킨다.
예를 들어, 상기 소스가스는 사염화규소(SiCl4), 삼염화실란(SiHCl3, Trichlorosilane, TCS) 또는 이염화실란(SiH2Cl2, Dichlorosilane)일 수 있다.
여기서, 상기 에피택셜층(2)을 성장시키기 위한 공정 온도는 1100~1200℃이다.
상기 공정 온도가 비교적 고온이므로, 상기 웨이퍼(1)를 상기 프로세스 챔버(50)에 로딩하기 위해서는 미리 상기 프로세스 챔버(50)의 온도를 승온시키는 과정이 필요하다. 즉, 상기 웨이퍼(1)와 상기 프로세스 챔버(50)를 기설정된 로딩 온도까지 승온시킴으로써, 상기 웨이퍼(1)가 급작스런 온도 변화에 의해 손상되는 것을 방지할 수 있다. 예를 들어, 상기 로딩 온도는 상기 공정 온도의 80~90% 정도의 온도인 것이 바람직하며, 바람직하게는 900~950℃에서 상기 웨이퍼(1)를 로딩한다.
한편, 상기 에피택셜 웨이퍼 제조 공정이 완료된 웨이퍼(1)를 반출시키기 위해서는 상기 웨이퍼(1)의 온도를 소정 온도까지 냉각시킬 필요가 있다. 즉, 상기 공정 온도까지 가열된 웨이퍼(1)를 바로 이송하는 경우, 상기 공정이 완료된 웨이퍼(1)는 물론 상기 핸들링 로봇(21)에 열로 인한 손상이 발생할 수 있다.
예를 들어, 상기 언로딩 온도는 600~700℃일 수 있으며, 바람직하게는 600℃에서 상기 웨이퍼(1)를 언로딩한다.
상기 웨이퍼(1)는 상기 프로세스 챔버(50) 내부에서 자연냉각될 수 있다. 상기 히터(55)에 전원이 해제되어 더 이상의 열이 발생하지 않는 상태에서 소정 시간이 경과하면 상기 웨이퍼(1)는 자연냉각된다. 그리고, 상기 웨이퍼(1)의 온도가 기설정된 언로딩 온도가 되면 상기 완드 유닛(30)과 상기 핸들링 로봇(21)을 통해 상기 웨이퍼(1)를 반출시킨다.
또는, 상기 프로세스 챔버(50)에는 상기 웨이퍼(1)의 냉각을 위한 냉각 유닛(미도시)가 구비될 수 있다. 즉, 상기 공정이 완료된 후 상기 냉각 유닛이 동작함으로써 상기 웨이퍼(1)의 온도를 상기 언로딩 온도까지 냉각시킨다. 예를 들어, 상기 냉각 유닛은 상기 웨이퍼(1)에 소정의 냉각가스를 제공하여 냉각시키는 공냉 방식의 냉각장치일 수 있다. 그리고, 상기 냉각가스는 상기 웨이퍼(1)의 온도차로 인해 상기 웨이퍼(1)가 손상되는 것을 방지할 수 있도록 상기 웨이퍼(1)의 온도와 온도차가 크지 않은 것이 바람직하다. 또한, 상기 냉각가스는 상기 프로세스 챔버(50) 내부에서 상기 에피택셜 웨이퍼 제조 공정을 위해 제공되는 소스가스 등과 화학적으로 반응하지 않는 특성을 갖는 것이 바람직하다.
여기서, 상기 프로세스 챔버(50) 내부에는 상기 프로세스 챔버(50)의 온도를 측정하기 위한 온도 측정부(미도시)가 구비된다. 또한, 상기 프로세스 챔버(50) 내부의 온도가 기설정된 로딩 온도, 언로딩 온도 및 공정 온도인지를 판단하여, 그에 맞는 공정을 진행시키기 위한 제어부(미도시)가 구비될 수 있다. 즉, 상기 프로세스 챔버(50)의 온도가 상기 로딩 온도가 되면 상기 웨이퍼(1)를 상기 서셉터(53)에 안착시키고, 상기 공정 온도까지 가열함으로써 상기 웨이퍼(1)에 에피택셜층을 성장시킨다. 그리고, 상기 공정이 완료된 후 상기 언로딩 온도까지 상기 웨이퍼(1)가 냉각되면 상기 웨이퍼(1)를 언로딩하도록 상기 에피택셜 웨이퍼 제조 장치의 동작을 제어하게 된다.
상기 프로세스 챔버(50)와 상기 핸들링 챔버(20) 사이에는 게이트 밸브(40)가 구비된다. 상기 게이트 밸브(40)는 상기 핸들링 챔버(20)와 상기 프로세스 챔버(50)의 공간을 분리시키는 역할을 한다. 즉, 상기 게이트 밸브(40)는 상기 에피택셜 웨이퍼 제조 공정 동안 상기 프로세스 챔버(50)를 격리시키기 위해 상기 프로세스 챔버(50)의 입구를 선택적으로 폐쇄하고, 상기 웨이퍼(1)의 출입이 가능하도록 상기 프로세스 챔버(50)를 개방한다.
상기 완드 유닛(30)은 상기 프로세스 챔버(50)의 입구에 구비되어, 상기 웨이퍼(1)를 상기 프로세스 챔버(50)에 로딩하거나, 상기 프로세스 챔버(50)로부터 상기 웨이퍼(1)를 상기 핸들링 로봇(21)으로 언로딩한다.
상기 완드 유닛(30)은 베르누이(Bernoulli) 원리를 이용하여 상기 웨이퍼(1)를 비접촉 상태로 파지하고 이송하는 장치이다. 상세하게는, 상기 완드 유닛(30)은 하부로 질소가스를 분사하여 국부적인 진공을 형성하고, 이와 같이 형성된 진공에 의하여 상기 웨이퍼(1)를 상부에서 비접촉 상태로 파지하고 이송한다.
도 2와 도 3을 참조하면, 상기 완드 유닛(30)은 완드 플레이트(31), 분사노즐(32) 및 필터(33)를 포함한다.
상기 완드 플레이트(31)는 상기 웨이퍼(1)의 상부로 배치되어 하부로 소정의 차폐가스를 분사함으로써 상기 웨이퍼(1)를 파지한다. 상기 완드 플레이트(31)는 상기 웨이퍼(1)를 안정적으로 파지할 수 있도록 상기 웨이퍼(1)에 대응되는 크기를 가지며, 상기 차폐가스를 분사하기 위한 분사노즐(32)이 구비된다.
상기 분사노즐(32)은 상기 완드 플레이트(31)를 따라 분포되며, 하부에 위치한 상기 웨이퍼(1)를 향해 상기 차폐가스의 분사가 가능하도록 형성된다.
상기 차폐가스는 비활성 가스를 사용할 수 있으며, 예를 들어, 질소 가스를 사용할 수 있다.
즉, 상기 차폐가스는 상기 완드 플레이트(31) 하부에 진공을 형성하여 상기 웨이퍼(1)를 파지할 수 있도록 한다. 또한, 상기 차폐가스는 상기 프로세스 챔버(50) 입구에 분사되어 상기 에피택셜 웨이퍼 제조 공정 동안 상기 소스가스의 불필요한 분산을 차단함으로써 최종 형성되는 상기 에피택셜층(2)이 균일하고 안정적으로 형성될 수 있도록 한다.
상기 필터(33)는 상기 완드 플레이트(31)의 일단부에 구비되어, 상기 분사노즐(32)로 상기 차폐가스를 제공하는 역할을 한다.
한편, 본 실시예에서는 에피택셜 웨이퍼 제조 공정이 완료된 후 웨이퍼(1)의 표면 상태를 검사하기 위해 광학적 검사방법 중 헤이즈 맵을 작성하였다.
헤이즈 맵(haze map)은 웨이퍼(1) 표면의 미세한 요철이 원인이 되어 광학적 표면검사장치에서 관찰되는 패턴을 말한다. 따라서, 본 실시예에서와 같이, 상기 웨이퍼(1)에 상기 에피택셜층(2)을 형성한 후 헤이즈 맵을 통해, 상기 에피택셜 층(2)의 균일성 여부를 검사할 수 있다. 즉, 상기 에피택셜층(2)이 불균일하게 형성되는 경우, 상기 불균일하게 형성된 에피택셜층(2)에서 광이 산란되면서 헤이즈 맵 상에서 이상 패턴이 발생하게 된다.
참고적으로, 도 6a와 도 6b는 이상이 없는 웨이퍼에 대한 헤이즈 맵으로서, 도 6a는 좁은 채널(narrow channel)을 통해 관찰된 상기 웨이퍼의 헤이즈 맵이고, 도 6b는 넓은 채널(wide channel)을 통해 관찰된 상기 웨이퍼의 헤이즈 맵이다.
그리고, 도 6c와 도 6d 는 헤이즈 이상 패턴이 발생한 헤이즈 맵들로서, 도 6c는 도 6a에 대한 비교 이미지이고, 도 6d는 도 6b에 대한 비교 이미지이다. 도 6c와 도 6d에서와 같이, 헤이즈 불량이 발생한 경우, 상기 헤이즈 맵 상에는 불규칙한 이상 패턴이 발생함을 알 수 있다.
도 6a 내지 도 6d를 통해, 웨이퍼(1) 표면에 이상이 발생하는 경우, 상기 헤이즈 맵 상에 이상 패턴이 발생함을 알 수 있으며, 상기 헤이즈 맵을 통해 상기 웨이퍼(1) 표면 상태를 검사할 수 있다. 따라서, 본 발명에서는 웨이퍼(1)의 헤이즈 맵을 작성하여 에피택셜 공정의 결과를 검사한다.
상기 웨이퍼(1)의 헤이즈 불량이 발생하는 데 영향을 미치는 요소로는 상기 프로세스 챔버(50)로 로딩하는 온도와 에피택셜 웨이퍼 제조 공정이 완료된 후 상기 웨이퍼(1)를 언로딩하는 온도이다. 특히, 상기 완드 유닛(30)이 상기 웨이퍼(1)를 파지할 때 상기 완드 유닛(30)에서 분사되는 차폐가스에 의해 상기 웨이퍼(1) 표면에 헤이즈 불량이 발생한다. 따라서, 상기 웨이퍼(1)의 로딩 온도와 언로딩 온도를 조절함으로써 상기 웨이퍼(1)의 헤이즈 불량이 발생하는 것을 방지할 수 있다.
이하, 도 5를 참조하여, 상기 헤이즈 불량을 방지하기 위한 에피택셜 웨이퍼 제조 방법에 대해 설명한다.
상기 로드락 챔버(10)에 에피택셜 웨이퍼 제조 공정의 대상이 되는 웨이퍼(1)가 투입된다. 상기 로드락 챔버(10)에서는 상기 웨이퍼(1)가 투입되면 상기 로드락 챔버(10)를 폐쇄시키고, 상기 핸들링 로봇(21)은 상기 로드락 챔버(10)에서 상기 프로세스 챔버(50)로 웨이퍼(1)를 이송한다(S11).
상세하게는, 상기 핸들링 로봇(21)은 상기 FOUP(3)에서 한장의 웨이퍼(1)를 파지하여 상기 핸들링 챔버(20)를 통해 상기 완드 유닛(30)으로 이송한다.
그리고, 상기 프로세스 챔버(50)의 온도가 소정 온도가 되면(S12), 상기 완드 유닛(30)은 상기 웨이퍼(1)를 서셉터(53)에 안착시킨다(S13).
여기서, 상기 프로세스 챔버(50)는 에피택셜층이 성장되는 공정 온도와 유사한 온도 범위를 갖는 제1 온도(T1)가 되면 상기 웨이퍼(1)가 로딩되도록 설정된다. 예를 들어, 상기 공정 온도는 1100~1200℃이고, 상기 제1 온도(T1)는 900℃이다.
상기 웨이퍼(1)가 상기 서셉터(53)에 안착되면 상기 웨이퍼(1)에 에피택셜층을 성장시키는 에피택셜 웨이퍼 제조 공정이 수행된다(S14).
예를 들어, 상기 웨이퍼(1) 상에 에피택셜층(2)을 형성하기 위한 상기 공정 온도에서 실리콘이 포함된 소스가스를 제공함으로써 상기 웨이퍼(1) 상에 폴리 실리콘 층이 형성된다.
상기 에피택셜층의 성장이 완료되면, 상기 웨이퍼(1)를 반출하여 상기 로드락 챔버(10)로 이송한다.
여기서, 상기 웨이퍼(1) 반출시의 상기 프로세스 챔버(50)의 온도는 상기 제1 온도(T1)보다 낮은 제2 온도(T2)에서 이루어진다(S15).
예를 들어, 상기 제2 온도(T2)는 600~700℃이며, 바람직하게는 상기 제2 온도(T2)는 600℃이다.
도 7과 도 8은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조 장치에서 로딩 온도(T1)와 언로딩 온도(T2)를 여러 가지로 변화시키면서 그에 따라 작성된 웨이퍼의 헤이즈 맵들이다.
도 7을 참조하면, 로딩 온도와 언로딩 온도에 따라 상기 웨이퍼의 헤이즈 맵에 이상 패턴이 발생하는 정도가 달라짐을 알 수 있다. 특히, 상기 웨이퍼의 헤이즈 맵들을 비교하였을 때, 로딩 온도보다는 언로딩 온도가 상기 웨이퍼(1)의 헤이즈 불량을 발생시키는데 더 큰 영향을 미침을 알 수 있다. 그리고, 상기 언로딩 온도를 700℃ 이하로 낮출수록 상기 웨이퍼(1)의 헤이즈 불량이 감소됨을 알 수 있다.
그러나, 상기 언로딩 온도를 너무 낮추는 경우에는 상기 프로세스 챔버(50)의 온도를 낮추기 위한 시간과 비용이 추가적으로 발생하여 생산성을 악화시킬 수 있다.
이와 같은 결과를 기본으로 하여, 상기 웨이퍼(1)의 로딩은 공정 온도와 유사한 온도 범위를 갖는 비교적 고온에서 이루어지고, 상기 웨이퍼(1)의 언로딩은 상기 로딩 온도보다 낮은 저온에서 이루어지는 경우에 헤이즈 불량이 감소됨을 알 수 있다.
본 실시예에 따르면, 도 8에 도시한 바와 같이, 상기 웨이퍼(1)의 로딩 온도는 950℃이고, 언로딩 온도는 600℃인 경우 헤이즈 불량이 최소화됨을 알 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 에피택셜 웨이퍼 제조 장치를 설명하기 위한 사시도;
도 2는 도 1의 완드 유닛을 설명하기 위한 측면도;
도 3은 도 1의 완드 유닛을 설명하기 위한 평면도;
도 4는 도 1의 프로세스 챔버를 설명하기 위한 블록도;
도 5는 본 발명의 일 실시예에 따른 웨이퍼 이송 방법을 설명하기 위한 순서도;
도 6a와 도 6b는 이상이 없는 기준 웨이퍼의 헤이즈 맵들(haze map);
도 6c와 도 6d는 도 6a와 도 6b에서 헤이즈 불량이 발생한 웨이퍼의 헤이즈 맵들;
도 7은 로딩 온도와 언로딩 온도에 따른 헤이즈 맵들;
도 8은 본 발명의 바람직한 실시예에 따른 로딩 온도와 언로딩 온도에서 관찰되는 헤이즈 맵이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 웨이퍼 2: 에피택셜층
3: FOUP 10: 로드락 챔버
11: 도어 12: 승강유닛
20: 핸들링 챔버 21: 핸들링 로봇
30: 완드 유닛 31: 완드 플레이트
32: 분사노즐 33: 필터
40: 게이트 밸브 50: 프로세스 챔버
51: 반응공간 53: 서셉터
55: 히터

Claims (7)

  1. 프로세스 챔버의 온도가 에피택셜층 성장을 위한 공정 온도의 80~90%의 온도범위를 갖는 제1 온도에서 웨이퍼를 로딩하는 단계;
    상기 로딩된 웨이퍼에 에피택셜층을 성장시키는 단계; 및
    상기 에피택셜층 성장이 완료된 후 상기 프로세스 챔버의 온도가 상기 제1 온도보다 낮은 제2 온도가 되었을 때 상기 웨이퍼를 언로딩하는 단계;
    를 포함하며,
    상기 공정 온도는 1100 내지 1200℃이고 상기 제1 온도는 900 내지 1000℃이며, 상기 제2 온도는 600 내지 700℃인 것을 특징으로 하는 에피택셜 웨이퍼 제조 방법.
  2. 제1항에 있어서,
    상기 제2 온도는 공정 후의 웨이퍼를 자연냉각시켜 도달하는 것을 특징으로 하는 에피택셜 웨이퍼 제조 방법.
  3. 제1항에 있어서,
    상기 프로세스 챔버 내의 온도를 상기 제2 온도로 냉각시키는 냉각유닛을 더 구비하는 것을 특징으로 하는 에피택셜 웨이퍼 제조 방법.
  4. 제3항에 있어서,
    상기 냉각유닛은 상기 웨이퍼를 공냉시키는 것을 특징으로 하는 에피택셜 웨이퍼 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
KR1020070098330A 2007-09-28 2007-09-28 에피택셜 웨이퍼 제조 방법 KR100900895B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070098330A KR100900895B1 (ko) 2007-09-28 2007-09-28 에피택셜 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098330A KR100900895B1 (ko) 2007-09-28 2007-09-28 에피택셜 웨이퍼 제조 방법

Publications (2)

Publication Number Publication Date
KR20090032811A KR20090032811A (ko) 2009-04-01
KR100900895B1 true KR100900895B1 (ko) 2009-06-03

Family

ID=40759551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098330A KR100900895B1 (ko) 2007-09-28 2007-09-28 에피택셜 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR100900895B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224567B1 (ko) * 2011-01-04 2013-01-21 주식회사 엘지실트론 화학 기상 증착 장치용 서셉터 및 에피택셜 웨이퍼의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005996A (ko) * 1998-06-09 2000-01-25 와다 다다시 실리콘웨이퍼의열처리방법및실리콘웨이퍼
KR20040096377A (ko) * 2003-05-09 2004-11-16 삼성전자주식회사 산화막 및 산질화막 형성 방법
JP2007096350A (ja) * 2006-12-26 2007-04-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005996A (ko) * 1998-06-09 2000-01-25 와다 다다시 실리콘웨이퍼의열처리방법및실리콘웨이퍼
KR20040096377A (ko) * 2003-05-09 2004-11-16 삼성전자주식회사 산화막 및 산질화막 형성 방법
JP2007096350A (ja) * 2006-12-26 2007-04-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090032811A (ko) 2009-04-01

Similar Documents

Publication Publication Date Title
KR101412227B1 (ko) 탄화규소 에피택셜 웨이퍼 및 그 제조 방법, 에피택셜 성장용 탄화규소 벌크 기판 및 그 제조 방법 및 열처리 장치
US5352636A (en) In situ method for cleaning silicon surface and forming layer thereon in same chamber
JP5564311B2 (ja) 半導体装置の製造方法、基板処理装置及び基板の製造方法
US20100154711A1 (en) Substrate processing apparatus
JP4809175B2 (ja) 半導体装置の製造方法
US8282733B2 (en) Manufacturing method of semiconductor apparatus
KR100975717B1 (ko) 기상성장장치와 기상성장방법
JPWO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
US10676820B2 (en) Cleaning method and film forming method
JP2014060327A (ja) 基板処理装置、基板処理方法及び半導体装置の製造方法
US20130305991A1 (en) Substrate processing apparatus
KR101455251B1 (ko) 기판 처리 방법과 반도체 장치의 제조 방법 및 기판 처리 장치
KR100900895B1 (ko) 에피택셜 웨이퍼 제조 방법
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
KR101206924B1 (ko) 화학 기상 증착 장치용 서셉터 및 이를 갖는 화학 기상 증착 장치
KR20090062891A (ko) 에피택셜 웨이퍼 제조 방법
KR20090062892A (ko) 에피택셜 웨이퍼 제조 장치
KR20120039890A (ko) 로드락 챔버 및 이를 포함하는 단결정막 증착장치, 웨이퍼 상에 단결정막을 증착하는 방법
KR100806144B1 (ko) 반도체 제조장치
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
KR20100033197A (ko) 웨이퍼 증착장치 및 그 방법
JP2004228459A (ja) ウエーハの熱処理方法及び熱処理装置並びに熱処理用ボート
CN116288692A (zh) 外延处理期间承载硅片的基座及硅片的外延的设备和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee