KR100900798B1 - 액티브-매트릭스 전계 방출 디스플레이 장치 - Google Patents

액티브-매트릭스 전계 방출 디스플레이 장치 Download PDF

Info

Publication number
KR100900798B1
KR100900798B1 KR1020070053766A KR20070053766A KR100900798B1 KR 100900798 B1 KR100900798 B1 KR 100900798B1 KR 1020070053766 A KR1020070053766 A KR 1020070053766A KR 20070053766 A KR20070053766 A KR 20070053766A KR 100900798 B1 KR100900798 B1 KR 100900798B1
Authority
KR
South Korea
Prior art keywords
field emission
addressing
signal
display
field
Prior art date
Application number
KR1020070053766A
Other languages
English (en)
Other versions
KR20080012132A (ko
Inventor
송윤호
김대준
정진우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20080012132A publication Critical patent/KR20080012132A/ko
Application granted granted Critical
Publication of KR100900798B1 publication Critical patent/KR100900798B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/02—Amplitude modulation, i.e. PAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/96—Circuit elements structurally associated with the display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전계 디스플레이 장치에 관한 것으로, 본 전계 디스플레이 장치는 기판 상부에 행열 어드레싱을 가능하게 하는 복수의 행 신호선 및 열 신호선; 상기 행 신호선과 상기 열 신호선에 의해 정의되며, 게이트에 의해 전자 방출이 유도되는 전계 방출 소자와, 상기 행 및 열 신호선에 스캔 및 데이터 신호가 어드레싱된 후에도 상기 전계 방출 소자의 전계 방출을 유지하는 제어소자를 구비하는 적어도 하나의 전계 방출 픽셀을 포함하며, 상기 스캔 신호 및 상기 데이터 신호를 상기 각 전계 방출 픽셀에 입력하여 상기 전계 방출 픽셀이 구동되는 단위 프레임 시간을 상기 스캔 신호가 어드레싱되는 스캔 신호 어드레싱 구간과, 상기 전계 방출 소자에서 전자 방출이 일어나는 전계 방출 구간으로 분할하여 구동하는 것을 특징으로 한다. 이에 따라, 전계 방출 듀티를 자유롭게 조절할 수 있어 전계 에미터, 형광체 등의 열화를 방지할 수 있으며, 형광체의 연속 발광을 억제시킴에 따라 형광체의 잔광효과를 극대화하여 발광 효율을 향상시킬 수 있으며 보다 다이나믹한 동영상을 구현할 수 있다.
전계 방출, 어드레싱 구간, 전계 방출 구간

Description

액티브-매트릭스 전계 방출 디스플레이 장치{Active-Matrix Field Emission Display Device}
도 1은 일반적인 전계 방출 디스플레이의 구성을 나타내는 개략도이다.
도 2는 일반적인 액티브-매트릭스 전계 방출 디스플레이의 게이트에 의해 전자 방출이 유도되는 전계 방출 소자, 구동 박막 트랜지스터 및 애노드의 발광 픽셀을 나타내는 개략도이다.
도 3은 도 2의 액티브-매트릭스 전계 방출 디스플레이의 전계 방출 픽셀 어레이 구성을 나타내는 개략도이다.
도 4는 종래 액티브-매트릭스 전계 방출 디스플레이의 구동 방법을 나타내는 구동 타이밍 차트(timing chart)이다.
도 5는 본 발명에 따른 액티브-매트릭스 전계 방출 디스플레이 구동 방법의 실시 예를 보여주는 구동 타이밍 차트이다.
도 6은 본 발명에 따른 액티브-매트릭스 전계 방출 디스플레이 구동 방법의 다른 실시 예를 보여주는 구동 타이밍 차트이다.
도 7은 본 발명의 다른 실시예에 따른 액티브-매트릭스 전계 방출 디스플레이의 전계 방출 픽셀 어레이 구성을 보여주는 개략도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 캐소드 기판, 200: 전계 방출 픽셀 어레이
210, 210a, 210b, 210c : 게이트에 의해 전자 방출이 유도되는 전계 방출 소자
211 : 게이트에 의해 전자 방출이 유도되는 전계 방출 소자의 전계 에미터
212 : 게이트에 의해 전자 방출이 유도되는 전계 방출 소자의 게이트 절연막
213 : 게이트에 의해 전자 방출이 유도되는 전계 방출 소자의 게이트 전극 214 : 게이트에 의해 전자 방출이 유도되는 전계 방출 소자의 게이트 홀
220: 구동 트랜지스터 220a, 220b, 220c: 구동 트랜지스터
221: 박막 트랜지스터의 게이트
222: 박막 트랜지스터의 게이트 절연막
223: 박막 트랜지스터의 활성층 224: 박막 트랜지스터의 소스 영역
225: 박막 트랜지스터의 드레인 영역
226: 박막 트랜지스터의 소스 전극
227: 박막 트랜지스터의 드레인 전극
230: 캐패시터 240: 어드레싱 트랜지스터
250: 전계 방출 소자의 공통 전극
300: 애노드 기판 400: 발광 픽셀 어레이
410: 투명 전극 420: 형광체
본 발명은 전계 방출 소자(field emission device)를 이용한 전계 방출 디스플레이 장치에 관한 것으로, 보다 상세하게는, 화면이 구동되는 단위 프레임 시간을 스캔신호가 어드레싱되는 구간과 전계 방출이 일어나는 구간으로 분할하여 구동하는 전계 방출 디스플레이 장치에 관한 것이다.
일명, 전계 방출 디스플레이(Field Emission Display: FED)는 전계 방출 소자를 평판 디스플레이 장치에 이용한 것이다. 전계 방출 디스플레이 장치는 전계 에미터 어레이를 가진 캐소드 판(cathode plate)과 형광체(phosphor)를 가진 애노드 판(anode plate)을 서로 평행하게 좁은 간격, 예를 들면, 1 ~ 3 mm 이내로 진공 패키징(vacuum packaging)하여 제작하며, 캐소드 판의 전계 에미터로부터 방출된 전자를 애노드 판의 형광체에 충돌시켜 형광체의 음극 발광(cathodoluminescence)으로 화상을 표시하는 장치로, 최근 종래의 브라운관(cathode ray tube: CRT)을 대체할 수 있는 평판 디스플레이로서 개발되고 있다.
전계 방출 디스플레이 장치를 이루는 캐소드 판의 핵심 구성 요소인 전계 에미터는, 전계 방출 소자의 구조, 에미터 물질 및 에미터 모양에 따라 그 효율이 크게 달라진다. 현재 전계 방출 소자의 구조는 크게 2극형(diode; 캐소드와 애노드로 구성)과 3극형(triode; 캐소드, 게이트, 애노드로 구성)으로 분류할 수 있다.
3극형 전계 방출 소자를 구성하는 캐소드 또는 전계 에미터는 전자를 내놓는 기능을 가지며, 게이트는 전자 방출을 유도하는 전극 역할을 수행하며, 애노드는 방출된 전자를 받는 기능을 수행한다. 3극형 구조에서는 캐소드와 게이트 간에 인가되는 전계에 의해 전자가 방출되기 때문에 2극형에 비해, 저전압 구동이 가능하고, 전자 방출 제어가 용이하기 때문에 다양하게 개발되고 있다.
전계 에미터 물질로는 금속, 실리콘, 다이아몬드, 다이아몬드상 카본 (diamond like carbon), 카본 나노튜브(carbon nanotube), 카본 나노 파이버 (carbon nanofiber) 등이 있으며, 최근 카본 나노튜브와 나노 파이버 등은 그 자체가 가늘고 뾰족하고, 안정성이 우수하기 때문에 에미터 물질로 크게 사용되고 있다.
이하 도면을 참조하여, 일반적인 전계 방출 디스플레이의 구성 및 구동 방법을 구체적으로 설명한다.
도 1은 일반적인 전계 방출 디스플레이의 구성을 나타내는 개략도이고, 도 2는 일반적인 액티브-매트릭스 전계 방출 디스플레이의 전계 방출 픽셀 중 게이트에 의해 전자 방출이 유도되는 전계 방출 소자, 구동 박막 트랜지스터 및 애노드의 발광 픽셀을 나타내는 개략도이다.
도 1 및 도 2를 참조하면, 액티브-매트릭스 전계 방출 디스플레이 장치는 캐소드 기판(100), 캐소드 기판 상에 형성된 전계 방출 픽셀 어레이(200), 캐소드 기판(100)으로부터 이격 거리를 가지며 평행하게 배치된 애노드 기판(300), 상기 전계 방출 픽셀 어레이(200)와 대향하도록 상기 애노드 기판(300)상에 형성된 발광 픽셀 어레이(400)를 포함한다. 캐소드 기판(100)과 애노드 기판(300)은 전계 방출 픽셀 어레이(200)와 발광 픽셀 어레이(400)가 서로 마주 보면서 평행하게, 그리고 일정한 이격 거리, 예를 들면, 1 ~ 3mm를 유지하도록 진공 패키징된다. 캐소드 기판(100)은 유리와 같은 절연성 물질로 이루어진다.
도 2는 게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)를 가진 액티브-매트릭스 전계 방출 디스플레이를 나타내는 것으로, 캐소드 기판(100) 상에 형성된 전계 방출 픽셀 어레이(200)는 게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)의 전계 에미터(211), 게이트 절연막(212), 게이트 전극(213), 게이트 홀(214), 디스플레이 신호에 따라 게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)를 구동 및 제어하기 위한 박막 트랜지스터(220), 및 캐패시터(미도시)를 포함한다.
캐소드 기판(100) 상에 형성되는 박막트랜지스터(220)는 박막트랜지스터용 게이트 전극(221), 게이트 전극(221) 상에 형성되는 박막트랜지스터용 게이트 절연막(222), 게이트 절연막(222) 상에 형성되는 활성층(223), 상기 활성층(223)의 양단부에 형성된 소스 영역(224) 및 드레인 영역(225), 소스 영역(224)과 게이트 절연막(222) 상에 형성되는 소스 전극(226) 및 드레인 영역(225)과 게이트 절연막(222) 상에 형성되는 드레인 전극(227)을 포함한다. 박막 트랜지스터(220)의 활성층(223)은 비정질 실리콘, 마이크로 결정 실리콘, 다결정 실리콘, ZnO와 같은 넓은 밴드갭을 갖는 반도체, 또는 유기 반도체로 이루어진다.
게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)를 구성하는 전계 에미터(211)는 박막 트랜지스터 드레인 전극(227)의 일부에 형성되며, 전계 에미터(211)를 이루는 물질은 카본 나노튜브, 카본 나노파이버와 같은 카본계이다. 한편, 게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)의 게이트 절연막(212)과 게이트 전극(213)은 상기 전계 에미터(211)의 주위에 형성되며, 더불어 상기 전계 에미터(211)를 노출하는 게이트 홀(214)이 형성된다.
또한 애노드 기판(300) 상에 형성된 발광 픽셀 어레이(400)는 애노드 기판(300) 상에 형성되는 투명 전극(410)과, 투명 전극(410) 상에 형성된 형광체(420)를 포함한다. 형광체(420)는 적색, 녹색, 청색의 형광체로 구성된다.
도 3은 도 1 및 도 2의 액티브-매트릭스 전계 방출 디스플레이의 전계 방출 픽셀 어레이 구성을 나타내는 개략도이다. 도 1 및 도 2의 전계 방출 픽셀 어레이(200)는, 도 3에 개시된 바와 같이, 행 신호선(R1, R2,..., Rm) 및 열 신호선(C1, C2,... , Cn)에 의해 정의되는(m x n)개의 행열로 배열된 복수의 전계 방출 픽셀로 구성되며, 각 픽셀은 전계 에미터(211), 게이트 절연막(212), 게이트 전극(213), 게이트 홀(214)를 가진 게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)와, 전계 방출 소자(210)를 구동하는 구동 트랜지스터(220)와, 데이터 신호를 저장하는 캐패시터(230)와, 디스플레이 신호를 어드레싱 (addressing)하는 어드레싱 트랜지스터(240)으로 구성된다.
캐소드 기판(100) 상에 형성된 게이트에 의해 전자 방출이 유도되는 전계 방 출 소자(210)의 캐소드 전극은 구동 트랜지스터(220)의 드레인 전극(227)과 연결되어 있으며, 전계 방출 소자(210)의 게이트 전극(213)은 전체 픽셀에 걸쳐서 공통 전극(250, G)에 연결되어 있다. 어드레싱 트랜지스터(240)의 게이트 전극은 행 신호선(R1, R2,..., Rm)에 연결되고, 소스 전극은 열 신호선(C1, C2, ... , Cn)에 각각 연결되어 있으며, 드레인 전극은 상기 캐패시터(230)의 전극과 상기 구동 트랜지스터(220)의 게이트 전극에 공통으로 연결되어 있다. 풀 컬러 (full color) 액티브-매트릭스 전계 방출 디스플레이인 경우, 색 표현에 요구되는 기본색(primary color)의 수만큼 픽셀(서브-픽셀) 수가 늘어난다(기본색을 빨강, 녹색, 청색의 세가지 컬러로 구성하면 도 1의 서브-픽셀 수는 3배로 증가한다).
도 4는 종래 액티브-매트릭스 전계 방출 디스플레이의 구동 방법을 나타내는 구동 타이밍 차트(timing chart)이다. 도 4에 개시된 바와 같이, 전계 방출 디스플레이의 종래 구동 방법은, 게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)로부터 전자 방출을 유도하기 위해 각 픽셀에 있는 전계 방출 소자(210)의 게이트 전극(213)에 연결된 공통 전극(250, G)에 단위 프레임(frame) 동안 항상 일정한 직류 전압(VH)을 인가하고, 행 신호선(R1, R2,..., Rm)에 순차적으로 인에이블 신호(즉, 스캔 신호)(enable signal; scan signal)를 어드레싱한다. 이때, 각 열 신호선(C1, C2, ..., Cn)으로 입력되는 데이터(data) 펄스는 각 행이 인에이블되면 전체 열 신호선에 대하여 동시에 입력되며, 디스플레이의 계조(gray scale)는 데이 터 펄스 신호의 진폭(amplitude)을 변조하여 얻는다. 전계 방출 디스플레이의 구동 시, 애노드 전극(300) 측에 형성된 발광 픽셀 어레이(400)의 투명 전극(410)에는 전계 방출 소자(210)에서 방출된 전자를 고 에너지로 가속시키기 위하여 고 직류 전압이 인가된다.
도 4와 같이 액티브-매트릭스 전계 방출 디스플레이를 구동하는 경우, 스캔 및 데이터 영상 신호가 각 픽셀에 있는 어드레싱 트랜지스터(240)를 통하여 입력되기 때문에, 전계 방출을 유도하기 위하여 전계 방출 소자(210)의 게이트 전극(213)에 인가되는 고전압(VH)에 관계없이 저 전압으로 구동할 수 있는 장점을 가진다. 또한, 데이터 영상 신호는 각 픽셀에 있는 어드레싱 트랜지스터(240)를 통하여 전계 방출 소자(210)와 직접 연결되어 있는 구동 트랜지스터(220)를 제어하고, 픽셀 내의 캐패시터(230)는 어드레싱 트랜지스터(240)를 통하여 입력된 영상 신호를 저장하여 다음 프레임의 신호가 입력될 때까지 구동 트랜지스터(220)를 계속 구동시키게 되어 전계 방출의 듀티(duty)를 거의 100%로 유지할 수 있게 되며, 이에 따라 전계 방출 디스플레이의 휘도를 크게 높일 수 있는 장점을 가진다.
그러나, 상기 도 4의 전계 방출 디스플레이 장치의 구동 방법에서는 전계 방출 픽셀(200)의 전계 방출 소자(210)와 구동 트랜지스터(220), 발광 픽셀 어레이(400)의 형광체(420)가 전체 구동 시간 또는 인에이블 신호(스캔 신호)가 전체 행에 한번 어드레싱되는 단위 프레임 시간 동안 항상 동작되기 때문에, 즉, 전계 방출이 계속 유도되기 때문에, 디스플레이의 특성 열화(degradation)가 크게 일어 날 수 있다는 단점이 있다. 게다가, 상기와 같은 열화를 억제하기 위해서는 전계 방출 전류를 매우 낮은 레벨에서 제어해야 한다는 어려움이 있으며, 형광체가 단위 프레임 시간동안 연속적으로 발광하기 때문에, 발광 효율이 낮을 뿐만 아니라 다이나믹한 동영상을 구현하는 것이 용이하지 않다는 단점이 있다.
본 발명은 액티브-매트릭스 전계 방출 디스플레이의 구동 문제를 해결하기 위해 고안된 발명으로, 본 발명의 목적은 화면이 구동되는 단위 프레임 시간을 디스플레이의 스캔 신호가 어드레싱되는 구간과 전계 방출이 일어나는 구간으로 분할하여 구동하는 전계 방출 디스플레이 및 구동방법을 제공하는 것이다.
전술한 목적을 달성하기 위한, 본 전계 방출 디스플레이 장치는 기판 상부에 행열 어드레싱을 가능하게 하는 복수의 행 신호선 및 열 신호선; 상기 행 신호선과 상기 열 신호선에 의해 정의되며, 게이트에 의해 전자 방출이 유도되는 전계 방출 소자와, 상기 행 및 열 신호선에 스캔 및 데이터 신호가 어드레싱된 후에도 상기 전계 방출 소자의 전자 방출을 유지하는 제어소자를 구비하는 적어도 하나의 전계 방출 픽셀을 포함하며, 상기 스캔 신호 및 상기 데이터 신호를 상기 각 전계 방출 픽셀에 입력하여 상기 전계 방출 픽셀이 구동되는 단위 프레임 시간을 상기 스캔 신호가 어드레싱되는 스캔 신호 어드레싱 구간과, 상기 전계 에미터에서 전계 방출 이 일어나는 전계 방출 구간으로 분할하여 구동한다.
바람직하게, 상기 스캔 신호 어드레싱 구간은 상기 단위 프레임 시간보다 짧고, 상기 전계 방출 구간은 상기 스캔 신호 어드레싱 구간이 끝난 후에 시작된다. 상기 전계 방출 구간은 상기 전계 방출 소자의 게이트에 인가되는 펄스 전압의 폭으로 조정된다. 상기 전계 방출 소자의 게이트에 인가되는 펄스 전압은 상기 전계 방출 소자로부터 전계 방출 전류를 유도하는 제1 전압 레벨과, 상기 전계 방출 소자로부터 전계 방출 전류를 억제하는 제2 전압 레벨로 구분된다. 상기 제1 전압 레벨은 상기 각 전계 방출 픽셀의 전계 방출 소자로부터 전계 방출 전류가 충분히 유도될 수 있을 만큼 높은 고전압 레벨이고, 상기 제2 전압 레벨은 상기 전계 방출 소자부터 전계 방출 전류가 억제될 수 있을 만큼 낮은 저전압 레벨이다. 고전압 레벨은 50~500V 범위이고, 저전압 레벨은 0~200V 범위이다.
상기 각 전계 방출 픽셀에서의 디스플레이 계조는 상기 데이터 신호의 진폭(amplitude)을 조정하여 구현한다.
상기 단위 프레임 시간을 다수의 서브-프레임으로 나누고, 상기 각 서브-프레임 시간을 상기 디스플레이의 스캔 신호가 어드레싱되는 스캔신호 어드레싱 구간과, 전계 방출이 일어나는 전계 방출 구간으로 분할하여 구동한다. 상기 각 전계 방출 픽셀에서의 디스플레이 계조는 상기 열 신호선에 입력되는 상기 데이터 신호를 온 또는 오프 두 단계 신호로 구성하고, 상기 서브-프레임의 각 전계 방출 구간을 서로 다르게 조절하여 구현한다. 상기 각 전계 방출 픽셀에서의 디스플레이 계 조는 상기 열 신호선에 입력되는 데이터 신호를 다수 개의 펄스 진폭 변조(PAM)로 구성하고, 상기 서브-프레임의 전계 방출 구간을 펄스 폭 변조(PWM)를 혼성 조합하여 구현한다.
상기 제어소자는 상기 각 전계 방출 소자를 구동하는 적어도 하나의 구동 트랜지스터와, 상기 데이터 신호를 저장하는 캐패시터와, 상기 스캔 신호를 어드레싱하는 어드레싱 트랜지스터를 포함한다. 상기 구동 트랜지스터와 상기 어드레싱 트랜지스터는 박막 트랜지스터이다. 상기 구동 트랜지스터는 고전압 박막 트랜지스터이다. 상기 각 구동 트랜지스터의 드레인에는 상기 전계 에미터가 각각 연결된다.
이하, 본 발명에 따른 실시 예 도면을 참조하여 본 발명을 자세히 설명한다.
도 5는 본 발명에 따른 액티브-매트릭스 전계 방출 디스플레이 구동 방법의 실시 예를 보여주는 구동 타이밍 차트이다. 도 2, 도 3 및 도 5를 참조하여, 본 발명에 따른 액티브-매트릭스 전계 방출 디스플레이 장치의 구동 방법을 설명하면, 전계 방출 디스플레이 장치는 행열 신호선(R1, R2, ..., Rm; C1, C2, ..., Cn)에 의해 정의되며, 전계 에미터(211), 게이트 절연막(212), 게이트 전극(213), 게이트 홀(214)을 가진 게이트에 의해 전자 방출이 유도되는 전계 방출 소자(210)와, 전계 방출 소자(210)를 구동하는 구동 트랜지스터(220)와, 디스플레이의 데이터 신호를 저장하는 캐패시터(230)와, 디스플레이 신호를 어드레싱하는 어드레싱 트랜지스터(240)를 포함하는 복수의 전계 방출 픽셀로 구성되며, 행열 신호선(R1, R2, ..., Rm; C1, C2, ..., Cn)을 통해 영상 신호가 입력되어 화면이 구동되는 단위 프레임 시간을 디스플레이의 스캔 신호가 어드레싱되는 구간(tA)과 전계 방출이 일어나는 구간(tE)으로 나누어서 구동한다.
도 5의 단위 프레임 시간은 단위 시간당 동일한 영상을 반복 구동하는 회수에 의해 결정되며, 통상적으로 프레임 율(frame rate)로 표시된다. 일반적으로 전계 방출 디스플레이는 60Hz의 프레임 율로 구동되며, 이때 단위 프레임 시간은 16.7msec이다. 물론, 디스플레이의 영상 특성을 향상시키기 위해서는 보다 높은 프레임 율로 구동할 수 있다. 도 5에서와 같이, 스캔 신호가 어드레싱되는 구간과 전계 방출이 일어나는 구간으로 프레임을 분할하는 경우, 스캔신호 어드레싱 구간(tA)은 단위 프레임 시간보다 짧아야 하며, 전계 방출 구간(tE)은 스캔 신호 어드레싱 구간(tA)이 끝난 후에 시작되어야 하며, 전계 방출 구간은 전계 방출 소자(210)의 공통 게이트(250, G)에 인가되는 펄스 전압의 폭(width)으로 조정된다. 전계 방출 소자(210)의 공통 게이트(250, G)에 인가되는 펄스 전압은 전계 방출 소자(210)로부터 전계 방출 전류를 유도하는 제1 전압 레벨과, 전계 방출 소자(210)로부터 전계 방출 전류를 억제하는 제2 전압 레벨로 구분하며, 여기서, 상기 제1 전압 레벨은 상기 각 픽셀의 전계 방출 소자(210)로부터 전계 방출 전류가 충분히 유도될 수 있을 만큼 높은 고전압 레벨이고, 상기 제2 전압 레벨은 상기 전계 방출 소자(210)로부터 전계 방출 전류가 억제될 수 있을 만큼 낮은 저전압 레벨이다. 고전압 레벨은 50~500V 범위이며, 저전압 레벨은 0~200V범위이다. 전계 방출 소 자(210)의 공통 게이트 (250, G)는 디스플레이 장치의 패널 전체에 대해서 하나 또는 몇 개의 그룹으로 나누어져 형성될 수 있으나, 동일한 파형의 펄스 전압이 동시에 입력된다.
도 5의 전계 방출 디스플레이 장치의 구동에서, 스캔 신호에 의해 하나의 행이 인에이블되면 데이터 신호는 모든 열에 대해 동시에 입력되며, 디스플레이 계조는 입력되는 데이터 신호의 진폭(amplitude)을 조정하여 구현한다. 즉, 펄스 진폭 변조(pulse Amplitude Modulation: PAM)를 통해 디스플레이 계조가 이루어진다.
도 2 및 도 5를 참조하면, 각 전계 방출 픽셀 내의 구동 트랜지스터(220)와 캐패시터(230)는 디스플레이 데이터 신호가 어드레싱된 후에도 전계 방출 소자(210)의 전계 방출을 계속 유지하는 역할을 하며, 어드레싱 트랜지스터(240)는 디스플레이 신호를 어드레싱하는 역할을 한다.
도 6은 본 발명에 따른 액티브-매트릭스 전계 방출 디스플레이 구동 방법의 다른 실시 예를 보여주는 구동 타이밍 차트이다. 도 6의 구동 방법은 도 5의 실시 예와 기본적으로 유사하나, 단위 프레임 시간을 다수 개(S개)의 서브-프레임(sub-frame)으로 나누고, 각 서브-프레임 시간을 디스플레이의 스캔 신호가 어드레싱되는 구간(tA)과 전계 방출이 일어나는 구간(tE1, tE2, ..., tES)으로 나누어서 구동하는 점이 다르다.
도 6에서 계조 표현은 각 열에 입력되는 데이터 신호를 픽셀 내에 있는 구동 트랜지스터가 온(on), 오프(off)되는 두 단계의 디지털 신호로만 구성하고, 각 서브-프레임의 전계 방출 구간(tE1, tE2, ..., tES)을 펄스 폭 변조 (Pulse Width Modulation: PWM) 또는 펄스 밀도 변조(Pulse Number Modulation: PNM)를 이용하여 서로 다르게 조절함으로써, 단위 프레임내의 전체 발광 시간(tE1 ,+ tE2 +..., tES)에 의해 구현될 수 있다. 또한, 도 6에서 계조 표현은 각 열에 입력되는 데이터 신호를 다수 개의 진폭변조(PAM; pulse amplitude modulation)로 구성하고, 각 서브-프레임의 전계 방출 구간(tE1, tE2,..., tES)을 펄스 폭 변조하여 혼성 조합함으로써 구현될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 액티브-매트릭스 전계 방출 디스플레이의 전계 방출 픽셀 어레이 구성을 보여주는 개략도이다.
도 7에 개시된 본 실시 예에서, 도 2의 구동 트랜지스터(220)를 복수의 고전압 트랜지스터(220a, 220b, 220c)로 구성함으로써 전계 방출을 유도하기 위하여 전계 방출 소자의 게이트(250, G)에 인가되는 고전압에 대해서 전계 방출 디스플레이가 충분한 내성을 가질 수 있도록 할 수 있으며, 또한 각 픽셀 내의 구동 트랜지스터(220)를 다수 개의 고전압 트랜지스터(220a, 220b, 220c)로 구성하고 각 고전압 트랜지스터(220a, 220b, 220c)의 드레인에 별도의 전계 방출 소자(210a, 210c, 210c)를 형성함으로써 픽셀 간 (inter-pixel) 및 픽셀 내(intra-pixel) 균일도를 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에서는 게이트에 의해 전자 방출이 유도되는 전계 방출 소자와, 디스플레이 데이터 신호가 어드레싱된 후에도 상기 전계 방출 소자의 전계 방출을 계속 유지시킬 수 있는 제어 소자로 이루어진 전계 방출 픽셀 어레이를 가진 액티브-매트릭스 전계 방출 디스플레이에서, 영상 신호가 입력되어 화면이 구동되는 단위 프레임 시간을 디스플레이의 스캔 신호가 어드레싱되는 구간과 전계 방출이 일어나는 구간으로 분할하여 구동함으로써, 전계 방출의 듀티를 자유롭게 조절할 수 있다. 이에 따라 전계 방출 디스플레이의 성능을 좌우하는 전계 에미터, 형광체 등의 열화를 억제시킬 수 있다.
또한, 본 발명은 형광체의 연속 발광을 억제 시킴에 따라 형광체의 잔광 효과를 극대화하여 발광 효율을 향상시킬 수 있을 뿐만 아니라, 보다 다이나믹한 동영상을 구현할 수 있는 장점을 가진다.

Claims (15)

  1. 기판 상부에 행열 어드레싱을 가능하게 하는 복수의 행 신호선 및 열 신호선;
    상기 행 신호선과 상기 열 신호선에 의해 정의되며, 게이트에 의해 전자 방출이 유도되는 전계 방출 소자와, 상기 행 및 열 신호선에 스캔 및 데이터 신호가 어드레싱된 후에도 상기 전계 방출 소자의 전계 방출을 유지하는 제어소자를 구비하는 적어도 하나의 전계 방출 픽셀
    을 포함하며, 상기 전계 방출 픽셀이 구동되는 단위 프레임 시간을
    상기 전계 방출 소자의 게이트에 인가되는 펄스 전압으로 상기 전계 방출 소자로부터 전계 방출 전류를 유도하는 제1 전압 레벨을 인가하는 전계 방출 구간과,
    상기 펄스 전압으로 상기 전계 방출 소자로부터 전계 방출 전류를 억제하는 제2 전압 레벨을 인가하여 전자 방출이 억제된 상태에서 상기 스캔 신호가 어드레싱되는 스캔 신호 어드레싱 구간으로 분할하여 구동하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  2. 제1항에 있어서,
    상기 스캔 신호 어드레싱 구간은 상기 단위 프레임 시간보다 짧고,
    상기 전계 방출 구간은 상기 스캔 신호 어드레싱 구간이 끝난 후에 시작되는 것을 특징으로 하는 전계 방출 디스플레이.
  3. 제1항에 있어서,
    상기 전계 방출 구간은 상기 전계 방출 소자의 게이트에 인가되는 상기 펄스 전압의 폭으로 조정되는 것을 특징으로 하는 전계 방출 디스플레이.
  4. 삭제
  5. 제3항에 있어서,
    상기 제1 전압 레벨은 상기 각 전계 방출 픽셀의 상기 전계 방출 소자로부터 전계 방출 전류가 충분히 유도될 수 있을 만큼 높은 고전압 레벨이고,
    상기 제2 전압 레벨은 상기 전계 방출 소자로부터 전계 방출 전류가 억제될 수 있을 만큼 낮은 저전압 레벨인 것을 특징으로 하는 전계 방출 디스플레이.
  6. 제5항에 있어서,
    상기 고전압 레벨은 50 ~ 500V 범위인 것을 특징으로 하는 전계 방출 디스플레이.
  7. 제5항에 있어서,
    상기 저전압 레벨은 0 ~ 200V 범위인 것을 특징으로 하는 전계 방출 디스플레이.
  8. 제1항에 있어서,
    상기 각 전계 방출 픽셀에서의 디스플레이 계조는 상기 데이터 신호의 진폭(amplitude)을 조정하여 구현하는 것을 특징으로 하는 전계 방출 디스플레이.
  9. 제1항에 있어서,
    상기 단위 프레임 시간을 다수의 서브-프레임으로 나누고,
    상기 각 서브-프레임 시간을 상기 디스플레이의 스캔 신호가 어드레싱되는 스캔신호 어드레싱 구간과, 전계 방출이 일어나는 전계 방출 구간으로 분할하여 구동하는 것을 특징으로 하는 전계 방출 디스플레이.
  10. 제9항에 있어서,
    상기 각 전계 방출 픽셀에서의 디스플레이 계조는 상기 열 신호선에 입력되는 상기 데이터 신호를 온 또는 오프 두 단계 신호로 구성하고, 상기 각 서브-프레임의 전계 방출 구간을 서로 다르게 조절하여 구현하는 것을 특징으로 하는 전계 방출 디스플레이.
  11. 제9항에 있어서,
    상기 각 전계 방출 픽셀에서의 디스플레이 계조는 상기 열 신호선에 입력되는 데이터 신호를 다수 개의 펄스 진폭 변조(PAM)로 구성하고, 상기 각 서브-프레임의 전계 방출 구간을 펄스 폭 변조(PWM)를 혼성 조합하여 구현하는 것을 특징으로 하는 전계 방출 디스플레이.
  12. 제1항 또는 제9항에 있어서,
    상기 제어소자는 상기 전계 방출 소자를 구동하는 적어도 하나의 구동 트랜지스터와,
    상기 데이터 신호를 저장하는 캐패시터와,
    상기 스캔 신호를 어드레싱하는 어드레싱 트랜지스터를 포함하는 것을 특징으로 하는 구성되는 것을 특징으로 하는 전계 방출 디스플레이.
  13. 제12항에 있어서,
    상기 구동 트랜지스터와 상기 어드레싱 트랜지스터는 박막 트랜지스터인 것을 특징으로 하는 전계 방출 디스플레이.
  14. 제13항에 있어서,
    상기 구동 트랜지스터는 고전압 박막 트랜지스터인 것을 특징으로 하는 전계 방출 디스플레이.
  15. 제14항에 있어서,
    상기 각 구동 트랜지스터의 드레인에 상기 전계 방출 소자가 각각 연결되는 것을 특징으로 하는 전계 방출 디스플레이.
KR1020070053766A 2006-08-02 2007-06-01 액티브-매트릭스 전계 방출 디스플레이 장치 KR100900798B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060072911 2006-08-02
KR20060072911 2006-08-02

Publications (2)

Publication Number Publication Date
KR20080012132A KR20080012132A (ko) 2008-02-11
KR100900798B1 true KR100900798B1 (ko) 2009-06-04

Family

ID=39340488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053766A KR100900798B1 (ko) 2006-08-02 2007-06-01 액티브-매트릭스 전계 방출 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100900798B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873155B1 (ko) * 2008-06-13 2008-12-10 나노퍼시픽(주) 전계 방출 장치
KR101633114B1 (ko) * 2009-12-11 2016-06-23 엘지디스플레이 주식회사 액정표시장치 및 그의 화질 제어방법
CN112509895B (zh) * 2020-11-19 2024-07-09 中国科学院微电子研究所 一种场发射显示像素单元

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091253A (ko) * 2000-04-28 2002-12-05 모토로라 인코포레이티드 전계 방출 디스플레이의 부분 방전
KR20050057712A (ko) * 2003-12-10 2005-06-16 한국전자통신연구원 전계 방출 디스플레이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091253A (ko) * 2000-04-28 2002-12-05 모토로라 인코포레이티드 전계 방출 디스플레이의 부분 방전
KR20050057712A (ko) * 2003-12-10 2005-06-16 한국전자통신연구원 전계 방출 디스플레이

Also Published As

Publication number Publication date
KR20080012132A (ko) 2008-02-11

Similar Documents

Publication Publication Date Title
JP3863325B2 (ja) 画像表示装置
US8390538B2 (en) Active-matrix field emission pixel
JP3892068B2 (ja) 画像表示装置
JP3954002B2 (ja) 電界放出ディスプレイ
KR100900798B1 (ko) 액티브-매트릭스 전계 방출 디스플레이 장치
JP2005222074A (ja) 画像表示装置
KR100801965B1 (ko) 액티브-매트릭스 전계 방출 디스플레이
WO2007066920A1 (en) Active-matrix field emission pixel and active-matrix field emission display
US6882112B2 (en) Carbon nanotube field emission display
KR100475160B1 (ko) 액티브 매트릭스 전계방출표시패널의 구동 장치 및 방법
KR100651624B1 (ko) 액티브-매트릭스 전계 방출 디스플레이
KR100565729B1 (ko) 전계방출 표시소자 및 그 구동방법
KR100430085B1 (ko) 평판 디스플레이 패널 및 그 구동방법
JP3870968B2 (ja) 画像表示装置
KR100353951B1 (ko) 전계 방출 표시소자 및 그 구동방법
JPH1031451A (ja) マトリクス型表示装置
JP2001100693A (ja) 画像表示装置の駆動方法
KR20110041256A (ko) 발광 장치 및 이를 광원으로 사용하는 표시 장치
JP2006313367A (ja) 画像表示装置
JPH08211845A (ja) 蛍光ディスプレイ装置
KR20020040258A (ko) 전계방출표시소자의 구동방법
KR20100041502A (ko) 발광 장치, 이를 포함하는 표시 장치 및 그 구동 방법
KR20050052229A (ko) 전계방출표시장치 및 그 구동방법
KR20060124029A (ko) 전계 방출 표시장치의 구동 방법
KR20060104113A (ko) 전자방출패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee