KR100801965B1 - 액티브-매트릭스 전계 방출 디스플레이 - Google Patents

액티브-매트릭스 전계 방출 디스플레이 Download PDF

Info

Publication number
KR100801965B1
KR100801965B1 KR1020060097752A KR20060097752A KR100801965B1 KR 100801965 B1 KR100801965 B1 KR 100801965B1 KR 1020060097752 A KR1020060097752 A KR 1020060097752A KR 20060097752 A KR20060097752 A KR 20060097752A KR 100801965 B1 KR100801965 B1 KR 100801965B1
Authority
KR
South Korea
Prior art keywords
field emission
emission display
scan
field
thin film
Prior art date
Application number
KR1020060097752A
Other languages
English (en)
Inventor
송윤호
김대준
정진우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060097752A priority Critical patent/KR100801965B1/ko
Application granted granted Critical
Publication of KR100801965B1 publication Critical patent/KR100801965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/10—Screens on or from which an image or pattern is formed, picked up, converted or stored
    • H01J29/36—Photoelectric screens; Charge-storage screens
    • H01J29/39—Charge-storage screens
    • H01J29/395—Charge-storage screens charge-storage grids exhibiting triode effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0494—Circuit elements associated with the emitters by direct integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 다이나믹 모드의 액티브-매트릭스 전계 방출 디스플레이에 관한 것이다. 본 발명에 따른 캐소드 판과 아노드 판이 진공 패키징된 전계 방출 디스플레이에 있어서, 상기 캐소드 판 상에 설치되고, 다수개의 서브-스캔 세트의 신호선을 구성하며 스캔 신호가 입력되는 복수의 신호선과 데이터 신호가 입력되는 복수의 신호선에 의해 각각 정의되는 복수의 픽셀; 상기 복수의 픽셀 각각에 설치되는 복수의 제어 트랜지스터; 및 상기 복수의 제어 트랜지스터 각각의 드레인 전극에 캐소드 또는 게이트가 연결된, 게이트를 가지는 복수의 전계 에미터를 포함하되, 동일한 서브-스캔 세트에 속하는 전계 에미터의 게이트는 상기 서브-스캔 세트 각각의 전계 에미터 공통 전극에 연결되며, 상기 서브-스캔 세트의 개수만큼의 펄스를 갖는 펄스 전압이 상기 전계 에미터 공통 전극을 통하여 인가되는 것을 특징으로 한다.
본 발명에 의하면, 전계 방출 디스플레이의 명암비와 균일도를 크게 향상시킬 수 있다.
전계 방출 디스플레이, 액티브-매트릭스, 전계 에미터, 제어 트랜지스터, 서브-스캔 세트

Description

액티브-매트릭스 전계 방출 디스플레이{Active-Matrix Field Emission Display}
도 1은 일반적인 다이나믹 모드(dynamic mode) 액티브-매트릭스(active-matrix) 전계 방출 디스플레이의 픽셀 구성을 보여주는 개략도.
도 2는 일반적인 다이나믹 모드 액티브-매트릭스 전계 방출 디스플레이의 캐소드 픽셀 구성을 보여주는 개략도.
도 3은 종래의 다이나믹 모드 액티브-매트릭스 전계 방출 디스플레이의 구동 방법을 보여주는 개략도.
도 4는 본 발명의 다이나믹 모드 액티브-매트릭스 전계 방출 디스플레이의 픽셀 구성을 보여주는 개략도.
도 5는 본 발명의 다이나믹 모드 액티브-매트릭스 전계 방출 디스플레이의 구동 방법을 보여주는 개략도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 140 : 유리 기판
110 : 박막 트랜지스터
111 : 박막 트랜지스터의 게이트 전극
112 : 박막 트랜지스터의 게이트 절연막
113 : 박막 트랜지스터의 활성층
114 : 박막 트랜지스터의 소스
115 : 박막 트랜지스터의 드레인
116 : 박막 트랜지스터의 소스 전극
117 : 박막 트랜지스터의 드레인 전극
120 : 게이트를 가진 전계 에미터
121 : 전계 에미터
122 : 전계 에미터의 게이트 구멍
123 : 전계 에미터의 게이트 절연막
124 : 전계 에미터의 게이트
150 : 투명 전극
160 : 형광체
210 : 제어 트랜지스터
220 : 게이트를 가진 전계 에미터
230-1, 230-2, …, 230-j : 서브-스캔 세트의 전계 에미터 공통 전극
본 발명은 전계 방출 소자(field emission device or field emitter)를 평판 디스플레이(flat panel display)에 응용한, 일명 전계 방출 디스플레이(field emission display: FED)에 관한 것으로, 보다 상세하게는 스캔 신호가 입력되는 신호선들을 다수 개의 서브-스캔 세트(sub-scan set)로 나누고 서브-스캔 세트의 개수만큼 전계 에미터의 게이트에 인가되는 전압을 펄스로 인가하여 구동할 수 있는 액티브-매트릭스 전계 방출 디스플레이에 관한 것이다.
전계 방출 디스플레이는 전계 에미터 어레이를 가진 캐소드 판(cathode plate)과 형광체(phosphor)를 가진 아노드 판(anode plate)을 서로 평행하게 좁은 간격 예컨대 2㎜ 이내로 진공 패키징(vacuum packaging)하여 제작하며, 캐소드 판의 전계 에미터로부터 방출된 전자를 아노드 판의 형광체에 충돌시켜 형광체의 음극 발광(cathodoluminescence)으로 화상을 표시하는 장치로써 기존의 브라운관(cathode ray tube: CRT)을 대체할 수 있는 평판 디스플레이로 주목받고 있다.
전계 방출 디스플레이의 핵심 구성 요소인 전계 에미터는 소자 구조 및 에미터 물질, 에미터 모양에 따라 그 효율이 크게 달라진다. 현재 전계 방출 소자의 구조는 크게 캐소드와 아노드로 구성된 2극형(diode)과, 캐소드, 게이트, 아노드로 구성된 3극형(triode)으로 분류할 수 있다. 3극형 전자 방출 소자에서 캐소드 또는 전계 에미터는 전자를 내놓는 기능을, 게이트는 전자 방출을 유도하는 전극 기능을, 아노드는 방출된 전자를 받는 기능을 수행한다. 3극형 구조에서는 캐소드와 게이트 간에 인가되는 전계에 의해 전자가 방출되기 때문에 2극형에 비해 저전압 구동이 가능하고 또한 전자 방출을 쉽게 제어할 수 있기 때문에 3극형 구조의 전계 방출 디스플레이에 대한 연구가 활발히 진행되고 있다.
전계 에미터 물질로는 금속, 실리콘, 다이아몬드, 다이아몬드상 카 본(diamond like carbon), 카본 나노튜브(carbon nanotube), 카본 나노파이버(carbon nanofiber) 등이 있으며, 최근 카본 나노튜브와 나노파이버 등은 그 자체가 가늘고 뽀족한 형태를 가지며 안정성이 우수하기 때문에 에미터 물질로 많이 사용되고 있다.
도 1은 일반적인 액티브-매트릭스 전계 방출 디스플레이의 하나의 픽셀 구성을 보여주는 단면도이다. 도 1에 도시한 액티브-매트릭스 전계 방출 디스플레이의 픽셀은 전계 에미터와 이 전계 에미터를 제어하는 박막 트랜지스터로 구성되며, 전술한 픽셀 구성을 토대로 제작되는 액티브-매트릭스 전계 방출 디스플레이의 구성을 간략히 설명하면 다음과 같다.
일반적인 액티브-매트릭스 전계 방출 디스플레이는 도 1에 도시한 바와 같이 캐소드 판과 아노드 판이 서로 마주보면서도 평행하게 진공 패키징되어 있다. 캐소드 판은 유리 기판(100)과, 유리 기판(100)의 일부 위에 형성된 박막 트랜지스터(110)와, 박막 트랜지스터(110)의 드레인 전극(117) 일부 위에 형성된 게이트(124)를 가진 전계 에미터(120)로 이루어지며, 아노드 판은 또 다른 유리 기판(140)과, 유리 기판(140)의 일부 위에 형성된 투명 전극(150)과, 투명 전극(150)의 일부 위에 형성된 적색(Red), 녹색(Green), 청색(Blue)의 형광체(phosphor)(160)를 가진다.
박막 트랜지스터(110)는 유리 기판(100) 상의 일부에 형성된 박막 트랜지스터의 게이트 전극(111)과, 이 게이트 전극(111)을 포함한 유리 기판(100) 상에 형성된 박막 트랜지스터의 게이트 절연막(112)과, 게이트 전극(111)과 게이트 절연 막(112)의 일부 위에 형성된 박막 트랜지스터의 활성층(113)과, 이 활성층(113)의 양끝 영역에 형성된 박막 트랜지스터의 소스(114) 및 드레인(115)과, 소스(114)와 게이트 절연막(112)의 일부 위에 형성된 박막 트랜지스터의 소스 전극(116)과, 드레인(115)과 게이트 절연막(112)의 일부 위에 형성된 박막 트랜지스터의 드레인 전극(117)으로 구성되어 있으며, 전술한 게이트(124)를 가진 전계 에미터(120)는 박막 트랜지스터(110)의 드레인 전극(117)의 일부 위에 형성된 전계 에미터(121)와, 이 전계 에미터(121)의 주위를 둘러싸는 게이트 구멍(122) 및 게이트 절연막(123)과, 게이트 절연막(123)의 일부 위에 형성된 전계 에미터(120)의 게이트(124)로 구성되어 있으며, 게이트 구멍(122), 게이트 절연막(123) 및 게이트(124) 즉 게이트 전극은 전술한 기판(100)이 아닌 별도의 기판에 형성된 후 전계 에미터(121)와 결합되어 제작될 수 있다.
도 1의 픽셀이 m × n 개의 행렬로 배열된 액티브-매트릭스 전계 방출 디스플레이의 캐소드 판은 도 2에서 도시한 바와 같이 가로열(row) 신호선(R1, R2,…, Rm)과 세로열(column) 신호선(C1, C2,…, Cn)에 의해 정의되는 각 픽셀이 박막 트랜지스터(110)와 박막 트랜지스터의 드레인 전극(117)에 연결된 전계 에미터(121)를 가지고 있으며, 박막 트랜지스터의 게이트 전극(111)은 가로열 신호선(R1, R2,…, Rm)에, 박막 트랜지스터의 소스 전극(116)은 세로열 신호선(C1, C2,…, Cn)에 각각 연결되어 있으며, 전계 에미터의 게이트(124)는 전체 픽셀에 걸쳐서 공통 전극(130, G)에 연결되어 있다. 풀 컬러(full color) 액티브-매트릭스 전계 방출 디스플레이인 경우, 색 표현에 요구되는 기본색(primary color)의 수만큼 픽셀(서브- 픽셀) 수가 늘어난다. 기본색을 빨강, 녹색, 청색의 세 가지 컬러로 구성하면 도 1의 픽셀 수는 3배로 증가한다.
도 1 및 도 2의 액티브-매트릭스 전계 방출 디스플레이의 구동은 다음과 같다. 도 3에 도시한 바와 같이, 각 픽셀의 전계 에미터의 게이트(124)에 연결된 공통 전극(130, G)에 전계 에미터(121)로부터 전자 방출을 유도하기 위하여 최소한 한 프레임(frame) 동안 항상 일정한 직류 전압(VH)을 인가하고, 가로열 신호선(R1, R2,…, Rm)에 순차적으로 스캔 신호(scan signal) 즉 인에이블 신호(enable signal)를 어드레싱한다. 이때, 각 세로열 신호선(C1, C2,…, Cn)으로 입력되는 데이터(data) 펄스는 각 가로열 신호선(R1, R2,…, Rm)이 인에이블 되면 전체 세로열 신호선(C1, C2,…, Cn)에 대하여 동시에 입력되며, 디스플레이의 계조(gray scale)는 데이터 펄스 신호 폭(width) 또는 진폭(amplitude)을 변조하여 얻는다. 전계 방출 디스플레이의 구동시 아노드 판의 투명 전극(150)에는 캐소드 판의 전계 에미터(121)에서 방출된 전자를 고 에너지로 가속시키기 위하여 고 직류 전압이 인가된다.
도 3과 같은 종래의 액티브-매트릭스 전계 방출 디스플레이의 경우, 스캔 신호 및 데이터 영상 신호가 각 픽셀에 있는 박막 트랜지스터를 통하여 전계 에미터의 전계 방출 전류를 제어하기 때문에 전계 방출을 유도하기 위하여 전계 에미터의 게이트에 인가되는 고전압 (VH)에 관계없이 저 전압으로 구동할 수 있는 장점을 가 진다. 예를 들면, 박막 트랜지스터의 게이트 전극에 인가되는 스캔 전압 신호와 박막 트랜지스터의 소스 전극에 인가되는 데이터 전압 신호에 의해 박막 트랜지스터가 온(on), 오프(off) 되기 때문에, 스캔 신호의 높은 전압 레벨(high)에 의해 한 행이 인에이블되면 데이터 신호의 낮은 전압 레벨(low)의 시간 동안 박막 트랜지스터가 온 되며, 이에 따라 데이터 신호의 낮은 전압 레벨의 시간 동안 발광이 이루어지고, 따라서 전계 방출을 유도하기 위하여 전계 에미터의 게이트에 인가되는 전압에 관계없이 저 전압 구동이 가능하다.
그러나, 도 3에서 설명한 종래의 구동 방법은 다이나믹 모드(dynamic mode)로 구동되고, 전계 에미터의 게이트에 인가되는 고전압이 전체 구동 시간 동안 또는 스캔 신호가 전체 행(row)에 한번 어드레싱되는 1 프레임 시간 동안 항상 인가되기 때문에 인에이블되지 않은 픽셀들의 전계 에미터에서도 박막 트랜지스터의 소스-드레인 누설 전류에 의한 전계 방출이 있게 되며, 따라서 전계 방출 디스플레이의 명암비(contrast ratio)와 균일도를 크게 열화시키는 문제가 있다. 다시 말해서, 종래의 다이나믹 모드 액티브-매트릭스 전계 방출 디스플레이에서는 전계 에미터의 게이트에 인가된 고전압에 의해 m개의 행 중에서 인에이블되지 않은 (m-1)개의 행 픽셀들의 박막 트랜지스터의 드레인에도 높은 전압이 유도되며, 일반적으로 박막 트랜지스터의 누설 전류 특성이 나쁘지 않거나 또는 통상의 전압하에서 누설 전류가 적더라도 높은 드레인 전압하에서 박막 트랜지스터의 소스-드레인 누설 전류가 크게 되면 인에이블되지 않은 픽셀들의 전계 방출을 억제하기 힘들기 때문에 전계 방출 디스플레이의 암(dark) 특성을 확보하기 어렵다. 여기서, 다이나믹 모드 는 전체 픽셀 중에서 인에이블된 특정 가로열의 픽셀들에만 전계 방출이 유도되고, 또한 인에이블 펄스 시간 이하에서 주어지는 데이터 펄스 시간 동안에만 전계 방출이 유도되는 동작 모드를 가리킨다.
본 발명은 상기와 같은 종래의 다이나믹 모드 액티브-매트릭스 전계 방출 디스플레이 구동의 문제점을 해결하고자 도출된 것으로, 그 목적은 스캔 신호가 입력되는 신호선들을 다수 개의 서브-스캔 세트(sub-scan set)로 나누고 서브-스캔 세트의 개수만큼 전계 에미터의 게이트에 인가되는 전압을 펄스로 인가하여 구동할 수 있는 액티브-매트릭스 전계 방출 디스플레이 및 그 구동 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위하여 본 발명의 바람직한 측면에 의하면, 캐소드 판과 아노드 판이 진공 패키징된 전계 방출 디스플레이에 있어서, 상기 캐소드 판 상에 설치되고, 다수개의 서브-스캔 세트의 신호선을 구성하며 스캔 신호가 입력되는 복수의 신호선과 데이터 신호가 입력되는 복수의 신호선에 의해 각각 정의되는 복수의 픽셀; 상기 복수의 픽셀 각각에 설치되는 복수의 제어 트랜지스터; 및 상기 복수의 제어 트랜지스터 각각의 드레인 전극에 캐소드 또는 게이트가 연결된, 게이트를 가지는 복수의 전계 에미터를 포함하되, 동일한 서브-스캔 세트에 속하는 전계 에미터의 게이트는 상기 서브-스캔 세트 각각의 전계 에미터 공통 전극에 연결되며, 상기 서브-스캔 세트의 개수만큼의 펄스를 갖는 펄스 전압이 상기 전계 에미터 공통 전극을 통하여 인가되는 것을 특징으로 하는 전계 방출 디스플레이가 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 4 및 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 4는 본 발명의 액티브-매트릭스 전계 방출 디스플레이의 캐소드 픽셀 구성을 보여주는 개략도이다.
도 4에 도시한 바와 같이, 본 발명의 액티브-매트릭스 전계 방출 디스플레이에서 가로열 신호선(R11, R21,…, Ri1, R12, R22,…, Ri2, R1j, R2j,…, Rij)과 세로열 신호선(C1, C2,…, Cn)에 의해 정의되는 m × n 개의 캐소드 각 픽셀은 디스플레이 신호 즉 스캔 신호 및 데이터 신호를 받는 제어 트랜지스터(210)와, 이 제어 트랜지스터(210)의 드레인 전극에 연결된 게이트를 가진 전계 에미터(220)로 구성되며, 스캔 신호가 입력되는 각각의 신호선이 다수 개의 서브-스캔 세트(R11, R21,…, Ri1; R12, R22,…, Ri2;…; R1j, R2j,…, Rij)로 각각 나누어져 구성되고, 각 서브-스캔 세트에 연결되는 전계 에미터의 게이트는 각각의 공통 전극(230-1, 230-2,…, 230-j; G1, G2,…, Gj)에 연결되어 있다. 전술한 스캔 신호가 인가되는 신호선은 서브-스캔 세트 수 i개와 가로열 신호선 수 j개, 총 m(i×j=m)개로 이루어진다.
제어 트랜지스터(210)는 박막 트랜지스터로 구성될 수 있으며, 바람직하게는 제어 트랜지스터(210)의 누설 전류 특성과 포화 특성을 개선하기 위하여 일반적인 박막 트랜지스터와 고전압 박막 트랜지스터가 직렬 연결된 다수 개의 박막 트랜지 스터로 구성될 수 있다. 또한, 제어 트랜지스터(210)의 활성층은 비정질 실리콘, 마이크로 결정 실리콘, 다결정 실리콘, ZnO와 같은 넓은 밴드갭을 갖는 반도체, 또는 유기 반도체로 이루어질 수 있으며, 전계 에미터(220)는 다이아몬드, 다이아몬드상 카본, 카본 나노튜브, 카본 나노파이버 등의 카본 물질로 이루어질 수 있다.
도 5는 본 발명의 액티브-매트릭스 전계 방출 디스플레이의 구동 방법을 보여주는 개략도이다.
도 4 및 도 5를 참조하면, 서브-스캔 세트의 전계 에미터(220)의 게이트에 연결된 각 공통 전극(G1, G2,…, Gj)에 고전압 펄스가 순차적으로 인가되는 상태에서, 서브-스캔 세트로 나누어진 가로열 신호선들(R11, R21,…, Ri1; R12, R22,…, Ri2;…; R1j, R2j,…, Rij)에 인에이블 신호(enable signal)를 순차적으로 어드레싱하고, 데이터 신호를 전체 데이터 신호선 즉 세로열 신호선(C1, C2,…, Cn)에 동시에 입력하여 전계 방출 디스플레이를 구동한다.
전계 에미터(220)의 게이트에 연결된 각 공통 전극(G1, G2,…, Gj)에 인가되는 펄스 전압의 폭(tG)은 서브-스캔 세트에 인가되는 인에이블 신호의 시간(tS)보다 길어야 하며, 펄스 전압의 높은 전압 레벨(VH)은 각 픽셀에 있는 전계 에미터(220)로부터 디스플레이 휘도 확보에 요구되는 전계 방출 전류를 유도할 수 있을 만큼 높아야 하고, 낮은 전압 레벨(VL)은 전계 에미터(220)로부터 전계 방출 전류가 충분히 억제될 수 있을 만큼 낮아야 한다.
스캔 신호, 즉 인에이블 신호(enable signal)가 전압 형태인 경우 제어 트랜지스터(210)의 게이트로 인가되고, 전류 형태인 경우에는 제어 트랜지스터(210)의 소스 전극으로 인가되며, 디스플레이의 계조는 데이터 신호의 진폭 또는 펄스 폭을 변화시켜 표현할 수 있다. 또한 스캔 신호는 서브-스캔 세트로 나누어진 각 가로열 신호선 및/또는 각 가로열 신호선 내의 각 서브-스캔 세트에 순차적으로 인가되거나 또는 홀수번째와 짝수번째 신호선에 차례로 순차적으로 인가될 수 있다.
한편, 본 발명은 다이나믹 모드 액티브-매트릭스 전계 방출 디스플레이에 적용되는 것이 바람직하지만, 일반적인 액티브-매트릭스 전계 방출 디스플레이에도 본 발명의 효과를 얻기 위하여 적용될 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이, 본 발명에서는 전계 에미터와 제어 트랜지스터로 이루어진 액티브-매트릭스 전계 방출 디스플레이에서 스캔 신호가 입력되는 신호선들을 다수 개의 서브-스캔 세트로 나누고, 서브-스캔 세트의 갯수 만큼 전계 에미터의 게이트에 인가되는 전압을 펄스로 인가하여 구동함으로써, 인에이블 되지 않은 서브-스캔 세트의 픽셀들을 완벽하게 암 상태로 만들 수 있으며, 이에 따라 액티브-매트릭스 전계 방출 디스플레이의 명암비와 균일도를 크게 향상시킬 수 있다. 아울러 본 발명은 액티브-매트릭스 전계 방출 디스플레이에 사용되는 제어 트 랜지스터의 누설 전류가 클지라도 인에이블 되지 않은 서브-스캔 세트의 전계 에미터의 게이트에 전계 방출에 필요한 전압이 인가되지 않기 때문에 전계 방출 디스플레이의 암 특성을 크게 개선시킬 수 있다.

Claims (9)

  1. 캐소드 판과 아노드 판이 진공 패키징된 전계 방출 디스플레이에 있어서,
    상기 캐소드 판 상에 설치되고, 다수개의 서브-스캔 세트의 신호선을 구성하며 스캔 신호가 입력되는 복수의 신호선과 데이터 신호가 입력되는 복수의 신호선에 의해 각각 정의되는 복수의 픽셀;
    상기 복수의 픽셀 각각에 설치되는 복수의 제어 트랜지스터; 및
    상기 복수의 제어 트랜지스터 각각의 드레인 전극에 캐소드 또는 게이트가 연결된, 게이트를 가지는 복수의 전계 에미터를 포함하되,
    동일한 서브-스캔 세트에 속하는 전계 에미터의 게이트는 상기 서브-스캔 세트 각각의 전계 에미터 공통 전극에 연결되며, 상기 서브-스캔 세트의 개수만큼의 펄스를 갖는 펄스 전압이 상기 전계 에미터 공통 전극을 통하여 인가되는
    전계 방출 디스플레이.
  2. 제 1항에 있어서, 상기 펄스 전압은,
    상기 서브-스캔 세트에 인가되는 상기 스캔 신호의 시간보다 긴
    전계 방출 디스플레이.
  3. 제 1항 또는 제 2항에 있어서,
    상기 펄스 전압의 높은 전압 레벨은 상기 각 픽셀에 속하는 전계 에미터로부터 디스플레이 휘도 확보에 요구되는 전계 방출 전류를 유도할 수 있을 만큼 높고, 상기 펄스 전압의 낮은 전압 레벨은 상기 전계 에미터로부터 전계 방출 전류가 충분히 억제될 수 있을 만큼 낮은
    전계 방출 디스플레이.
  4. 제 1항에 있어서,
    상기 스캔 신호가 전압 형태인 경우 상기 제어 트랜지스터의 게이트로 인가되며, 상기 스캔 신호가 전류 형태인 경우 상기 제어 트랜지스터의 소스 전극으로 인가되는
    전계 방출 디스플레이.
  5. 제1항에 있어서, 상기 디스플레이의 계조는 상기 데이터 신호의 진폭 또는 펄스 폭을 변화시켜 표현하는 것을 특징으로 하는 전계 방출 디스플레이.
  6. 제1항에 있어서, 상기 제어 트랜지스터는 박막 트랜지스터로 구성되는 것을 특징으로 하는 전계 방출 디스플레이.
  7. 제6항에 있어서, 상기 제어 트랜지스터는 박막 트랜지스터와 고전압 박막 트랜지스터가 직렬 연결된 다수 개의 박막 트랜지스터로 구성되는 것을 특징으로 하는 전계 방출 디스플레이.
  8. 제6항 또는 제7항에 있어서, 상기 박막 트랜지스터의 활성층은 비정질 실리 콘, 마이크로 결정 실리콘, 다결정 실리콘, 넓은 밴드갭을 갖는 ZnO를 포함한 반도체, 및 유기 반도체로 이루어진 그룹에서 선택되는 하나의 반도체 박막으로 이루어지는 것을 특징으로 하는 전계 방출 디스플레이.
  9. 제1항에 있어서, 상기 전계 에미터는 다이아몬드, 다이아몬드상 카본, 카본 나노튜브, 카본 나노파이버으로 이루어진 그룹에서 선택되는 적어도 하나의 카본 물질로 이루어지는 것을 특징으로 하는 전계 방출 디스플레이.
KR1020060097752A 2006-10-09 2006-10-09 액티브-매트릭스 전계 방출 디스플레이 KR100801965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097752A KR100801965B1 (ko) 2006-10-09 2006-10-09 액티브-매트릭스 전계 방출 디스플레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097752A KR100801965B1 (ko) 2006-10-09 2006-10-09 액티브-매트릭스 전계 방출 디스플레이

Publications (1)

Publication Number Publication Date
KR100801965B1 true KR100801965B1 (ko) 2008-02-12

Family

ID=39342704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097752A KR100801965B1 (ko) 2006-10-09 2006-10-09 액티브-매트릭스 전계 방출 디스플레이

Country Status (1)

Country Link
KR (1) KR100801965B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644927A (ja) * 1992-03-31 1994-02-18 Futaba Corp 電界放出形カソード
KR100342831B1 (ko) 2000-06-30 2002-07-02 구자홍 전계 방출 표시소자와 그의 구동장치 및 방법
KR20050077974A (ko) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 영상 표시 장치 및 그 구동 방법
KR100517821B1 (ko) 2002-12-24 2005-09-30 한국전자통신연구원 게이트 판을 구비하는 전계 방출 디스플레이

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644927A (ja) * 1992-03-31 1994-02-18 Futaba Corp 電界放出形カソード
KR100342831B1 (ko) 2000-06-30 2002-07-02 구자홍 전계 방출 표시소자와 그의 구동장치 및 방법
KR100517821B1 (ko) 2002-12-24 2005-09-30 한국전자통신연구원 게이트 판을 구비하는 전계 방출 디스플레이
KR20050077974A (ko) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 영상 표시 장치 및 그 구동 방법

Similar Documents

Publication Publication Date Title
JP3863325B2 (ja) 画像表示装置
KR100194368B1 (ko) 전계방출형 형광표시장치, 및 전계방출형 형광표시장치의 구동방법
US8390538B2 (en) Active-matrix field emission pixel
KR100233254B1 (ko) 전계 방출 디스플레이
JP3892068B2 (ja) 画像表示装置
US7309954B2 (en) Field emission display having gate plate
KR100900798B1 (ko) 액티브-매트릭스 전계 방출 디스플레이 장치
KR100568501B1 (ko) 전계 방출 디스플레이
KR100801965B1 (ko) 액티브-매트릭스 전계 방출 디스플레이
US7863823B2 (en) Method of improving uniformity of brightness between pixels in electron emission panel
JP4714953B2 (ja) 平面型表示装置
KR100651624B1 (ko) 액티브-매트릭스 전계 방출 디스플레이
KR100517821B1 (ko) 게이트 판을 구비하는 전계 방출 디스플레이
WO2007066920A1 (en) Active-matrix field emission pixel and active-matrix field emission display
KR100475160B1 (ko) 액티브 매트릭스 전계방출표시패널의 구동 장치 및 방법
KR20110041256A (ko) 발광 장치 및 이를 광원으로 사용하는 표시 장치
KR100565729B1 (ko) 전계방출 표시소자 및 그 구동방법
KR100430085B1 (ko) 평판 디스플레이 패널 및 그 구동방법
KR100778750B1 (ko) 2극형 전계 방출 디스플레이
KR100353951B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100759399B1 (ko) 발광 장치 및 이 발광 장치를 백 라이트 유닛으로 사용하는액정 표시 장치
KR20050020518A (ko) 탄소 나노튜브 전계방출소자 구동 방법
KR20020094710A (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
JP2007264533A (ja) 電界放出形表示素子及びその駆動方法
KR20020094709A (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 20