KR100895384B1

KR100895384B1 - 반도체 장치의 드라이버

Info

Publication number: KR100895384B1
Application number: KR1020080024632A
Authority: KR
Inventors: 한성우; 김용주; 송희웅; 오익수; 김형수; 황태진; 최해랑; 이지왕; 장재민; 박창근
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-03-17
Filing date: 2008-03-17
Publication date: 2009-04-29

Abstract

본 발명은 반도체 장치의 드라이버에 관한 것으로서, 메인 드라이버의 기생 커패시턴스를 감소시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 데이터와 제 1코드신호를 조합하여 그 결과에 대응하는 선택신호를 출력하고, 데이터를 프리-드라이빙 하는 프리-드라이버, 및 프리-드라이버의 출력에 따라 출력 데이터의 임피던스를 조정하는 메인 드라이버를 포함하되, 메인 드라이버는 선택신호에 따라 출력 데이터의 임피던스를 제어하는 제 1코드 제어수단과, 제 2코드신호에 따라 출력 데이터의 임피던스를 제어하는 제 2코드 제어수단, 및 프리-드라이버의 출력 데이터에 따라 제 2코드 제어수단의 출력을 출력단에 전달하는 데이터 제어 수단을 포함한다.

Description

반도체 장치의 드라이버{Driver of semiconductor device}

도 1은 종래의 반도체 장치의 드라이버에 관한 구성도.

도 2는 도 1의 메인 드라이버에 관한 상세 회로도.

도 3은 본 발명에 따른 반도체 장치의 드라이버에 관한 구성도.

도 4는 도 3의 메인 드라이버에 관한 상세 회로도.

도 5는 도 3의 메인 드라이버에 관한 다른 실시예.

본 발명은 반도체 장치의 드라이버에 관한 것으로서, 메인 드라이버의 기생 커패시턴스를 감소시킬 수 있도록 하는 기술이다.

일반적으로 중앙처리장치(CPU), 메모리, 및 게이트 어레이 등과 같이 집적회로를 포함하는 반도체 장치는 퍼스널 컴퓨터, 서버, 또는 워크스테이션과 같은 다양한 전기적 제품에 사용된다. 전형적으로 외부로부터 입력 패드를 경유하여 신호를 입력받는 입력회로와, 출력 패드를 통해 외부로 내부신호를 출력하기 위한 출력회로를 구비한다. 여기서, 입출력 패드는 반도체 장치가 배치되는 PCB(Printed Circuit Board) 기판상에서 전송라인에 연결된다.

한편, 전기적 제품의 동작 스피드가 고속화됨에 따라 반도체 장치들간에 인터페이스 되는 신호의 스윙 폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나, 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가 된다. 그리고, 인터페이스 단에서 임피던스 미스매칭(impedance mismatching, 이하 '부정합' 이라고 함)에 따른 신호의 반사도 심각해 진다.

상술된 임피던스 미스 매칭은 외부 노이즈나 전원전압의 변동, 동작 온도의 변화, 제조공정의 변화 등에 기인하여 발생 된다. 임피던스 미스 매칭이 발생 되면 데이터의 고속전송이 어렵게 되고 반도체 장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다.

따라서, 수신 측의 반도체 소자가 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 패일 또는 입력 레벨의 판단 미스 등의 문제들이 빈번히 야기될 수 있다.

이에 따라, 동작 스피드의 고속화가 요구되는 수신 측의 반도체 소자는 온-칩 터미네이션(On-Chip Termination) 또는 온-다이 터미네이션(On-Die Termination) 이라고 불리는 임피던스 매칭 회로를 집적회로 칩 내의 패드 근방에 채용하게 된다.

통상적으로 온-다이 터미네이션 장치에 있어서, 전송 측에서는 출력회로에 의한 소스 터미네이션(Source Termination)이 행해지고, 수신 측에서는 입력 패드에 연결된 수신회로에 대하여 병렬로 연결된 터미네이션 회로에 의해 병렬 터미네 이션이 행해진다.

특히, DDR(Double Data Rate) 메모리 장치의 데이터 전송속도를 더욱 빠르게 제어하기 위해 여러 가지 새로운 개념이 추가되고 있다. 이 중에서 터미네이션(Termination) 단의 저항은 소자 간의 신호 전송을 원활히 하기 위해 필요하다.

도 1은 종래의 반도체 장치의 드라이버에 관한 구성도이다.

종래의 드라이버는 프리 드라이버(Pre-driver; 10)와, 메인 드라이버(Main driver; 20)를 포함한다. 여기서, 프리 드라이버(10)는 프리-풀업 구동부(11)와, 프리-풀다운 구동부(12)를 포함한다. 그리고, 메인 드라이버(20)는 풀업 구동부(21)와, 풀다운 구동부(22)를 포함한다.

프리-풀업 구동부(11)는 출력 데이터 래치부(미도시)에 의해 래치된 풀업 데이터 UP_DATA를 입력받아 프리-드라이빙 하고 풀업-데이터 UP를 출력한다. 그리고, 프리-풀다운 구동부(12)는 출력 데이터 래치부(미도시)에 의해 래치된 풀다운 데이터 DN_DATA를 입력받아 프리-드라이빙 하고 풀다운-데이터 DN를 출력한다.

또한, 풀업 구동부(21)는 프리-풀업 구동부(11)로부터 인가되는 풀업-데이터 UP를 구동하여 데이터 DQ를 패드 PAD에 출력한다. 풀다운 구동부(22)는 프리-풀다운 구동부(12)로부터 인가되는 풀다운-데이터 DN를 구동하여 데이터 DQ를 패드 PAD에 출력한다.

도 2는 도 1의 메인 드라이버(20)에서 풀업 구동부(21) 및 풀다운 구동부(22)에 관한 상세 회로도이다.

풀업 구동부(21)는 풀업-코드 제어 수단인 복수개의 PMOS트랜지스터 P1~P5 와, 풀업 바이어스부인 PMOS트랜지스터 P6, 및 풀업-데이터 제어 수단인 복수개의 PMOS트랜지스터 P7~P11 및 풀업-저항 R1,R2을 포함한다.

그리고, 풀다운 구동부(22)는 풀다운-코드 제어 수단인 복수개의 NMOS트랜지스터 N1~N5와, 풀다운 바이어스부인 NMOS트랜지스터 N6, 및 풀다운-데이터 제어 수단인 복수개의 NMOS트랜지스터 N7~N11 및 풀다운-저항 R3,R4를 포함한다.

여기서, PMOS트랜지스터 P1~P5는 전원전압 VDD 인가단과 PMOS트랜지스터 P7~P11 사이에 연결되어 각각의 게이트 단자를 통해 풀업-코드 Pcode<4>~Pcode<0>가 인가된다.

그리고, PMOS트랜지스터 P6는 전원전압 VDD 인가단과 풀업-저항 R1 사이에 연결되어 게이트 단자를 통해 풀업-데이터 UP가 인가된다. 또한, PMOS트랜지스터 P7~P11는 PMOS트랜지스터 P1~P5와 풀업-저항 R2 사이에 연결되어 공통 게이트 단자를 통해 풀업-데이터 UP가 인가된다.

또한, 풀업-저항 R1은 PMOS트랜지스터 P6와 데이터 DQ의 출력단 사이에 연결된다. 그리고, 풀업-저항 R2는 PMOS트랜지스터 P7와 데이터 DQ의 출력단 사이에 연결된다. 여기서, 데이터는 "DQ"로 한정되는 것이 아니라, 데이터 "DQ"와 데이터 스트로브 신호 "DQS" 및 DQS의 반전 신호 "DQSB"를 함께 출력할 수도 있다.

그리고, NMOS트랜지스터 N1~N5는 접지전압 VSS 인가단과 NMOS트랜지스터 N7~N11 사이에 연결되어 각각의 게이트 단자를 통해 풀다운-코드 Ncode<4>~Ncode<0>가 인가된다.

그리고, NMOS트랜지스터 N6는 접지전압 VSS 인가단과 풀다운-저항 R3 사이에 연결되어 게이트 단자를 통해 풀다운-데이터 DN가 인가된다. 또한, NMOS트랜지스터 N7~N11는 NMOS트랜지스터 N1~N5와 풀다운-저항 R4 사이에 연결되어 공통 게이트 단자를 통해 풀다운-데이터 DN가 인가된다.

또한, 풀다운-저항 R3은 NMOS트랜지스터 N6과 데이터 DQ의 출력단 사이에 연결된다. 그리고, 풀다운-저항 R4는 NMOS트랜지스터 N7와 데이터 DQ의 출력단 사이에 연결된다.

일반적으로 풀업-저항 R1,R2 및 풀다운 저항 R3,R4은 메인 드라이버(20)의 선형성을 향상시키기 위한 목적으로 사용된다. 이때, 풀업-저항 R1,R2 및 풀다운 저항 R3,R4의 저항값이 크면 클수록 메인 드라이버(20)는 더 좋은 선형 특성을 보이게 된다.

여기서, 풀업-저항 R1,R2 및 풀다운 저항 R3,R4의 저항값이 커질수록 풀업 구동부(21) 및 풀다운 구동부(22)에 포함된 트랜지스터의 크기 또한 함께 증가해야 한다.

그런데, 이러한 종래의 메인 드라이버(20)는 복수개의 PMOS트랜지스터 P6~P11를 통해 풀업-데이터 UP를 입력받고, 복수개의 NMOS트랜지스터 N6~N11를 통해 풀다운-데이터 DN를 입력받는다.

이에 따라, 종래의 메인 드라이버(20)는 데이터가 입력되는 트랜지스터가 여러 개로 나누어져 있다. 즉, 데이터가 입력되는 PMOS트랜지스터 P7~P11는 풀업-코드 Pcode<4>~Pcode<0>가 입력되는 PMOS트랜지스터 P1~P5의 개수에 대응하여 여러 개로 나누어 구성된다. 그리고, 데이터가 입력되는 NMOS트랜지스터 N7~N11는 풀다 운-코드 Ncode<4>~Ncode<0>가 입력되는 NMOS트랜지스터 N1~N5의 개수에 대응하여 여러 개로 나누어 구성된다.

따라서, 드라이버의 레이아웃 면적이 증가할 뿐 아니라, 복수개의 데이터 입력 트랜지스터에 의해 발생하는 기생 커패시턴스가 증가하게 되어 회로 전체의 고속화 동작 특성을 저해하는 주요 원인이 된다.

만약, 풀업 구동부(21) 및 풀다운 구동부(22)의 저항값을 감소시켜 요구되는 트랜지스터의 크기를 감소할 경우 기생 커패시턴스의 값은 감소하게 되지만 메인 드라이버(20)의 선형성은 감소하게 된다. 이에 따라, 메인 드라이버(20)의 선형성을 유지 하면서 회로의 고속화 동작을 동시에 확보하는 것은 매우 어렵다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 메인 드라이버에서 하나의 트랜지스터를 통해 데이터와 코드신호를 함께 입력받도록 하여 레이아웃 면적을 줄임과 동시에 기생 커패시턴스를 줄일 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 반도체 장치의 드라이버는, 데이터와 제 1코드신호를 조합하여 그 결과에 대응하는 선택신호를 출력하고, 데이터를 프리-드라이빙 하는 프리-드라이버; 및 프리-드라이버의 출력에 따라 출력 데이터의 임피던스를 조정하는 메인 드라이버를 포함하되, 메인 드라이버는 선택신호에 따라 출력 데이터의 임피던스를 제어하는 제 1코드 제어수단; 제 2코드신호에 따라 출력 데이터의 임피던스를 제어하는 제 2코드 제어수단; 및 프리-드라이버의 출력 데이터에 따라 제 2코드 제어수단의 출력을 출력단에 전달하는 데이터 제어 수단을 포함하는 것을 특징으로 한다.

그리고, 본 발명은 풀업 데이터와 제 1코드신호를 조합하여 그 결과에 대응하는 제 1선택신호를 출력하고, 풀업 데이터를 프리-드라이빙 하는 프리-풀업 구동부; 풀다운 데이터와 제 2코드신호를 조합하여 그 결과에 대응하는 제 2선택신호를 출력하고, 풀다운 데이터를 프리-드라이빙 하는 프리-풀다운 구동부; 프리-풀업 구동부의 출력에 따라 풀업-데이터의 임피던스를 조정하는 풀업 구동부; 및 프리-풀다운 구동부의 출력에 따라 풀다운-데이터의 임피던스를 조정하는 풀다운 구동부를 포함하되, 풀업 구동부는 제 1선택신호 또는 풀업-코드에 따라 출력 데이터의 임피던스를 제어하는 풀업 코드 제어수단; 및 프리-풀업 구동부의 출력 데이터에 따라 풀업 코드 제어수단의 출력을 출력단에 전달하는 풀업 데이터 제어 수단을 포함하고, 풀다운 구동부는 제 2선택신호 또는 풀다운-코드에 따라 출력 데이터의 임피던스를 제어하는 풀다운 코드 제어수단; 및 프리-풀다운 구동부의 출력 데이터에 따라 풀다운 코드 제어수단의 출력을 출력단에 전달하는 풀다운 데이터 제어 수단을 포함하는 것을 특징으로 한다.

또한, 본 발명은 풀업 데이터와 제 1코드신호를 조합하여 그 결과에 대응하는 제 1선택신호를 출력하고, 풀업 데이터를 프리-드라이빙 하는 프리-풀업 구동부; 풀다운 데이터와 제 2코드신호를 조합하여 그 결과에 대응하는 제 2선택신호를 출력하고, 풀다운 데이터를 프리-드라이빙 하는 프리-풀다운 구동부; 제 1선택신호 에 따라 풀업-데이터의 임피던스를 조정하는 풀업 구동부; 및 제 2선택신호에 따라 풀다운-데이터의 임피던스를 조정하는 풀다운 구동부를 포함하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 3은 본 발명에 따른 반도체 장치의 드라이버에 관한 구성도이다.

본 발명의 드라이버는 프리 드라이버(Pre-driver; 100)와, 메인 드라이버(Main driver; 200)를 포함한다. 여기서, 프리 드라이버(100)는 프리-풀업 구동부(110)와, 프리-풀다운 구동부(120)를 포함한다. 그리고, 메인 드라이버(200)는 풀업 구동부(210)와, 풀다운 구동부(220)를 포함한다.

프리-풀업 구동부(110)는 출력 데이터 래치부(미도시)에 의해 래치된 풀업 데이터 UP_DATA와, 코드신호 CODE_P를 입력받아 프리-드라이빙 하고 풀업-데이터 DATA_P와 선택신호 SEL_P를 출력한다. 그리고, 프리-풀다운 구동부(120)는 출력 데이터 래치부(미도시)에 의해 래치된 풀다운 데이터 DN_DATA와, 코드신호 CODE_N를 입력받아 프리-드라이빙 하고 풀다운-데이터 DATA_N와 선택신호 SEL_N를 출력한다.

또한, 풀업 구동부(210)는 프리-풀업 구동부(110)로부터 인가되는 풀업-데이터 DATA_P와, 선택신호 SEL_P 및 풀업-코드 Pcode를 구동하여 데이터 DQ를 패드 PAD에 출력한다. 풀다운 구동부(220)는 프리-풀다운 구동부(120)로부터 인가되는 풀다운-데이터 DATA_N와, 선택신호 SEL_N 및 풀다운 코드 Ncode를 구동하여 데이터 DQ를 패드 PAD에 출력한다.

도 4는 도 3의 메인 드라이버(200)에 관한 상세 회로도이다. 본 발명의 메인 드라이버(200)는 풀업 구동부(210)와, 풀다운 구동부(220)를 포함한다.

풀업 구동부(210)는 풀업-코드 제어 수단인 복수개의 PMOS트랜지스터 P12~P16와, 풀업 바이어스부인 PMOS트랜지스터 P17, 및 풀업-데이터 제어 수단인 복수개의 PMOS트랜지스터 P18~P21 및 풀업-저항 R5,R6을 포함한다.

그리고, 풀다운 구동부(220)는 풀다운-코드 제어 수단인 복수개의 NMOS트랜지스터 N12~N16와, 풀다운 바이어스부인 NMOS트랜지스터 N17, 및 풀다운-데이터 제어 수단인 복수개의 NMOS트랜지스터 N18~N21 및 풀다운-저항 R7,R8를 포함한다.

여기서, PMOS트랜지스터 P12는 전원전압 VDD 인가단과 풀업-저항 R6 사이에 연결되어 게이트 단자를 통해 선택신호 SEL_P가 인가된다. 그리고, PMOS트랜지스터 P13~P16는 전원전압 VDD 인가단과 PMOS트랜지스터 P18~P21 사이에 연결되어 각각의 게이트 단자를 통해 풀업-코드 Pcode<3>~Pcode<0>가 인가된다.

그리고, PMOS트랜지스터 P17는 전원전압 VDD 인가단과 풀업-저항 R5 사이에 연결되어 게이트 단자를 통해 풀업-데이터 DATA_P가 인가된다. 여기서, PMOS트랜지스터 P17는 바이어스 트랜지스터에 해당하는 것으로, 풀업-데이터 DATA_P가 인가될 경우 항상 턴 온 상태를 유지하여 바이어스 전압을 공급하도록 한다.

또한, PMOS트랜지스터 P18~P21는 PMOS트랜지스터 P13~P16와 풀업-저항 R6 사이에 연결되어 공통 게이트 단자를 통해 풀업-데이터 DATA_P가 인가된다.

또한, 풀업-저항 R5은 PMOS트랜지스터 P17와 데이터 DQ의 출력단 사이에 연 결된다. 그리고, 풀업-저항 R6는 PMOS트랜지스터 P12와 데이터 DQ의 출력단 사이에 연결된다. 여기서, 데이터는 "DQ"로 한정되는 것이 아니라, 데이터 "DQ"와 데이터 스트로브 신호 "DQS" 및 DQS의 반전 신호 "DQSB"를 함께 출력할 수도 있다.

그리고, NMOS트랜지스터 N12는 접지전압 VSS 인가단과 풀다운-저항 R8 사이에 연결되어 게이트 단자를 통해 선택신호 SEL_N가 인가된다. 또한, NMOS트랜지스터 N13~N16는 접지전압 VSS 인가단과 NMOS트랜지스터 N18~N21 사이에 연결되어 각각의 게이트 단자를 통해 풀다운-코드 Ncode<3>~Ncode<0>가 인가된다.

그리고, NMOS트랜지스터 N17는 접지전압 VSS 인가단과 풀다운-저항 R7 사이에 연결되어 게이트 단자를 통해 풀다운-데이터 DATA_N가 인가된다. 여기서, NMOS트랜지스터 N17는 바이어스 트랜지스터에 해당하는 것으로, 풀다운-데이터 DATA_N가 인가될 경우 항상 턴 온 상태를 유지하여 바이어스 전압을 공급하도록 한다.

또한, NMOS트랜지스터 N18~N21는 NMOS트랜지스터 N13~N16와 풀다운-저항 R8 사이에 연결되어 공통 게이트 단자를 통해 풀다운-데이터 DATA_N가 인가된다.

또한, 풀다운-저항 R7은 NMOS트랜지스터 N17과 데이터 DQ의 출력단 사이에 연결된다. 그리고, 풀다운-저항 R8는 NMOS트랜지스터 N12와 데이터 DQ의 출력단 사이에 연결된다.

이러한 구성을 갖는 풀업 구동부(210)는 하나의 PMOS트랜지스터 P12를 통해 선택신호 SEL_P를 입력받는다. 여기서, 선택신호 SEL_P는 풀업-코드 Pcode 또는 풀업-데이터 DATA_P를 선택하기 위한 신호에 해당하는 것으로, 선택신호 SEL_P의 출력 여부는 프리-풀업 구동부(110)에서 결정된다.

즉, 풀업-코드 Pcode<4>~Pcode<0>가 입력되는 각각의 PMOS트랜지스터 P12~P16의 크기는 서로 다르다. 회로의 구성에 따라 풀업-코드 Pcode<4>가 입력되는 PMOS트랜지스터 P12의 크기가 가장 클 수도 있고, 풀업-코드 Pcode<0>가 입력되는 PMOS트랜지스터 P16의 크기가 가장 클 수도 있다.

본 발명의 실시예에서는 풀업-코드 Pcode<4>가 입력되는 PMOS트랜지스터 P12의 크기가 가장 크고, 풀업-코드 Pcode<0>가 입력되는 PMOS트랜지스터 P16의 크기가 가장 작다고 가정한다.

이러한 경우 크기가 가장 큰 PMOS트랜지스터 P12에 의해 발생하는 기생 커패시턴스가 전체 메인 드라이버(200)에 미치는 영향이 가장 크다. 따라서, 가장 큰 크기를 갖는 PMOS트랜지스터 P12의 입력으로 코드신호와 데이터를 함께 입력받도록 하여, 데이터 입력을 위한 트랜지스터의 개수를 줄임으로써 기생 커패시턴스를 줄일 수 있도록 한다.

UP_DATA	CODE_P	SEL_P
0	0	1
0	1	1
1	0	1
1	1	0

예를 들어, 상술된 [표 1]에서 보는 바와 같이, 프리-풀업 구동부(110)는 풀업 데이터 UP_DATA와, 코드신호 CODE_P를 조합한다. 그리고, 풀업 데이터 UP_DATA와, 코드신호 CODE_P가 모두 "1"이 될 경우 선택신호 SEL_P를 "0"으로 출력하게 된다. 이에 따라, 선택신호 SEL_P가 로우 레벨로 인가되어 PMOS트랜지스터 P12가 턴 온 된다.

한편, 풀다운 구동부(220)는 하나의 NMOS트랜지스터 N12를 통해 선택신호 SEL_N를 입력받는다. 여기서, 선택신호 SEL_N는 풀다운-코드 Ncode 또는 풀다운-데이터 DATA_N를 선택하기 위한 신호에 해당하는 것으로, 선택신호 SEL_N의 출력 여부는 프리-풀다운 구동부(120)에서 결정된다.

즉, 풀다운-코드 Ncode<4>~Ncode<0>가 입력되는 각각의 NMOS트랜지스터 N12~N16의 크기는 서로 다르다. 회로의 구성에 따라 풀다운-코드 Ncode<4>가 입력되는 NMOS트랜지스터 N12의 크기가 가장 클 수도 있고, 풀다운-코드 Ncode<0>가 입력되는 NMOS트랜지스터 N16의 크기가 가장 클 수도 있다.

본 발명의 실시예에서는 풀다운-코드 Ncode<4>가 입력되는 NMOS트랜지스터 N12의 크기가 가장 크고, 풀다운-코드 Ncode<0>가 입력되는 NMOS트랜지스터 N16의 크기가 가장 작다고 가정한다.

이러한 경우 크기가 가장 큰 NMOS트랜지스터 N12에 의해 발생하는 기생 커패시턴스가 전체 메인 드라이버(200)에 미치는 영향이 가장 크다. 따라서, 가장 큰 크기를 갖는 NMOS트랜지스터 N12의 입력으로 코드신호와 데이터를 함께 입력받도록 하여, 데이터 입력을 위한 트랜지스터의 개수를 줄임으로써 기생 커패시턴스를 줄일 수 있도록 한다.

상술된 <표 1>에서는 프리-풀업 구동부(110)의 로직을 낸드게이트로 설명하였지만, 이는 본 발명의 실시예에 불과하며 오아게이트 또는 다른 로직을 통해 충분히 구현할 수 있다.

DN_DATA	CODE_N	SEL_N
0	0	0
0	1	0
1	0	0
1	1	1

즉, 상술된 [표 2]에서 보는 바와 같이, 프리-풀다운 구동부(120)는 풀다운 데이터 DN_DATA와, 코드신호 CODE_N를 조합하여 풀다운 데이터 DN_DATA와, 코드신호 CODE_N가 모두 "1"이 될 경우 선택신호 SEL_N를 "1"으로 출력하게 된다. 이에 따라, 선택신호 SEL_N가 로우 레벨로 인가되어 NMOS트랜지스터 N12가 턴 온 된다.

상술된 <표 2>에서는 프리-풀다운 구동부(120)의 로직을 앤드게이트로 설명하였지만, 이는 본 발명의 실시예에 불과하며 낸드게이트 또는 다른 로직을 통해 충분히 구현할 수 있다.

이러한 본 발명은 코드 신호를 입력받는 트랜지스터와 데이터를 입력받는 트랜지스터가 하나로 구성되어, 코드 신호를 입력받는 트랜지스터와 데이터를 입력받는 트랜지스터가 별도로 구비되는 종래기술에 비해 레이아웃 면적을 줄일 수 있게 되고 트랜지스터에 의해 발생하는 기생 커패시턴스를 줄일 수 있도록 한다.

예를 들어, DDR3에서 데이터 DQ, 데이터 스트로브 신호 DQS 및 DQS의 반전 신호 DQSB가 출력되는 핀은 신호를 출력하기도 하지만 외부에서 입력되는 신호를 입력받기 위한 기능을 동시에 수행한다.

따라서, 데이터 DQ, 데이터 스트로브 신호 DQS 및 DQS의 반전 신호 DQSB가 출력되는 핀에 연결된 송수신 단은 신호의 출력시에 출력 증폭 단의 역할을 수행하게 된다.

하지만, DDR3에서 데이터 DQ, 데이터 스트로브 신호 DQS 및 DQS의 반전 신호 DQSB가 송수신 핀을 통해 입력될 경우 송수신 단은 특정 임피던스 값으로 터미네이션(Termination) 되어 회로의 고속화를 증대시키는 역할을 수행한다. 따라서, 전체 회로의 고속화를 위하여 송수신 단의 기생 커패시턴스를 최소화시키는 것이 중요하다.

이를 위해, 본 발명은 풀업-코드 Pcode가 입력되는 풀업-코드 제어 수단을 통해 코드신호 또는 데이터를 선택적으로 입력받도록 하고, 풀업-데이터 제어 수단을 생략할 수 있도록 한다. 그리고, 풀다운-코드 Ncode가 입력되는 풀다운-데이터 제어 수단을 통해 코드신호 또는 데이터를 선택적으로 입력받도록 하고, 풀다운-데이터 제어수단을 생략할 수 있도록 한다.

여기서, 데이터 입력 트랜지스터인 PMOS트랜지스터 P18~P21가 턴 온 될 경우, 턴 온 되는 PMOS트랜지스터 P13~P16의 개수에 대응하여 데이터 DQ의 임피던스 값을 조정하게 된다. 이때, PMOS트랜지스터 P13~P16가 턴 온 된 경우라도 PMOS트랜지스터 P18~P21가 턴 오프 상태일 경우 풀업-데이터 DATA_P의 임피던스 값은 데이터 DQ 출력단으로 전달되지 않는다.

또한, 데이터 입력 트랜지스터인 NMOS트랜지스터 N18~N21가 턴 온 될 경우, 턴 온 되는 NMOS트랜지스터 N13~N16의 개수에 대응하여 데이터 DQ의 임피던스 값을 조정하게 된다. 이때, NMOS트랜지스터 N13~N16가 턴 온 된 경우라도 NMOS트랜지스터 N18~N21가 턴 오프 상태일 경우 풀다운-데이터 DATA_N의 임피던스 값은 데이터 DQ 출력단으로 전달되지 않는다.

이에 따라, 실제 회로의 집적화를 위해 본 발명의 메인 드라이버를 레이아웃 하는 경우 여러 개의 트랜지스터를 연결하기 위한 메탈 라인들을 없앨 수 있게 된다. 결과적으로, 레이아웃 사이즈를 줄일 수 있을 뿐만 아니라, 복잡한 메탈 라인의 연결로 인한 기생 트랜지스터 성분을 제거할 수 있게 된다.

도 5는 도 3의 메인 드라이버(200)에 관한 다른 실시예이다. 도 5의 실시예에 따른 메인 드라이버(300)는 풀업 구동부(310)와, 풀다운 구동부(320)를 포함한다.

풀업 구동부(310)는 풀업 제어 수단인 복수개의 PMOS트랜지스터 P22~P26와, 풀업 바이어스부인 PMOS트랜지스터 P27 및 풀업-저항 R9,R10을 포함한다.

그리고, 풀다운 구동부(320)는 풀다운 제어 수단인 복수개의 NMOS트랜지스터 N22~N26와, 풀다운 바이어스부인 NMOS트랜지스터 N27 및 풀다운-저항 R11,R12를 포함한다.

여기서, PMOS트랜지스터 P22~P26는 전원전압 VDD 인가단과 풀업-저항 R10 사이에 연결되어 게이트 단자를 통해 선택신호 SEL_P<4>~SEL_P<0>가 각각 인가된다.

그리고, PMOS트랜지스터 P27는 전원전압 VDD 인가단과 풀업-저항 R9 사이에 연결되어 게이트 단자를 통해 풀업-데이터 DATA_P가 인가된다. 여기서, PMOS트랜지스터 P27는 바이어스 트랜지스터에 해당하는 것으로, 풀업-데이터 DATA_P가 인가될 경우 항상 턴 온 상태를 유지하여 바이어스 전압을 공급하도록 한다.

또한, 풀업-저항 R9은 PMOS트랜지스터 P27와 데이터 DQ의 출력단 사이에 연결된다. 그리고, 풀업-저항 R10는 PMOS트랜지스터 P22~P26와 데이터 DQ의 출력단 사이에 연결된다. 여기서, 데이터는 "DQ"로 한정되는 것이 아니라, 데이터 "DQ"와 데이터 스트로브 신호 "DQS" 및 DQS의 반전 신호 "DQSB"를 함께 출력할 수도 있다.

그리고, NMOS트랜지스터 N22~N26는 접지전압 VSS 인가단과 풀다운-저항 R12 사이에 연결되어 게이트 단자를 통해 선택신호 SEL_N<4>~SEL_N<0>가 각각 인가된다.

그리고, NMOS트랜지스터 N27는 접지전압 VSS 인가단과 풀다운-저항 R11 사이에 연결되어 게이트 단자를 통해 풀다운-데이터 DATA_N가 인가된다. 여기서, NMOS트랜지스터 N27는 바이어스 트랜지스터에 해당하는 것으로, 풀다운-데이터 DATA_N가 인가될 경우 항상 턴 온 상태를 유지하여 바이어스 전압을 공급하도록 한다.

또한, 풀다운-저항 R11은 NMOS트랜지스터 N27과 데이터 DQ의 출력단 사이에 연결된다. 그리고, 풀다운-저항 R12는 NMOS트랜지스터 N22~N26와 데이터 DQ의 출력단 사이에 연결된다.

이러한 구성을 갖는 풀업 구동부(310)는 풀업 제어수단인 PMOS트랜지스터 P22~P26를 통해 선택신호 SEL_P<4>~SEL_P<0>를 입력받는다. 여기서, 선택신호 SEL_P<4>~SEL_P<0>는 풀업-코드 Pcode 또는 풀업-데이터 DATA_P를 선택하기 위한 신호에 해당하는 것으로, 선택신호 SEL_P<4>~SEL_P<0>의 출력 여부는 프리-풀업 구동부(110)에서 결정된다.

반면에, 풀다운 구동부(320)는 풀다운 제어수단인 NMOS트랜지스터 N22~N26를 통해 선택신호 SEL_N<4>~SEL_N<0>를 입력받는다. 여기서, 선택신호 SEL_N<4>~SEL_N<0>는 풀다운-코드 Ncode 또는 풀다운-데이터 DATA_N를 선택하기 위한 신호에 해당하는 것으로, 선택신호 SEL_N<4>~SEL_N<0>의 출력 여부는 프리-풀다운 구동부(120)에서 결정된다.

이러한 본 발명은 기생 커패시턴스 성분을 줄일 수 있는 출력 증폭단과 온-다이 터미네이션(On-die termination)에 관한 것이다. 이에 따라, 본 발명은 중앙처리장치(CPU;Central Processing Unit), 메모리, 메모리 컨트롤러 또는 온-다이 터미네이션 기능이 내포된 출력 증폭 단이 필요한 모든 시스템에 적용이 가능하다. 그리고, 그 예로는 DDR3의 데이터 DQ, 데이터 스트로브 신호 DQS,DQSB 출력 핀의 송신 단 등이 있다.

이상에서 설명한 바와 같이, 본 발명은 메인 드라이버에서 하나의 트랜지스터를 통해 데이터와 코드신호를 함께 입력받도록 하여 레이아웃 면적을 줄임과 동시에 기생 커패시턴스를 줄일 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims

데이터와 제 1코드신호를 조합하여 그 결과에 대응하는 선택신호를 출력하고, 상기 데이터를 프리-드라이빙 하는 프리-드라이버; 및

상기 프리-드라이버의 출력에 따라 출력 데이터의 임피던스를 조정하는 메인 드라이버를 포함하되,

상기 메인 드라이버는

상기 선택신호에 따라 상기 출력 데이터의 임피던스를 제어하는 제 1코드 제어수단;

제 2코드신호에 따라 상기 출력 데이터의 임피던스를 제어하는 제 2코드 제어수단; 및

상기 프리-드라이버의 출력 데이터에 따라 상기 제 2코드 제어수단의 출력을 출력단에 전달하는 데이터 제어 수단을 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
제 1항에 있어서, 상기 데이터와 상기 제 1코드신호가 모두 활성화될 경우 상기 선택신호가 활성화되는 것을 특징으로 하는 반도체 장치의 드라이버.
제 1항에 있어서, 상기 제 1코드 제어수단은 전원전압 인가단과 상기 출력단 사이에 연결되어 상기 선택신호에 따라 제어되는 풀업 소자인 것을 특징으로 하는 반도체 장치의 드라이버.
제 1항에 있어서, 상기 제 1코드 제어수단은 접지전압 인가단과 상기 출력단 사이에 연결되어 상기 선택신호에 따라 제어되는 풀다운 소자인 것을 특징으로 하는 반도체 장치의 드라이버.
제 1항에 있어서,

상기 데이터에 따라 상기 출력단에 바이어스 전압을 공급하는 바이어스부;

상기 바이어스부와 상기 출력단 사이에 연결된 제 1저항; 및

상기 제 1코드 제어수단과 상기 출력단 사이에 연결된 제 2저항을 더 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
풀업 데이터와 제 1코드신호를 조합하여 그 결과에 대응하는 제 1선택신호를 출력하고, 상기 풀업 데이터를 프리-드라이빙 하는 프리-풀업 구동부;

풀다운 데이터와 제 2코드신호를 조합하여 그 결과에 대응하는 제 2선택신호를 출력하고, 상기 풀다운 데이터를 프리-드라이빙 하는 프리-풀다운 구동부;

상기 프리-풀업 구동부의 출력에 따라 상기 풀업-데이터의 임피던스를 조정하는 풀업 구동부; 및

상기 프리-풀다운 구동부의 출력에 따라 상기 풀다운-데이터의 임피던스를 조정하는 풀다운 구동부를 포함하되,

상기 풀업 구동부는

상기 제 1선택신호 또는 풀업-코드에 따라 출력 데이터의 임피던스를 제어하는 풀업 코드 제어수단; 및

상기 프리-풀업 구동부의 출력 데이터에 따라 상기 풀업 코드 제어수단의 출력을 출력단에 전달하는 풀업 데이터 제어 수단을 포함하고,

상기 풀다운 구동부는

상기 제 2선택신호 또는 풀다운-코드에 따라 상기 출력 데이터의 임피던스를 제어하는 풀다운 코드 제어수단; 및

상기 프리-풀다운 구동부의 출력 데이터에 따라 상기 풀다운 코드 제어수단의 출력을 상기 출력단에 전달하는 풀다운 데이터 제어 수단을 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
제 6항에 있어서, 상기 풀업 데이터와 상기 제 1코드신호가 모두 활성화될 경우 상기 제 1선택신호가 활성화되는 것을 특징으로 하는 반도체 장치의 드라이버.
제 6항에 있어서, 상기 풀다운 데이터와 상기 제 2코드신호가 모두 활성화될 경우 상기 제 2선택신호가 활성화되는 것을 특징으로 하는 반도체 장치의 드라이버.
제 6항에 있어서, 상기 풀업 코드 제어수단은 복수개의 풀업 소자를 포함하고 상기 복수개의 풀업 소자 중 적어도 어느 하나의 풀업 소자는 상기 제 1선택신호에 의해 제어되는 것을 특징으로 하는 반도체 장치의 드라이버.
제 6항에 있어서, 상기 풀다운 코드 제어수단은 복수개의 풀다운 소자를 포함하고 상기 복수개의 풀다운 소자 중 적어도 어느 하나의 풀다운 소자는 상기 제 2선택신호에 의해 제어되는 것을 특징으로 하는 반도체 장치의 드라이버.
제 6항에 있어서,

상기 풀업 데이터에 따라 상기 출력단에 바이어스 전압을 공급하는 풀업 바이어스부; 및

상기 풀다운 데이터에 따라 상기 출력단에 바이어스 전압을 공급하는 풀다운 바이어스부를 더 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
제 11항에 있어서,

상기 풀업 바이어스부와 상기 출력단 사이에 연결된 제 1풀업 저항;

상기 풀업 코드 제어수단과 상기 출력단 사이에 연결된 제 2풀업 저항;

상기 풀다운 바이어스부와 상기 출력단 사이에 연결된 제 1풀다운 저항; 및

상기 풀다운 코드 제어수단과 상기 출력단 사이에 연결된 제 2풀다운 저항을 더 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
풀업 데이터와 제 1코드신호를 조합하여 그 결과에 대응하는 제 1선택신호를 출력하고, 상기 풀업 데이터를 프리-드라이빙 하는 프리-풀업 구동부;

풀다운 데이터와 제 2코드신호를 조합하여 그 결과에 대응하는 제 2선택신호를 출력하고, 상기 풀다운 데이터를 프리-드라이빙 하는 프리-풀다운 구동부;

상기 제 1선택신호에 따라 상기 풀업-데이터의 임피던스를 조정하는 풀업 구동부; 및

상기 제 2선택신호에 따라 상기 풀다운-데이터의 임피던스를 조정하는 풀다운 구동부를 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
제 13항에 있어서, 상기 풀업 데이터와 상기 제 1코드신호가 모두 활성화될 경우 상기 제 1선택신호가 활성화되는 것을 특징으로 하는 반도체 장치의 드라이버.
제 13항에 있어서, 상기 풀다운 데이터와 상기 제 2코드신호가 모두 활성화될 경우 상기 제 2선택신호가 활성화되는 것을 특징으로 하는 반도체 장치의 드라이버.
제 13항에 있어서, 상기 풀업 구동부는 상기 제 1선택신호에 의해 제어되는 복수개의 풀업 소자를 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
제 13항에 있어서, 상기 풀다운 구동부는 상기 제 2선택신호에 의해 제어되는 복수개의 풀다운 소자를 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
제 13항에 있어서, 상기 풀업 구동부는

상기 풀업 데이터에 따라 출력단에 바이어스 전압을 공급하는 풀업 바이어스부;

상기 풀업 바이어스부와 상기 출력단 사이에 연결된 제 1풀업 저항; 및

상기 풀업 구동부의 출력단에 연결된 제 2풀업 저항을 더 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.
제 13항에 있어서, 상기 풀다운 구동부는

상기 풀다운 데이터에 따라 출력단에 바이어스 전압을 공급하는 풀다운 바이어스부;

상기 풀다운 바이어스부와 상기 출력단 사이에 연결된 제 1풀다운 저항; 및

상기 풀다운 구동부의 출력단에 연결된 제 2풀다운 저항을 더 포함하는 것을 특징으로 하는 반도체 장치의 드라이버.