KR100894593B1 - 컬러 화상 표시 장치 - Google Patents

컬러 화상 표시 장치 Download PDF

Info

Publication number
KR100894593B1
KR100894593B1 KR1020020085895A KR20020085895A KR100894593B1 KR 100894593 B1 KR100894593 B1 KR 100894593B1 KR 1020020085895 A KR1020020085895 A KR 1020020085895A KR 20020085895 A KR20020085895 A KR 20020085895A KR 100894593 B1 KR100894593 B1 KR 100894593B1
Authority
KR
South Korea
Prior art keywords
coefficients
data
display
ratio
cell
Prior art date
Application number
KR1020020085895A
Other languages
English (en)
Other versions
KR20030074112A (ko
Inventor
아와모또겐지
이리에가쯔야
다까야마구니오
하시모또야스노부
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030074112A publication Critical patent/KR20030074112A/ko
Application granted granted Critical
Publication of KR100894593B1 publication Critical patent/KR100894593B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/20—Function-generator circuits, e.g. circle generators line or curve smoothing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Image Processing (AREA)

Abstract

셀 배열이 정방 배열이 아닌 표시면에서 해상도가 표시면과 다른 화상을 고 품위로 표시한다. 입력 화상 데이터에 대하여, 정수비 M:N의 해상도 변환과 직선 표시 품질을 높이는 데이터 보정을 겸하는 가중치 부여 가산 연산을 행한다.
Figure R1020020085895
PDP, 컨볼루션, 정방 배열, 격벽

Description

컬러 화상 표시 장치{COLOR IMAGE DISPLAY DEVICE}
도 1은 본 발명에 따른 표시 장치의 구성도.
도 2는 본 발명에 따른 PDP의 셀 구조를 도시하는 도면.
도 3은 격벽 패턴을 도시하는 도면.
도 4는 셀 배열의 모식도.
도 5는 컬러 표시 화소의 구성을 도시하는 도면.
도 6은 데이터 변환 회로의 개략도.
도 7은 데이터 변환 회로의 주요부의 구성도.
도 8은 정방 배열로부터 델타 배열로의 포맷 변환의 설명도.
도 9는 컨볼루션 연산의 설명도.
도 10은 정방 배열 화면에서의 라인 표시의 점등 패턴 및 델타 배열 화면에서의 단순한 라인 표시의 점등 패턴을 도시하는 도면.
도 11은 데이터 보정을 행하는 경우의 델타 배열 화면에서의 단일 발광색 라인 표시의 점등 패턴을 도시하는 도면.
도 12는 데이터 변환 동작의 타이밍을 도시하는 도면.
도 13은 3:2 해상도 변환을 행하는 경우의 연산의 일례를 도시하는 도면.
도 14는 연산의 간략화를 도시하는 도면.
도 15는 2:1 해상도 변환을 행하는 경우의 연산의 일례를 도시하는 도면.
도 16은 연산의 간략화를 도시하는 도면.
도 17은 본 발명의 데이터 변환을 행하는 경우의 단일 발광색 라인 표시의 점등 패턴을 도시하는 도면.
도 18은 본 발명의 데이터 변환을 행하는 경우의 단일 발광색 라인 표시의 점등 패턴을 도시하는 도면.
도 19는 해상도 변환과 데이터 보정을 순서대로 행하는 경우의 단일 발광색 라인 표시의 점등 패턴을 도시하는 도면.
도 20은 해상도 변환과 데이터 보정을 순서대로 행하는 경우의 단일 발광색 라인 표시의 점등 패턴을 도시하는 도면.
도 21은 데이터 변환 회로의 다른 구성을 도시하는 도면.
도 22는 본 발명에 따른 다른 표시 장치의 구성도.
도 23은 격벽 패턴의 다른 예를 도시하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
51, 52, 53 : 셀
R, G, B : 발광색(발색)
1 : PDP(표시 디바이스)
70, 70b, 70c : 데이터 변환 회로
100, 100c : 표시 장치(컬러 화상 표시 장치)
71 : 해상도 판별 회로
72, 72b : 메모리 회로
73, 73b : 연산 회로
D12 : 프레임 데이터
80 : 구동 회로
74 : 제어 회로(연산 제어 회로)
743 : 계수 메모리
본 발명은 정방 배열의 화상을 비정방 셀 배열의 화면에 의한 표시를 위한 데이터 변환 회로 및 컬러 화상 표시 장치에 관한 것으로, 특히 PDP(Plasma Display Panel)를 이용한 표시에 적합하다.
최근, 텔레비전 및 컴퓨터 출력의 고화질화가 진행되고 있으며, 자연 화상이나 문자 화상 등의 화상의 종류에 관계없이 고품위의 표시가 가능한 표시 장치가 기대되고 있다.
대화면을 갖는 표시 디바이스로서 면 방전 형식의 AC형 PDP가 상품화되고 있다. 여기서 말하는 면 방전 형식은 휘도를 확보하는 표시 방전에 있어서, 양극 및 음극이 되는 제1 및 제2 표시 전극을, 전면측 또는 배면측의 기판 상에 평행하게 배열하는 형식이다. 면 방전형 PDP의 전극 매트릭스 구조로서는, 표시 전극쌍과 교차하도록 어드레스 전극을 배열한 "3전극 구조"가 일반적이다. 표시에 있어서는 표시 전극쌍의 한쪽을 매트릭스 표시에 있어서의 행 선택을 위한 스캔 전극으로서 이용하고, 스캔 전극과 어드레스 전극 사이에서 어드레스 방전을 생기게 함으로써, 표시 내용에 따라 벽 전하를 제어하는 어드레싱이 행해진다. 또, 이하에서는 화상에서의 행 방향의 화소열 및 표시면에서의 행 방향의 셀열을 "라인"이라고 한다. 또한, 특히 구별이 필요한 경우에는 표시면의 라인을 "표시 라인"이라고 한다.
일본 특개평9-50768호 공보에는 3전극 면방전형 PDP에서, 표시 라인을 따른 방향(일반적으로 수평 방향)에 방전 공간을 구획하는 복수의 띠 형상의 격벽을 규칙적으로 사행시킴으로써, 열(컬럼)을 따른 방향(일반적으로 수직 방향)의 방전 간섭을 방지하는 변형 스트라이프 격벽 구조가 제안되어 있다. 각 격벽은 그와 서로 이웃하는 격벽과 함께, 확대부와 협착부가 교대로 배열되는 열 공간을 형성한다. 확대부의 위치는 서로 이웃하는 열끼리 어긋나 있으며, 각 확대부에 셀이 형성된다. 각 열 공간에 1색씩, 서로 이웃하는 열 공간끼리 발광색이 달라지도록, 컬러 표시를 위한 R, G, B의 형광체가 배치된다. 3색의 배치 형태는, 소위 델타 배열(Delta Tri-color Arrangement)이다. 델타 배열은 표시 라인 방향에서 셀의 폭이 화소 피치의 1/3보다 크고 정방 배열에 비하여 개구율이 크기 때문에, 보다 고휘도의 표시를 행할 수 있다. 종래, 델타 배열의 PDP를 이용한 컬러 화상 표시에 있어서는 각 표시 라인이 각 어드레스 전극을 따른 셀열로부터 1개씩 고정적으로 선택한 셀로 구성되어 있었다.
한편, 일반적인 정방 셀 배열의 표시 디바이스를 갖는 표시 장치에 있어서, 여러가지 사이즈의 입력 화상을 표시하기 위해서, 화상 사이즈를 표시 디바이스에 정합하는 해상도 변환이 행해지고 있다. 수평 방향의 사이즈 변경은, 아날로그 화상 신호를 디지털 화상 데이터로 변환할 때에, 샘플링 클럭의 타이밍을 조정함으로써 행해진다. 수직 방향의 사이즈 변경은 복수의 라인의 데이터에 기초하는 보간 연산에 의해 행해진다. 예를 들면, 상하 2라인 사이의 데이터의 평균값으로부터 새롭게 1라인의 데이터를 작성하여, 원래의 2라인 사이에 삽입하면, 라인 수를 2배로 할 수 있다. 또한, 작성한 1라인의 데이터를, 원래의 2라인 대신에 출력하면, 라인 수를 1/2로 할 수 있다.
종래에는 델타 배열의 표시면을 채용했을 때에 다음의 두 가지 현상이 있어, 표시가 부자연스럽게 된다고 하는 문제가 있었다.
(1) 서로 이웃하는 셀의 위치가 수직 방향으로 어긋나 있기 때문에, 수평 방향의 직선을 표시하고자 할 때에 선이 지그재그로 보인다.
(2) 수평 방향 및 수직 방향에 대하여 경사진 직선을 표시하고자 할 때에 발광 셀의 간격이 불균일하게 된다.
본 발명은 셀 배열이 정방 배열이 아닌 표시면에 있어서 해상도가 표시면과 다른 화상을 고품위로 표시하는 것을 목적으로 하고 있다. 다른 목적은 복수 그대로의 해상도 변환을 염가인 회로로 실현하는 것이다.
본 발명에서는, 입력 화상에 있어서의 복수 화소의 데이터를 가중치 부여하 여 가산하는 연산, 즉 컨볼루션 연산에 의해, 표시면의 각 셀의 표시 데이터가 생성된다. 연산에 있어서의 가중치는, 정수비 M:N의 해상도 변환과 직선 표시 품질을 높이는 데이터 보정을 동시에 행하도록 설정된다. 해상도 변환은 수직 방향 및 수평 방향 중 적어도 한쪽의 화소 수를 변경하는 처리이다. 데이터 보정은 입력 화상의 화소의 휘도를 동일 발색(發色)의 서로 이웃하는 셀에 분산시키는 처리이며, 직선이 지그재그로 보이는 문제를 경감한다. 해상도 변환과 데이터 보정을 동시에 행함으로써, 이들을 순서대로 행하는 경우와 비교하여 선명한 표시가 가능하게 된다.
컨볼루션 연산에서는 가중치를 전환함으로써 연산 내용을 변경할 수 있기 때문에, 해상도 변환의 비율을 용이하게 변경할 수 있다. 입력 화상의 해상도를 판별하는 회로와, 판별 결과에 따라 가중치를 전환하는 컨트롤러를 갖는 표시 장치는 VGA, XGA, 하이비젼 규격 등의 각종 화상을 표시할 수 있다.
동일 발색의 셀열 중의 서로 이웃하는 셀열끼리에 있어서 열 방향의 셀 위치가 어긋난 셀 배열은 정방 배열이 아니다. 이러한 배열을 갖는 표시 디바이스에서는, 표시면의 전체 셀에 일률적이지 않고, 셀을 2개의 그룹으로 나누어 그룹마다 내용이 다른 연산을 행하고, 또는 한쪽 그룹에 대해서만 연산을 행할 필요가 있다. 이 때문에, 연산 시에는 그룹별로 가중치(연산의 계수)를 전환한다.
〈실시예〉
〔컬러 화상 표시 장치의 개요〕
도 1은 본 발명에 따른 표시 장치의 구성도이다. 표시 장치(100)는 정방 배 열이 아닌 표시면을 갖는 면 방전 AC형 PDP(1), PDP(1)의 셀에 전력을 공급하는 구동 회로(80), 화상 출력 장치로부터의 신호를 받는 입력 인터페이스(60), 및 본 발명에 특유한 요소인 데이터 변환 회로(70)로 구성되어 있으며, 벽걸이형 텔레비전 수상기, 컴퓨터 시스템의 모니터 등으로 이용된다.
PDP(1)에서는 표시 방전을 생기게 하기 위한 표시 전극 X 및 표시 전극 Y가 동일 기판 위에 배열되고, 표시 전극 X 및 표시 전극 Y와 교차하도록 어드레스 전극 A가 배열되어 있다. 표시 전극 X 및 표시 전극 Y는 표시면의 수평 방향으로 연장되고, 서로 이웃하는 표시 전극 X 및 표시 전극 Y가 면 방전을 생기게 하기 위한 전극쌍을 구성한다. 전극쌍은 표시면에서의 1개의 표시 라인을 획정한다. 배열의 양단을 제외한 표시 전극은 2개의 표시 라인(홀수 라인 및 짝수 라인)에 관한 것이며, 양단의 표시 전극은 1개의 표시 라인에 관한 것이다. 표시 전극 Y는 어드레싱 시에 라인 선택을 위한 스캔 전극으로서 이용된다.
구동 회로(80)는 드라이버 컨트롤러(81), 서브 프레임 처리부(82), 방전용 전원(83), X 드라이버(84), Y 드라이버(86), 및 A 드라이버(88)를 갖고 있다. 구동 회로(80)에는 데이터 변환 회로(70)로부터 프레임 데이터 D12와 함께 동기 신호 S22가 인가된다. 서브 프레임 처리부(82)는 전단으로부터의 프레임 데이터 D12를 계조 표시를 위한 서브 프레임 데이터 Dsf로 변환한다. 서브 프레임 데이터 Dsf는 프레임(다치 화상)을 나타내는 복수의 서브 프레임(2치 화상)의 각각에서의 셀의 발광(점등이라고도 함)의 필요 여부, 엄밀하게는 어드레스 방전의 필요 여부를 나타낸다. X 드라이버(84)는 표시 전극 X에 대한 전위 설정 수단이다. Y 드라이버(86)는 스캔 회로를 구비하고 있으며, 표시 전극 Y에 대한 개별적인 전위 제어 및 일괄적인 전위 제어가 가능하게 구성되어 있다. 스캔 회로는 어드레싱에서의 라인 선택을 위한 전위 설정 수단이다. 어드레스 드라이버(88)는 서브 프레임 데이터 Dsf에 기초하여 어드레스 전극 A의 전위를 제어한다.
입력 인터페이스(60)는 입력 화상 신호 S10에 대하여 아날로그/디지털 변환 및 감마 보정을 행한다. 아날로그/디지털 변환에서는 샘플링 타이밍의 조정에 의해 입력 화상에서의 라인의 화소 수, 즉 수평 방향의 해상도를 PDP(1)의 셀 수에 맞도록 증감한다. 감마 보정은 PDP(1)의 휘도 재현 특성에 적합하도록 데이터값을 조정하는 처리이다. 또한, 입력 인터페이스(60)는 타이밍 컨트롤러를 갖고 있으며, 외부 장치로부터의 동기 신호 S20에 기초하여, 후단의 동작에 필요한 동기 신호 S21을 생성한다. 사용자 셀렉트 신호 S30은 그대로 데이터 변환 회로(70)로 출력된다. 데이터 변환 회로(70)는 정방 배열의 입력 화상을 정방 배열이 아닌 표시면에서 표시하기 위한 화상 처리를 행한다. 데이터 변환 회로(70)의 구성 및 화상 처리의 내용은 후에 상세하게 설명한다.
도 2는 본 발명에 따른 PDP의 셀 구조를 도시하는 도면이고, 도 3은 격벽 패턴을 도시하는 도면이다. 도 3에서는 표시 전극 Y에 대하여 참조 부호 「Y」로, 배열 순서를 도시하는 첨자를 붙이고 있다.
PDP(1)는 한 쌍의 기판 구조체(기판 위에 셀 구성 요소를 설치한 구조체)로 이루어진다. 표시면을 구성하는 각 셀에서, 한 쌍의 표시 전극 X, Y와 어드레스 전극 A가 교차한다. 표시 전극 X, Y는 전면측의 유리 기판(11)의 내면에 배열되어 있으며, 각각은 투명 도전막(41)과 금속막(버스 전극)(42)으로 이루어진다. 표시 전극 X, Y를 피복하는 유전체층(17)의 표면에는 보호막(18)으로서 마그네시아(MgO)가 피착되어 있다. 어드레스 전극 A는 배면측의 유리 기판(21)의 내면에 배열되어 있으며, 유전체층(24)에 의해 피복되어 있다. 유전체층(24)의 위에는 높이 150㎛ 정도의 사행하는 띠 형상의 격벽(29)이 어드레스 전극 A의 배열 간극마다 1개씩 설치되어 있다. 이들 격벽(29)에 의해 방전 공간이 수평 방향을 따라 일정 간격마다 구획되어 있다. 서로 이웃하는 격벽에 끼워진 방전 공간인 열 공간(31)은 모든 표시 라인에 걸쳐 연속하고 있다. 그리고, 어드레스 전극 A의 상방 및 격벽(29)의 측면을 포함해서 배면측의 내면을 피복하도록, 컬러 표시를 위한 R(적), G(초록), B(청)의 3색의 형광체층(28R, 28G, 28B)이 설치되어 있다. 도 2의 이탤릭 문자(R, G, B)는 형광체의 발광색을 나타낸다. 형광체층(28R, 28G, 28B)은 방전 가스가 방사한 자외선에 의해 국부적으로 여기되어 발광한다.
도 3에 도시한 바와 같이, 모든 격벽(29)은 확대부와 협착부가 교대로 배열되는 열 공간을 형성하도록 사행하고 있으며, 서로 이웃하는 열 공간끼리로 확대부의 열 방향 위치가 열 방향 셀 피치의 절반만큼 어긋나 있다. 셀은 각 확대부에 형성되지만, 도 3에서는 대표적으로 1표시 라인분의 셀(51, 52, 53)을 쇄선의 원으로 나타내고 있다. 표시 라인은 수평 방향의 최소폭(1화소폭)의 직선을 표시할 때에 점등시켜야 되는 셀의 집합이다.
도 4는 셀 배열의 모식도이고, 도 5는 컬러 표시의 화소의 구성을 도시하는 도면이다.
도 4에서, 셀(51)의 발광색은 R(적), 셀(52)의 발광색은 G(초록), 셀(53)의 발광색은 B(청)이다. 도 4에 도시한 바와 같이, PDP(1)에서는 각 열 공간에 대응한 셀의 집합인 셀열, 즉 수직 방향으로 일직선 형상으로 배열되는 셀의 발색이 동일하고, 서로 이웃하는 셀열의 발색이 다르고, 또한 동일 발색의 셀열의 집합(예를 들면 R의 셀(51)의 집합)에 있어서의 서로 이웃하는 셀열끼리에 열 방향의 셀 위치가 어긋나 있다. 컬러 표시를 위한 3색의 배치 형태는, 소위 델타 배열이다.
도 5에 도시한 바와 같이 표시면은 수직 방향으로 2셀마다, 수평 방향으로 3셀마다 구분되고, 3개의 셀을 1조로 한 화소(도트라고도 함)(50A, 50B)가 구성된다. 수평 방향으로 배열되는 2개의 서로 이웃한 도트(50A, 50B) 중, 한쪽의 도트(50A)는 역삼각형의 삼각 배열의 셀군이 되고, 다른 쪽의 도트(50B)는 정삼각형의 삼각 배열의 셀군이 된다. 도트(50A)에서는 스캔 전극으로서의 표시 전극 Y에 대하여, R의 셀 및 B의 셀의 중심이 상측에 위치하고, G의 셀의 중심이 하측에 위치한다. 반대로, 도트(50B)에서는 표시 전극 Y에 대하여 G의 셀의 중심이 상측에 위치하고, R의 셀 및 B의 셀의 중심이 하측에 위치한다. 여기서, 도트(50A)에서의 R의 셀, 도트(50A)에서의 B의 셀, 및 도트(50B)에서의 G의 셀을 "상 시프트 셀"이라고 정의하고, 도트(50A)에서의 G의 셀, 도트(50B)에서의 R의 셀, 및 도트(50B)에서의 B의 셀을 "하 시프트 셀"이라고 정의한다.
이러한 구성의 PDP(1)에 의한 표시에 있어서는, 포맷 변환 및 라인 표시의 품위를 높이는 데이터 보정이 필요하다. 또한, 입력 화상의 도트 수가 표시면의 도트 수와 다른 경우에는 해상도 변환이 필요하다. 데이터 변환 회로(70)는 이들 3개의 화상 처리를 겸하는 컨볼루션 연산을 행한다.
〔데이터 변환 회로의 구성〕
도 6은 데이터 변환 회로의 개략도이다. 데이터 변환 회로(70)는 해상도 판별 회로(71), 메모리 회로(72), 연산 회로(73), 및 제어 회로(74)로 이루어진다. 데이터 변환 회로(70)에는 화상 데이터 D11, 동기 신호 S21, 및 사용자 셀렉트 신호 S30이 입력된다. 사용자 셀렉트 신호 S30은 텔레비전 화상 입력과 컴퓨터 화상 입력과의 전환, 원하는 화질(선명도) 등의 사용자가 지정한 사항을 나타낸다.
해상도 판별 회로(71)는 입력 화상이 표준 텔레비전 화상, 하이비전 화상, VGA 사양의 화상, XGA 사양의 화상, 및 그 밖의 어느 화상인지를 판별한다. 화상의 규격을 알면 해상도도 알 수 있다. 텔레비전 영상과 컴퓨터 화상에서는 요구되는 화질이 서로 다르기 때문에, 화상에 적합한 처리를 행하는 것이 바람직하다. 해상도 판별 회로(71)가 출력하는 판별 신호 S71에 어떠한 처리를 대응시킬지에 대해서는, 미리 여러가지 화상의 표시 결과를 객관적으로 평가하여 정해 둔다. 또, 본 예에서는 사용자가 기호에 따라 처리를 선택할 수도 있다.
도 7은 데이터 변환 회로의 주요부의 구성도이다. 도 7에서는 도 6에 도시한 구성 중의 해상도 판별 회로(71)를 생략하고, 다른 부분을 자세히 그리고 있다. 도 7에서, MULT는 승산기, ADD.는 가산기, DIV.는 제산기이다. 메모리 회로(72)는 2라인분의 입력 데이터를 기억하는 2단 구성의 라인 메모리를 갖고, 도트 배열 순서로 입력되는 화상 데이터 D11을 리얼타임으로 출력함과 함께, 1라인 전송 시간의 지연을 가한 화상 데이터 D11 및 2라인 전송 시간의 지연을 가한 화상 데이터 D11 을 출력한다. 이에 의해, 합계 3라인에서의 수평 방향 동일 위치의 도트의 데이터가 동시에 연산 회로(73)에 인가된다. 연산 회로(73)에서, 승산기는 입력 데이터와 계수 K1, K2, K3과의 승산을 행한다. 계수 K1, K2, K3은 미리 제어 회로(74)의 계수 메모리(743)에 기억되어 있는 복수의 계수조 G1, G2 … GN 중의 1조이다. 제어 회로(74)에서, 도트·라인 판정 회로(741)에 의해, 연산 회로(73)에의 데이터 입력에 호응하여 그 데이터의 라인 위치 및 도트 위치가 판정된다. 도트·라인 판정 회로(741)의 출력과 전단으로부터의 판정 신호 S71과의 조합에 따라, 메모리 컨트롤러(742)는 1조의 계수 K1, K2, K3을 계수 메모리(743)로부터 판독한다. 후술하는 간헐 동작인 경우에는 1도트 걸러 승산기에 인가하는 계수가 전환되고, 연속 동작인 경우에는 도트마다 계수가 전환된다. 또, 승산기에 계수 K1, K2, K3을 인가하는 데 호응하여, 이들 계수 K1, K2, K3의 합(K1+K2+K3)을 가산기로 구하여 제산기에 인가하는데, 도시한 구성에 한하지 않고, 미리 모든 계수조에 대하여 계수의 합을 구하여 계수 메모리(743)에 기억시켜 두고, 계수조 및 계수의 합을 판독하여 연산 회로(73)에 인가해도 된다.
입력되는 화상 데이터 D11은 1도트에 관하여 R 데이터, G 데이터, B 데이터의 3개로 이루어진다. 이 1도트분의 데이터를 R, G, B의 순서로 직렬 전송하고, 1개의 연산 회로(73)로 순서대로 처리할 수 있다. 이 경우에는 도 7의 회로는 1개로 충분하다. 또한, 도 7의 회로를 3개 형성하여, R 데이터, G 데이터, B 데이터를 병렬로 처리하는 구성이어도 된다. 이 경우, 도트·라인 판정 회로(741), 메모리 컨트롤러(742), 및 계수 메모리(743)는 3개의 회로에 공통으로 충분하고, 3개의 다른 연산 처리를 일제히 실행할 수 있는 구성이면 된다. 회로를 3개 형성하는 경우에는 1개인 경우에 비하여 연산 처리의 속도를 약 3배(처리 시간을 1/3)로 할 수 있다.
〔포맷 변환〕
일반적으로, 화상 소스는 정방 배열의 화면에서의 표시를 전제로 작성되어 있다. 정방 배열의 화상을 표시하기 위해서, 데이터 변환 회로(70)는 정방 배열로부터 델타 배열에의 포맷 변환을 행한다. 여기서 말하는 정방 배열은, 도트가 RGB 1조의 셀로 이루어지고, 도트 형상이 정방형인 화면 구성을 의미한다. 또한, 델타 배열은 상술한 바와 같이 동일한 발색의 셀군에 있어서 수평 방향 1셀마다 셀 중심이 수직 방향으로 시프트한 화면 구성을 의미하고, 델타 배열 화면은 상 시프트 셀과 하 시프트 셀로 구성된다.
도 8은 정방 배열로부터 델타 배열에의 포맷 변환의 설명도이다. 도 8의 (a)는 상 시프트 셀 A를 정방 배열 화면의 셀 중심에 일치시키는 변환 처리를 도시하고(하 시프트 셀 B를 일치시켜도 됨), 도 8의 (b)는 서로 이웃하는 상 시프트 셀 및 하 시프트 셀 B로 이루어지는 셀쌍의 수직 방향 중심을 정방 배열 화면의 셀의 수직 방향 중심으로 일치시키는 변환 처리를 나타내고 있다. 본 발명의 실시에는 이들 2개의 처리 중 어느 한쪽을 실행하는 형태와, 쌍방을 전환하여 실행하는 형태가 있다.
도 8의 (a)에서는 상 시프트 셀 A에 대해서는 정방 배열 화면에서의 m번째 라인 내에 위치하기 때문에, 정방 배열 화면에서의 m번째 라인의 데이터를 그대로 배분한다. 하 시프트 셀 B에 대해서는 m번째 라인과 (m+1)번째 라인에 걸치기 때문에, m번째 라인과 (m+1)번째 라인의 데이터 평균값을 배분한다. 상 시프트 셀 A에 대하여 실질적으로 처리를 행하지 않고, 하 시프트 셀 B만 처리를 행하기 때문에, 연산 동작은 1셀 걸러 연산하는 간헐 동작이 된다.
도 8의 (b)에서는 상 시프트 셀 A에 대해서는 (m-1)번째 라인과 m번째 라인에 걸치기 때문에, 이들 2라인의 데이터를 가중 평균하여 배분한다. 마찬가지로 하 시프트 셀 B에 대해서는 m번째 라인과 (m+1)번째 라인의 데이터를 가중 평균하여 배분한다. 상 시프트 셀 A 및 하 시프트 셀 B의 쌍방에 대하여 처리를 행하기 때문에, 연산 동작은 연속 동작이 된다.
도 9는 컨볼루션 연산의 설명도이다. 상술한 메모리 회로(72)는 2라인의 데이터 지연 기능을 갖기 때문에, (m-1)번째 라인, m번째 라인, 및 (m+1)번째 라인 중, 수평 방향 도트 위치를 동일하게 하는 수직 방향 인접 3도트에 기초하는 연산을 행할 수 있다. 입력 화상에 있어서의 주목 도트와 그 상하의 도트의 휘도값 D1, D2, D3을 판독하고, 도트 위치마다 계수 K1∼K3을 정한 연산 매트릭스(91)를 적용하여 표시면에서의 주목 셀의 표시 휘도값 d1을 산출한다. 연산식은 d1=(K1·D1+K2·D2+K3·D3)/(K1+K2+K3)이다. 계수 K1∼K3을 적절하게 선택함으로써, 다양한 점등 패턴을 얻을 수 있다. 연산 시에 주목 도트의 시프트 상태(상 시프트 셀 또는 하 시프트 셀)에 맞게, 계수를 적절하게 교체시키는 것이 중요하다.
〔데이터 보정〕
우선, 보정의 필요성을 설명한다. 도 10은 정방 배열 화면에서의 라인 표시의 점등 패턴 및 델타 배열 화면에서의 단순한 라인 표시의 점등 패턴을 도시한다. 도 10의 (a), (b)의 좌측이 정방 배열 화면이고, 우측이 델타 배열 화면이다. 도 10의 (a)에 도시한 바와 같이, 백색의 수평 라인의 표시에 있어서는 백색이 3색의 혼합색이므로(도트를 구성하는 3개의 셀이 점등하므로), 델타 배열이어도 정방 배열과 거의 마찬가지로 표시가 직선 라인으로 보인다. 즉, 표시 품질은 양호하다. 이에 대하여, 1개의 셀의 발광으로 표현되는 색(적색, 녹색, 또는 청색)의 수평 직선 패턴의 표시에서는 도 10의 (b)에 도시한 바와 같이, 델타 배열 화면의 표시가 지그재그로 보인다. 이 문제를 해결하기 위해서, 데이터 변환 회로(70)는 컨볼루션 연산에 의한 데이터 보정을 행한다. 도 11은 데이터 보정을 행하는 경우의 델타 배열 화면에서의 단일 발광색 라인 표시의 점등 패턴을 도시한다.
간헐 동작의 연산 처리를 행하는 경우를 생각한다. 여기서의 입력 화상은 정방 배열 화면에서 m번째 라인 중 1색(예를 들면 R)의 셀만을 점등시키는 수평 직선 패턴을 포함하고 있다(도 10의 (b) 참조).
상 시프트 셀은 그대로 미처리로 하고, 하 시프트 셀은 그 하측의 인접 셀 사이에서 평균값을 계산한다. 이 때의 계수 (K2, K1, K3)로서는 상 시프트 셀에 대하여 (0, 1, 0), 하 시프트 셀에 대해서는 (0, 1, 1)을 적용하면 된다. 도 5에 도시한 바와 같이 1도트째는 R, B 셀이 상 시프트이므로, 이들에 계수조 (0, 1, 0)를 적용하고, G 셀이 하 시프트이므로, 여기에 계수조 (0, 1, 1)를 적용한다. 2도트째에서는 R, B 셀은 하 시프트가 되고, G 셀은 상 시프트가 되므로, 이 2개의 계수조를 교체시키면 된다. 이러한 연산에 의한 표시에서는 도 11의 (a)와 같이 하 시프트 셀이 점등하는 부분에서 점등 휘도가 1/2로 되고, 동시에 그 상측의 셀이 나머지 1/2의 휘도로 보간 점등을 한다. 이에 의해, 하 시프트 셀의 2개의 점등 셀의 수직 방향 중심 위치가, 상 시프트 셀의 수직 방향 위치에 일치하기 때문에, 결과적으로 수평 직선 패턴의 표시에 있어서의 "불규칙 현상"이 저감된다. 경사진 직선 패턴의 표시에 있어서도 마찬가지의 효과가 있다.
다음으로, 연속 동작의 연산 처리를 행하는 경우를 생각한다. 계수 (K2, K1, K3)의 일례로서, 상 시프트 셀에 대하여 (1, 3, 0)을, 하 시프트 셀에 대해서는 (0, 3, 1)을 적용한다. 이 경우, m번째 라인의 상 시프트 셀의 휘도 데이터에는 (m-1)번째 라인의 입력 휘도 데이터를 조금 가산하고, 하 시프트 셀의 휘도 데이터에는 (m+1)번째 라인의 입력 휘도 데이터를 조금 가산하게 된다. 이러한 연산에 의한 표시에서는 도 11의 (b)와 같이 점등하는 상 시프트 셀 및 하 시프트 셀 각각의 상하 양측의 셀을, 원래의 점등 셀 휘도의 일부를 분배하여 보간 점등시키게 된다. 그 결과, 수평 직선 패턴의 표시에 있어서의 불규칙 현상이 저감된다. 경사진 직선 패턴의 표시에 있어서도 마찬가지의 효과가 있다. 또, 예시에서는 계수 K1에 대한 K2 및 K3의 비율을 3:1로 하였지만, 다른 비율을 설정함으로써 보간 점등 휘도를 제어하여, 화상 보정의 특성을 조정할 수 있다.
〔해상도 변환〕
VGA 화상의 도트 수는 640×480이고, 수직 방향의 도트 수(즉, 라인 수) 480은 대략적으로는 500이다. 마찬가지로, XGA 화상(1024×768)의 라인 수는 대략적으로는 750이고, 하이비전 1080i(1920×1080)의 라인 수는 대략적으로는 1000이다. 따라서, 예를 들면 PDP(1)가 VGA 사양인 경우, XGA 화상의 표시에 있어서 3:2, 하이비전의 표시에 있어서 2:1의 해상도 변환(엄밀하게는, 수직 방향의 해상도 변환)이 필요하다. 또한, PDP(1)가 XGA 사양인 경우, VGA 화상의 표시에 있어서 2:3의 해상도 변환이 필요하다.
도 12는 데이터 변환 동작의 타이밍을 도시한다. 도 12의 (a)의 예시는 3:2의 해상도 변환을 행하는 경우이고, 도 12의 (b)의 예시는 2:3의 해상도 변환을 행하는 경우이다. 도 7의 구성의 데이터 변환 회로(70)에는 입력 화상이 라인 순서(A, B, C, D, …)로 입력된다. 데이터 변환 회로(70)는 컨볼루션 연산에 필요한 복수 라인의 데이터가 갖추어지는 것을 대기하여 연산을 행하고, 표시 라인 a, b, c, d, …의 데이터를 출력한다. 동작 형태는, 소위 파이프라인 동작이다.
도 12의 (a)에서, 라인 A의 데이터 입력 시에는 라인 A의 데이터는 1단째의 라인 메모리에 기억된다. 다음으로, 라인 B의 데이터 입력 시에는 라인 A의 데이터는 2단째의 라인 메모리로 옮겨지고, 라인 B의 데이터가 1단째의 라인 메모리에 기억된다. 다음으로 라인 C의 데이터 입력 시에는 라인 A, 라인 B, 및 라인 C의 데이터가 연산에 이용되고, 그 연산 결과가 표시 라인 a의 데이터로서 출력된다. 그와 동시에, 라인 B의 데이터는 2단째의 라인 메모리로 옮겨지고, 라인 C의 데이터는 1단째의 라인 메모리에 기억된다. 라인 메모리에의 기억은 덮어쓰기 형식이고, 연산에 이용된 데이터는 새로운 데이터의 기억에 의해 소실된다. 라인 D의 데이터 입력 시에는 1단째 및 2단째의 라인 메모리에의 데이터의 기입과 병행하여, 라인 B, 라인 C, 및 라인 D의 데이터에 기초한 연산이 행해지고, 그 연산 결과가 표시 라인 b의 데이터로서 출력된다. 이와 같이 본 발명의 데이터 변환에서는 입력 3라인당 출력 2라인을 얻는 해상도 변환에 있어서, 4라인의 입력 데이터를 이용하여 2라인의 출력 데이터를 작성한다. 즉, 데이터 변환 회로(70)는 정수비 M:N(M>N)의 해상도 변환에 있어서, (M+1)개의 라인 데이터에 기초하는 컨볼루션 연산을 행한다. 이에 의해, 포맷 변환, 데이터 보정, 및 해상도 변환을 동시에 행하는 것, 즉 세 가지 처리를 겸하는 화상 처리를 실현할 수 있다. 마찬가지로, 도 12의 (b)에서도, 라인 A 및 라인 B의 데이터가 순서대로 기억되고, 라인 C의 데이터 입력과 병행하여 표시 라인 a의 데이터가 생성된다. 단, 표시 라인 a의 데이터 생성을 위한 연산은 라인 A 및 라인 B의 데이터에 기초하여 행해진다. 표시 라인 b의 데이터는 라인 B 및 라인 C의 데이터에 기초하여 행해진다. 이와 같이 본 발명의 데이터 변환에서는 입력 2라인당 출력 3라인을 얻는 해상도 변환에 있어서, 3라인의 입력 데이터를 이용하여 1라인의 출력 데이터를 작성한다. 즉, 데이터 변환 회로(70)는 정수비 M:N(M<N)의 해상도 변환에 있어서도, (M+1)개의 라인의 데이터에 기초하는 컨볼루션 연산을 행한다.
다음으로, 컨볼루션 연산의 계수 K1, K2, K3의 구체적인 수치와 그 효과에 대하여 설명한다.
도 13은 3:2 해상도 변환을 행하는 경우의 연산의 일례를 도시한다. 상술한 포맷 변환, 데이터 보정, 및 해상도 변환을 겸하는 연산은 도시한 계수조에 의해 실현된다. 단, 여기서는 수평 방향의 위치 관계에 대해서는 입력 화상의 도트와 표시면의 셀이 일치하고 있는 것으로 한다. 수직 방향의 위치 관계에 대해서는 표 시면의 어느 한 셀의 중앙 위치가 입력 화상의 도트의 중앙 위치와 일치하고 있는 도 13의 (a)의 경우와, 표시면중의 어느 셀의 중앙 위치도 입력 화상의 도트의 중앙 위치와 일치하지 않는 도 13의 (b)의 경우가 있다.
도 13의 (a)에서는 표시면의 셀 a2의 중앙 위치, 즉 셀 a1과 셀 b1과의 경계가 입력 화상의 라인 B(도트 B1, B2, B3을 가짐)의 중앙 위치와 일치하고 있다. 도 13의 (a)의 경우의 연산은 다음 식과 같다.
a1=(8·A1+4·B1)/12
a2=(2·A2+8·B2+2·C2)/12
b1=(4·B1+8·C1)/12
b2=(6·C2+6·D2)/12
도 13의 (b)에서는 표시면의 셀 위치가 도 13의 (a)의 위치에 대하여 피치 P의 12분의 1만큼 어긋나 있다. 도 13의 (b)의 경우의 연산은 다음 식과 같다.
a1=(7·A1+5·B1)/12
a2=(1·A2+8·B2+3·C2)/12
b1=(3·B1+8·C1+1·D1)/12
b2=(5·C2+7·D2)/12
연산에서는 1개의 셀에 대하여 3개 1조의 계수를 이용한다. 상 시프트 셀과 하 시프트 셀로 계수조를 전환한다. 또한, 3:2 해상도 변환에서는 표시 라인마다 계수조를 전환한다. 따라서, 시프트 상태에서 분류한 2종류의 셀(상 시프트 셀과 하 시프트 셀)에 2조씩 합계 4조의 계수조가 이용된다.
도 14는 연산의 간략화를 도시한다. 도 13의 계수 중, 값이 작은 것, 예를 들면 2 이하의 것은 그 값을 0(제로)으로 해도 휘도에의 영향은 작다. 값이 작은 계수를 생략함으로써 계수 메모리의 용량을 저감시킬 수 있다.
도 15는 2:1 해상도 변환을 행하는 경우의 연산의 일례를 도시한다. 도 15에서는 도 14에 맞게 표시면의 4개의 셀 a1, a2, b1, b2에 대한 계수조가 도시되어 있다. 실제로는 2:1 변환에서는 2개의 셀 a1, a2의 계수값을 정해 두면 된다. 셀 b1, b2의 계수값은 셀 a1, a2의 계수값과 동일하다. 도 14와 마찬가지로 수평 방향의 위치 관계에 대해서는 입력 화상의 도트와 표시면의 셀이 일치하고 있는 것으로 한다. 수직 방향의 위치 관계에 대해서는, 표시 라인이 입력 화상의 2개의 라인과 일치하고 있는 경우 A, 표시 라인이 입력 화상의 2개의 라인에 대하여 12분의 1피치만큼 하측으로 어긋나 있는 경우 B, 표시 라인이 입력 화상의 2개의 라인에 대하여 6분의 1피치만큼 하측으로 어긋나 있는 경우 C, 및 표시 라인이 입력 화상의 2개의 라인에 대하여 4분의 1피치만큼 하측으로 어긋나고 있는 경우(표시면의 셀 중심 위치와 입력 화상의 도트 중심 위치가 일치함) D가 있다.
경우 A의 연산은 다음 식과 같다.
a1=(1·A1+1·B1)/2
a2=(1·B2+1·C2)/2
경우 B의 연산은 다음 식과 같다.
a1=(5·A1+6·B1+1·C1)/12
a2=(5·B2+6·C2+1·D2)/12
경우 C의 연산은 다음 식과 같다.
a1=(4·A1+6·B1+2·C1)/12
a2=(4·B2+6·C2+2·D2)/12
경우 D의 연산은 다음 식과 같다.
a1=(3·A1+6·B1+3·C1)/12
a2=(3·B2+6·C2+3·D2)/12
이들 연산 중, 경우 A의 연산은 도 7의 회로 구성으로 실현할 수 있다. 경우 B, C, D의 연산을 행하기 위해서는 도 7의 회로 구성에 있어서 라인 메모리 및 승산기(MULT)를 증설하여, 4라인의 데이터에 동시에 계수를 곱할 수 있도록 하면 된다.
도 16은 연산의 간략화를 도시한다. 도 13의 계수 중, 값이 작은 것에 대하여보다 작은 값으로 변경한다. 상술한 경우 B의 연산에서는 계수값 1을 0으로 치환한다. 경우 C의 연산에서는 계수값 6을 그대로 하고, 다른 계수값을 2만큼 줄인다. 경우 D의 연산에서는 계수값 6을 1로 하고 다른 계수값을 0으로 한다. 이러한 간략화에 의해, 경우 C 및 경우 D의 연산에서는 1셀의 연산에 관련되는 입력 화상의 도트 수가 감소하기 때문에, 표시의 선명도를 높일 수 있다. 경우 A, B, C, D의 어느 연산의 계수도 3개 1조가 되기 때문에, 상술한 라인 메모리 및 승산기의 증설은 불필요하고, 도 7의 회로 구성 그대로 4개의 경우의 해상도 변환이 가능하다.
도 17 및 도 18은 본 발명의 데이터 변환을 행하는 경우의 단일 발광색 라인 표시의 점등 패턴을 도시한다. 도 17의 (a) 및 도 18의 (a)는 도 13의 (a)의 계수를 이용하여, 3:2 해상도 변환을 포함하는 간헐 동작의 데이터 변환을 행했을 때의 결과를 나타내고 있다. 도 17의 (b) 및 도 18의 (b)는 도 13의 (b)의 계수를 이용하여, 3:2 해상도 변환을 포함하는 연속 동작의 데이터 변환을 행했을 때의 결과를 나타내고 있다. 도 17에서의 입력 화상의 점등 패턴은 도 10의 (b)와 동일하다. 도 17과 도 11과의 비교로부터 분명한 바와 같이, 수직 방향의 표시의 확대는 해상도 변환을 행하지 않을 때와 같은 정도이고, 해상도 변환을 행해도 표시가 흐릿하게 되지 않는 것을 알 수 있다. 도 18에서의 입력 화상의 점등 패턴은 1라인분의 간격을 두고 2개의 라인이 점등하는 패턴이다. 도 17과 같이 1라인 표시의 수직 방향의 확대가 작기 때문에, 도 18의 (a) 및 도 18의 (b)의 어느 경우에도, 2개의 라인이 정확하게 분리되어 보인다.
본 발명의 데이터 변환에 대한 비교예로서, 해상도 변환과 데이터 보정을 순서대로 행하는 경우를 고려한다. 즉, 정방 배열에서의 표시를 위한 종래의 해상도 변환 회로에, 후단 회로로서 델타 배열에서의 표시를 위한 보정 회로를 가한 회로 구성을 상정한다. 도 19 및 도 20은 해상도 변환과 데이터 보정을 순서대로 행하는 경우의 단일 발광색 라인 표시의 점등 패턴을 도시한다. 도 19에서의 입력 화상은 도 17과 동일하고, 도 20에서의 입력 화상은 도 18과 동일하다.
도 19의 3:2 해상도 변환에 있어서, 변환 전의 라인 m, (m+1), (m+2)의 데이터 Dm, Dm+1, Dm+2와, 변환 후의 라인 n, (n+1)의 데이터 Dn, Dn+1과의 관계는, 다음 식 과 같다.
Dn=(2·Dm+Dm+1)/3
Dn+1=(Dm+1+2·Dm+2)/3
도 19와 같이 입력 화상에 있어서 라인 (m+1)이 점등하는 패턴인 경우, 해상도 변환에 의해서 라인 n 및 라인 (n+1) 양쪽이 원래의 1/3의 휘도로 점등하게 된다. 또한, 불규칙한 현상을 저감시키는 데이터 보정을 행하면, 표시면의 라인 (n-1)로부터 라인 (n+2)까지의 셀이 점등하여, 실질적으로 약 3라인 폭의 점등이 된다. 즉, 입력 화상으로서는 1라인의 점등이던 패턴이 표시면에서는 3라인 폭으로 넓어져 흐릿하게 된다.
도 20의 3:2 해상도 변환의 연산은 다음 식과 같다.
Dn=Dm
Dn+1=(Dm+1+Dm+2)/2
도 20과 같이 입력 화상에 있어서 라인 m과 라인 (m+2)가 점등하는 패턴인 경우, 해상도 변환에 의해 라인 n은 원래와 동일한 휘도로 점등하고, 라인 (n+1)은 원래의 1/2의 휘도로 점등하게 된다. 또한, 불규칙한 현상을 저감시키는 데이터 보정을 행하면, 표시면의 라인 (n-1)로부터 라인 (n+2)까지의 셀이 점등하여, 실질적으로 약 3라인 폭의 점등이 된다. 즉, 입력 화상에서는 상호 떨어진 2개의 라인이 표시면에서는 3라인 폭이 흐려진 1개의 라인으로서 표시된다.
도 17과 도 19의 비교, 및 도 18과 도 20의 비교로부터 분명한 바와 같이, 해상도 변환 및 데이터 보정을 동시에 행하는 본 발명의 데이터 변환에 따르면, 셀 배열이 정방 배열이 아닌 표시면에서 해상도가 표시면과 다른 화상을 고품위로 표시할 수 있다.
〔회로 구성의 변형예〕
도 21은 데이터 변환 회로의 다른 구성을 도시한다. 데이터 변환 회로(70b)에서는 메모리 회로(72b)가 라인 메모리가 아닌 프레임 메모리로 구성되어 있다. 연산 회로(73b)는 3개의 승산기의 각각에 1개씩 대응하는 3개의 레지스터를 갖는다. 프레임 메모리를 구비하는 구성에서는, 연산에 이용하는 데이터의 라인 수에 제한이 없고, 도 7의 구성과 비교하여 입력 화상 내의 보다 넓은 범위의 데이터에 기초한 연산이 가능하다. 입력 화상이 고해상도인 경우에는 광범위한 데이터에 기초한 연산이 바람직하기 때문에, 도 21의 구성을 채용함으로써, 보다 높은 해상도의 입력 화상에도 적응 가능한 장치를 제공할 수 있다.
도 22는 본 발명에 따른 다른 표시 장치의 구성도이다. 표시 장치(100c)에서는, 입력 인터페이스(60c)에 본 발명에 특유한 데이터 변환 회로(70c)가 조립되어 있다. 데이터 변환 회로(70c)의 구성은 도 7의 구성 및 도 21의 구성 중 어느 것이어도 된다. 입력 인터페이스(60c)의 타이밍 컨트롤러(64c)는 아날로그/디지털 변환기(61), 데이터 변환 회로(70c), 및 감마 보정 회로(63)를 제어한다. 입력 인터페이스(60c)는 해상도 변환 기능을 갖는 종래의 정방 배열 화면용의 입력 인터페이스의 부분적인 변경으로 작성할 수 있다. 해상도 변환을 위한 라인 보간 회로를 메모리 회로로서 이용하면, 본 발명의 기능을 실현하기 위한 회로 변경에 필요한 비용을 저감시킬 수 있다.
〔다른 실시 형태〕
상술한 실시예에서, 연산의 내용은 입력 화상의 종류(사이즈, 형식, 정보 내용) 및 사용자의 지시에 따라 전환할 수 있다. 전환에 의해, 효과적으로 표시 화상을 고화질화할 수 있다. 본 발명은 사행한 격벽을 갖는 디바이스에 한하지 않고, 도 23과 같이 직선 띠 형상 벽체의 집합인 격벽(59)에 의해 정방 배열이 아닌 표시면이 형성된 표시 디바이스에도 적용 가능하다.
청구항 1 내지 청구항 11의 발명에 따르면, 셀 배열이 정방 배열이 아닌 표시면에서 해상도가 표시면과 다른 화상을 고품위로 표시할 수 있다.
청구항 2의 발명에 따르면, 복수 그대로의 해상도 변환을 염가의 회로로 실현할 수 있다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 화상 신호의 형태로 입력되는 화상을 표시하는 컬러 화상 표시 장치로서,
    표시 제어를 위한 전극 매트릭스를 갖고, 컬러 표시면을 구성하는 셀군에서의 일 방향으로 배열되는 셀의 발색이 동일하고, 또한 동일 발색의 셀열 중 서로 이웃하는 셀열끼리 열 방향의 셀 위치가 어긋난 셀 배열 구성을 갖는 표시 디바이스와,
    연산 회로 및 연산 제어 회로를 갖고, 정수비 M:N의 해상도 변환 및 직선 표시 품위를 높이는 데이터 보정을 겸하는 가중치 부여 가산 처리를 입력 화상 데이터에 실시하는 데이터 변환 회로와,
    상기 데이터 변환 회로의 출력 데이터에 따라 상기 전극 매트릭스에 구동 전압을 인가하는 구동 회로
    를 포함하며,
    상기 연산 회로는, 화상 데이터와 연산 계수와의 승산을 행하는 복수의 승산기와, 승산기의 출력을 가산하는 가산기와, 가산기의 출력을 정규화하는 연산기를 갖고, 입력 화상 중의 상기 열 방향으로 서로 이웃하는 위치 관계에 있는 복수의 화소의 데이터에 대하여 연산을 행하며,
    상기 연산 제어 회로는, 2종류의 계수의 조를 기억하는 계수 메모리를 갖고, 각 라인의 입력 화상 데이터의 1화소마다, 택일 선택한 1종류의 조의 계수를 상기 승산기에 인가함으로써, 상기 연산 회로에서의 연산의 내용을 전환하며,
    상기 계수 메모리는, 종류마다 적어도 2조씩 합계 4조의 계수를 기억하고, 각 계수조는 주목 화소 및 그 열 방향의 인접 화소에 대한 합계 3개의 계수로 이루어지고,
    상기 연산 제어 회로는, 상기 컬러 표시면의 1라인마다 동일한 종류의 2조의 계수의 한쪽과 다른 쪽을 교대로 상기 승산기에 인가함으로써, 3:2의 해상도 변환을 실현하는 것을 특징으로 하는 컬러 화상 표시 장치.
  9. 제8항에 있어서,
    제1 종류의 제1조의 계수끼리의 비율은 2:1:0이고,
    제1 종류의 제2조의 계수끼리의 비율은 1:2:0이고,
    제2 종류의 제1조의 계수끼리의 비율은 1:4:1이고,
    제2 종류의 제2조의 계수끼리의 비율은 0:1:1이거나, 또는,
    제1 종류의 제1조의 계수끼리의 비율은 7:5:0이고,
    제1 종류의 제2조의 계수끼리의 비율은 3:8:1이고,
    제2 종류의 제1조의 계수끼리의 비율은 1:8:3이고,
    제2 종류의 제2조의 계수끼리의 비율은 0:5:7인 컬러 화상 표시 장치.
  10. 화상 신호의 형태로 입력되는 화상을 표시하는 컬러 화상 표시 장치로서,
    표시 제어를 위한 전극 매트릭스를 갖고, 컬러 표시면을 구성하는 셀군에서의 일 방향으로 배열되는 셀의 발색이 동일하고, 또한 동일 발색의 셀열 중 서로 이웃하는 셀열끼리 열 방향의 셀 위치가 어긋난 셀 배열 구성을 갖는 표시 디바이스와,
    연산 회로 및 연산 제어 회로를 갖고, 정수비 M:N의 해상도 변환 및 직선 표시 품위를 높이는 데이터 보정을 겸하는 가중치 부여 가산 처리를 입력 화상 데이터에 실시하는 데이터 변환 회로와,
    상기 데이터 변환 회로의 출력 데이터에 따라 상기 전극 매트릭스에 구동 전압을 인가하는 구동 회로
    를 포함하며,
    상기 연산 회로는, 화상 데이터와 연산 계수와의 승산을 행하는 복수의 승산기와, 승산기의 출력을 가산하는 가산기와, 가산기의 출력을 정규화하는 연산기를 갖고, 입력 화상 중의 상기 열 방향으로 서로 이웃하는 위치 관계에 있는 복수의 화소의 데이터에 대하여 연산을 행하며,
    상기 연산 제어 회로는, 2종류의 계수의 조를 기억하는 계수 메모리를 갖고, 각 라인의 입력 화상 데이터의 1화소마다, 택일 선택한 1종류의 조의 계수를 상기 승산기에 인가함으로써, 상기 연산 회로에서의 연산의 내용을 전환하며,
    상기 계수 메모리가 기억하는 각 계수조는,
    주목 화소 및 그 열 방향의 인접 화소에 대한 합계 3개 또는 합계 4개의 계수로 이루어지고,
    상기 연산 제어 회로는, 각 라인의 입력 화상 데이터의 1화소마다, 택일 선택한 1종류의 조의 계수를 상기 승산기에 인가함으로써, 2:1의 해상도 변환을 실현하는 것을 특징으로 하는 컬러 화상 표시 장치.
  11. 제10항에 있어서,
    제1 종류의 계수끼리의 비율은 1:1:0이고,
    제2 종류의 계수끼리의 비율은 0:1:1이거나, 또는,
    제1 종류의 계수끼리의 비율은 5:6:1:0이고,
    제2 종류의 계수끼리의 비율은 0:5:6:1이거나, 또는,
    제1 종류의 계수끼리의 비율은 2:3:1:0이고,
    제2 종류의 계수끼리의 비율은 0:2:3:1이거나, 또는,
    제1 종류의 계수끼리의 비율은 1:2:1:0이고,
    제2 종류의 계수끼리의 비율은 0:1:2:1인 컬러 화상 표시 장치.
KR1020020085895A 2002-03-15 2002-12-28 컬러 화상 표시 장치 KR100894593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002072141A JP4210829B2 (ja) 2002-03-15 2002-03-15 カラー画像表示装置
JPJP-P-2002-00072141 2002-03-15

Publications (2)

Publication Number Publication Date
KR20030074112A KR20030074112A (ko) 2003-09-19
KR100894593B1 true KR100894593B1 (ko) 2009-04-24

Family

ID=27764562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085895A KR100894593B1 (ko) 2002-03-15 2002-12-28 컬러 화상 표시 장치

Country Status (4)

Country Link
US (1) US7050075B2 (ko)
EP (1) EP1345115A3 (ko)
JP (1) JP4210829B2 (ko)
KR (1) KR100894593B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565058B1 (ko) * 2003-08-22 2006-03-30 삼성전자주식회사 최적의 디스플레이 환경을 설정하는 ｄｖｄ 플레이어 및그 동작 방법
US7463272B2 (en) * 2004-01-30 2008-12-09 Hewlett-Packard Development Company, L.P. Generating and displaying spatially offset sub-frames
JP2006019950A (ja) * 2004-06-30 2006-01-19 Toshiba Corp 映像信号処理装置及び映像信号処理方法
KR100593537B1 (ko) * 2005-03-22 2006-06-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 화질 개선을 위한신호처리장치 및 그 방법
TWI323865B (en) * 2005-10-17 2010-04-21 Au Optronics Corp Method and device of timing control for lcd panel
TWI315512B (en) * 2006-01-20 2009-10-01 Au Optronics Corp Driver ic capable of transforming stripe image data into delta image data and display device use the same
JP4906627B2 (ja) * 2007-07-31 2012-03-28 キヤノン株式会社 画像処理装置、画像処理方法、コンピュータプログラム及び記憶媒体
WO2010055743A1 (ja) * 2008-11-11 2010-05-20 シャープ株式会社 画像データ変換装置、画像データ変換方法、プログラム、および記録媒体
JP2010210704A (ja) * 2009-03-06 2010-09-24 Sanyo Electric Co Ltd 画像表示装置
US20120098847A1 (en) * 2010-10-21 2012-04-26 Qualcomm Mems Technologies, Inc. System and method for reduced resolution addressing
JP2016001290A (ja) * 2014-06-12 2016-01-07 株式会社ジャパンディスプレイ 表示装置
CN110097862B (zh) * 2018-01-31 2022-09-13 天马日本株式会社 显示装置及相对亮度数据的转换方法
JP7117131B2 (ja) * 2018-04-10 2022-08-12 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置及び表示装置の製造方法
JP7120792B2 (ja) 2018-04-10 2022-08-17 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
JP7105098B2 (ja) 2018-05-01 2022-07-22 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
US11250770B1 (en) * 2020-09-18 2022-02-15 Himax Technologies Limited De-jaggy processing system and method for OLED display with curved space
US20220246078A1 (en) * 2021-02-03 2022-08-04 Himax Technologies Limited Image processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211844A (ja) * 1995-02-06 1996-08-20 Fuji Photo Film Co Ltd 画像表示方法
JP2001189850A (ja) * 1999-12-28 2001-07-10 Nec Corp 解像度変換装置とその解像度変換方法
JP2001290462A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd 画像表示方法および表示装置
JP2001331145A (ja) * 2000-05-18 2001-11-30 Matsushita Electric Ind Co Ltd 画像変換装置及び画像変換方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988984A (en) * 1988-10-31 1991-01-29 International Business Machines Corporation Image interpolator for an image display system
US5559529A (en) * 1992-02-26 1996-09-24 Rockwell International Discrete media display device and method for efficiently drawing lines on same
US6243055B1 (en) * 1994-10-25 2001-06-05 James L. Fergason Optical display system and method with optical shifting of pixel position including conversion of pixel layout to form delta to stripe pattern by time base multiplexing
JP3719743B2 (ja) 1995-08-09 2005-11-24 株式会社日立製作所 プラズマディスプレイパネル
US5668569A (en) * 1996-04-05 1997-09-16 Rainbow Displays Inc. Tiled, flat-panel displays with luminance-correcting capability
US6563511B1 (en) * 1999-03-05 2003-05-13 Teralogic, Inc. Anti-flickering for video display based on pixel luminance
JP3741204B2 (ja) * 2001-10-10 2006-02-01 株式会社日立プラズマパテントライセンシング カラー画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211844A (ja) * 1995-02-06 1996-08-20 Fuji Photo Film Co Ltd 画像表示方法
JP2001189850A (ja) * 1999-12-28 2001-07-10 Nec Corp 解像度変換装置とその解像度変換方法
JP2001290462A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd 画像表示方法および表示装置
JP2001331145A (ja) * 2000-05-18 2001-11-30 Matsushita Electric Ind Co Ltd 画像変換装置及び画像変換方法

Also Published As

Publication number Publication date
US20030174151A1 (en) 2003-09-18
EP1345115A3 (en) 2005-12-14
KR20030074112A (ko) 2003-09-19
JP2003271088A (ja) 2003-09-25
EP1345115A2 (en) 2003-09-17
JP4210829B2 (ja) 2009-01-21
US7050075B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
KR100894593B1 (ko) 컬러 화상 표시 장치
KR100778813B1 (ko) 화상 표시 방법 및 표시 장치
US20020063701A1 (en) Display device
EP1288893A2 (en) Method and device for displaying image
JPH07175439A (ja) ディスプレイ装置の駆動方法
KR100825342B1 (ko) 컬러 화상 표시장치
EP1012817A1 (en) A driving method of a plasma display panel of alternating current for creation of gray level gradations
US7460139B2 (en) Method and apparatus of driving a plasma display panel
US20080048942A1 (en) Method for grayscale display processing and plasma display device
US6992645B2 (en) Method and apparatus for driving plasma display panel
EP1480193A2 (en) Image display apparatuses having a delta arrangement type screen and image conversion methods for display
KR100720347B1 (ko) 컬러 화상 표시 방법
US20030218581A1 (en) Method for driving plasma display panel
JP2003259386A (ja) 表示装置
US20050134615A1 (en) Method and apparatus for driving plasma display panel
US20060214887A1 (en) Image display method and image display apparatus
JPH07219493A (ja) ディスプレイ装置の中間調表示回路
JP2005157364A (ja) プラズマディスプレイパネルの駆動方法及び装置
JP2008076515A (ja) プラズマディスプレイパネルおよびカラー表示装置
JP2000066637A (ja) プラズマディスプレイパネルの階調表示方法
JP2004264601A (ja) 画像表示のためのデータ変換方法およびそれを用いる画像表示装置
JP2004326044A (ja) 画像表示方法および表示装置
JP2001215922A (ja) ガス放電パネル表示装置及びガス放電パネルの駆動方法
JP2008175843A (ja) 動画像表示方法及びプラズマディスプレイ装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee