KR100890079B1 - 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 형성 방법 - Google Patents

질화갈륨계 화합물 반도체의 에피택셜층 구조 및 형성 방법 Download PDF

Info

Publication number
KR100890079B1
KR100890079B1 KR1020060061068A KR20060061068A KR100890079B1 KR 100890079 B1 KR100890079 B1 KR 100890079B1 KR 1020060061068 A KR1020060061068 A KR 1020060061068A KR 20060061068 A KR20060061068 A KR 20060061068A KR 100890079 B1 KR100890079 B1 KR 100890079B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
forming
buffer layer
temperature
Prior art date
Application number
KR1020060061068A
Other languages
English (en)
Other versions
KR20070108044A (ko
Inventor
무-젠 라이
Original Assignee
슈퍼노바 옵토일렉트로닉스 코포레이션
무-젠 라이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 슈퍼노바 옵토일렉트로닉스 코포레이션, 무-젠 라이 filed Critical 슈퍼노바 옵토일렉트로닉스 코포레이션
Publication of KR20070108044A publication Critical patent/KR20070108044A/ko
Application granted granted Critical
Publication of KR100890079B1 publication Critical patent/KR100890079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Abstract

본 발명은 일종의 전위 밀도가 비교적 작은 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 그 제조 방법에 관한 것이며, 우선 기판 표면에서 반응 전구체 Cp2Mg및 NH3을 이용하여 표면 처리를 하고, 이어서 상기 기판 위에 질화갈륨계 버퍼층을 형성하여, 기판과 버퍼층 사이에 계면층 혹은 계면구역이 존재하는 반도체 에피택셜층 구조를 형성함으로써, 본 구조는 질화갈륨 버퍼층 위에 계속 형성되는 질화갈륨계 에피택셜층의 전위 밀도를 효과적으로 낮출 수 있어 고 품질의 에피택셜층을 용이하게 얻고, 또한 전위 밀도의 균일성을 증가시킨다.
기판, 반응 전구체, 질화갈륨계 버퍼층, 저온 질화갈륨계 버퍼층, 고온 질화갈륨계 버퍼층, 계면층, 퇴적층

Description

질화갈륨계 화합물 반도체의 에피택셜층 구조 및 형성 방법{STRUCTURE AND MANUFACTURING METHOD OF EPITAXIAL LAYERS OF GALLIUM NITRIDE-BASED COMPOUND SEMICONDUCTOR}
도 1a는 본 발명의 구조의 개략도를 도시한다.
도 1b는 본 발명의 다른 구조의 개략도를 도시한다.
도 2는 본 발명의 양호한 실시예의 순서도이다.
도 3은 본 발명의 다른 양호한 실시예의 순서도이다.
도 4는 본 발명의 또 다른 양호한 실시예의 순서도이다.
도 5는 본 발명의 또 다른 양호한 실시예의 순서도이다.
도 6은 본 발명의 제1실시예의 시간 대비 온도의 그래프이다.
도 7은 본 발명의 제2실시예의 시간 대비 온도의 그래프이다.
도 8은 본 발명의 제3실시예의 시간 대비 온도의 그래프이다.
도 9는 본 발명의 제4실시예의 시간 대비 온도의 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2 : 질화갈륨계 버퍼층
3 : 계면층
22 : 저온 질화갈륨계 버퍼층
24 : 고온 질화갈륨계 버퍼층
26 : 퇴적층
본 발명은 일종의 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 그 제조 방법에 관한 것이며, 특히 일종의 보다 완벽한 결정을 형성하고 전위(dislocation)가 대폭 감소한 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 그 제조 방법에 관한 것이다.
현재의 발광 소자 중에서, 질화갈륨계 재료는 무척 중요한 넓은 밴드갭(wide bandgap) 반도체 재료로서, 녹색, 청색에서 자외선에 이르는 발광 소자에 응용할 수 있다. 그러나, 벌크(bulk) 질화갈륨을 형성하는 것은 여전히 극복 못하는 기술 병목이다. 사파이어(sapphire) 혹은 탄화 규소(SiC) 기판을 이용하여, 바로 상기 기판 위에 질화갈륨층을 에피택셜로 성장시킬 수 있다. 그럼에도 불구하고, 이러한 공정으로 제조한 질화갈륨층에는 상당히 높은 전위 밀도가 존재하여, 발광 효율 및 전자 천이 속도가 낮아져 발광 효율이 높은 발광 다이오드를 얻을 수 없다.
이런 관점에서, 미국 특허 제5,290,393호는 사파이어 기판 위에 200℃~900℃에서 두께가 0.001~0.5㎛인 저온 질화갈륨 버퍼층을 형성하고, 이어서 900℃~1150℃에서 고온 질화갈륨층을 형성하는 것을 제시한다. 이런 방식은 질화갈륨계의 결 정도를 높일 수 있으나, 전체 질화갈륨층의 전위 밀도는 109 ~ 1010cm-2로 여전히 높다. 다른 미국 특허 제6,252,261호는 에피택셜 측면 성장 방법(ELOG)을 이용하여 후속적인 에피택셜로 성장중에 질화갈륨층의 전위 밀도를 낮추는 것을 제시한다. 이런 방식은 효과적으로 전위 밀도를 낮출 수 있으나, 약 10㎛ 두께까지 성장하여야 전위 밀도가 1x108cm- 2이하로 낮아진다. 또한, 공정에는 마스크 공정과 선택성 성장의 복잡한 제어 메커니즘을 추가함으로써, 생산 원가가 상대적으로 높다. 또 다른 미국 특허 제6,475,882호는 일종의 질화 규소(SiN) 마이크로 마스크(micro-mask)를 이용하는 측면 에피택셜 기술을 제시한다. 그러나 이 특허에서 제시한 기술의 결점은 질화 규소 마이크로 마스크의 균일성 및 밀도의 제어가 어려워, 생산 수율의 제어가 어렵다는 것이다. 게다가, 미국 특허 제6,700,179호는 일종의 규소(Si)를 비계면 활성제(anti-surfactant)로 이용한 표면 처리 기술을 제시하며, 이 특허는 반응 전구체 SiH4의 반응 시간을 제어하여, 이어지는 에피택셜층 결정을 비교적 양호하게 얻을 수 있다. 그러나, 이 또한 균일성과 밀도를 제어하기 어려운 결점이 있다. 균일성이 안 좋을 경우 에피택셜층 응력 분포가 불균일하게 됨으로, 생산 수율을 제어하기 어렵다.
그러므로, 본 발명은 상기 문제에 대해서, 효과적으로 종래 기술의 결점을 해결할 수 있는 일종의 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 제조 방법을 제시한다.
본 발명의 주요 목적은, 일종의 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 그 제조 방법을 제공함으로써, 전위가 대폭 감소한 고 품질의 에피택셜층을 제공하는 것이다.
본 발명의 다른 목적은, 일종의 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 그 제조 방법을 제공함으로써, 발광 소자의 발광 효율 및 사용 수명을 효과적으로 증가시키는 것이다.
본 발명의 또 다른 목적은, 일종의 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 그 제조 방법을 제공함으로써, 제품 수율을 효과적으로 높이고, 나아가 제품 불량으로 인한 원가 소비를 낮추고, 제품의 시장 경쟁력을 증진시키는 것이다.
본 발명은 일종의 질화갈륨계 화합물 반도체의 에피택셜층 구조로서, 기판; 질화갈륨계 버퍼층; 및 기판과 질화갈륨계 버퍼층 사이에 위치하는 계면층 혹은 계면 구역을 포함하며, 상기 계면층 혹은 계면 구역은 Cp2Mg및 NH3 반응 전구체(reaction precursors)를 이용하여 기판 표면에 대해 표면 처리를 진행하여 형성된 것이다.
본 발명의 다른 실시예는 일종의 상기 질화갈륨계 화합물 반도체의 에피택셜층 제조 방법이다. 이 방법은, 우선 기판을 제공하는 단계, 이어서 Cp2Mg및 NH3 반응 전구체를 이용하여 기판 표면에 대해 표면 처리를 진행하는 단계, 이어서 기판 위에 저온 질화갈륨계 버퍼층을 형성하는 단계, 및 저온 질화갈륨계 버퍼층 위에 고온 질화갈륨계 버퍼층을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예는 일종의 상기 질화갈륨계 화합물 반도체의 에피택셜층을 제조하는 방법이다. 이 방법은, 우선 기판을 제공하는 단계, 이어서 Cp2Mg 및 NH3 반응 전구체를 이용하여 기판에 대해 표면 처리를 진행하는 단계, 이어서 기판 위에 여러 개의 저온 질화갈륨계 버퍼층을 적층하여, 인접한 두 개의 저온 질화갈륨계 버퍼층 사이에 표면 처리된 저온 질화갈륨계 적층된 버퍼층을 형성하는 단계, 및 저온 질화갈륨계 적층된 버퍼층 위에 고온 질화갈륨계 버퍼층을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예는 일종의 질화갈륨계 화합물 반도체 발광 소자의 제조 방법이다. 이 방법은, 우선 기판을 제공하는 단계, 이어서 Cp2Mg 및 NH3 반응 전구체를 이용하여 기판에 대해 표면 처리를 진행하는 단계, 이어서 기판 위에 질화갈륨 버퍼층을 형성하는 단계, 이어서 상기 질화갈륨 버퍼층 위에 순차적으로 N형 질화갈륨계 접촉층, 발광층, P형 질화갈륨계 피복층(over layer) 및 P형 질화갈륨계 접촉층을 형성하는 단계를 포함한다.
본 발명의 구조 특징 및 달성한 효과에 대해 보다 쉽게 이해할 수 있도록, 비교적 좋은 실시예 도면을 상세한 설명과 함께 다음과 같이 설명하였다.
본 발명은 일종의 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 제조 방법으로, 반응 전구체 Bis(cyclopentadienyl) magnesium(Cp2Mg) 및 NH3을 이용하여 기판에 대해 표면 처리를 진행하여, 기판 표면의 에너지 상태를 변화함으로써, 이 어서 기판 위에 형성되는 질화갈륨계 화합물 반도체의 애피택셀층으로 하여금 완벽한 결정(lattice) 구조 및 낮은 전위 밀도를 갖추게 한다. 이중에 질화갈륨계 화합물 반도체의 에피택셜층의 재료는, BxAlyInzGa1 -x-y- zNpAsq (0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤p≤1, 0≤q≤1 및 x+y+z=1, p+q=1) 및 P-BxAlyInzGa1 -x-y- zNpPq층(0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤p≤1, 0≤q≤1 및 x+y+z=1, p+q=1)로 구성된 그룹 중에 하나로 구성된다. 기판의 재료는 사파이어, SiC, ZnO, ZrB2 또는 Si에서 선택된다.
우선, 도 1a는 본 발명의 질화갈륨계 화합물 반도체의 애픽텍셜층 구조를 도시한다. 본 발명의 에피택셜 구조는 기판(1), 기판(1) 위에 위치하는 질화갈륨계 버퍼층(2), 및 기판과 질화갈륨계 버퍼층 사이에 위치하는 계면층 혹은 계면 구역(3)을 포함하며, 상기 계면층 혹은 계면 구역은 반응 전구체 Cp2Mg 및 NH3을 이용하여 기판 표면에 대해 표면 처리를 하여 형성되고, 이중에서, 도 1a에서 도시한 바와 같이, 상기 질화갈륨계 버퍼층은 저온 질화갈륨계 버퍼층(22)과 고온 질화갈륨계 버퍼층(24)을 포함한다.
대안적으로, 도 1b에서 도시한 바와 같이, 상기 질화갈륨계 버퍼층(2)은 적층된 층(26)과 고온 질화갈륨계 버퍼층(24)을 포함하며, 적층된 층(26)은 여러 개의 계면 사이에 표면 처리된 저온 질화갈륨계 버퍼층을 적층하여 형성한다.
다음은 상기 에피택셜 구조의 제조 방법이다:
우선, 도 2는 본 발명에 의한 제1실시예의 순서도이다. 단계 S1에서, 기판 을 선택한다. 다음에, 단계 S2에서, 제1 온도에서, 반응 전구체 Cp2Mg 및 NH3를 이용하여 기판에 대해 표면 처리를 한다. 다음에, 단계 S3에서, 제1 온도에서 표면 처리된 기판 표면 위에 저온 질화갈륨계 버퍼층을 형성한다. 마지막으로, 단계 S4에서, 제2 온도에서, 저온 질화갈륨계 버퍼층 위에 고온 질화갈륨계 버퍼층을 형성하며, 여기서 제2 온도는 제1 온도보다 높다.
도 3은 본 발명에 의한 제2실시예의 순서도이다. 단계 S5에서, 기판을 선택한다. 다음에, 단계 S6에서, 제1 온도에서, 반응 전구체 Cp2Mg 및 NH3를 이용하여 기판에 대해 표면 처리를 한다. 다음에, 단계 S7에서, 제1 온도에서, 표면 처리된 기판 표면 위에 저온 질화갈륨계 적층된 버퍼층을 형성한다. 이중에 저온 질화갈륨계 적층된 버퍼층은 우선 저온 질화갈륨계 버퍼층을 피착하고, 다시 반응 전구체 Cp2Mg 및 NH3를 이용하여 기판상에 표면 처리를 수행하여 형성된다. 다음에, 표면 처리후에 저온 질화갈륨계 버퍼층위에 다른 저온 질화갈륨계 버퍼층을 피착한다. 이러한 공정을 수회 반복한 후에, 그 사이에서 표면 처리가 수행된 복수의 저온 질화갈륨계 버퍼층에 의해 적층된 저온 질화갈륨계 적층 버퍼층이 얻어진다. 마지막으로, 단계 S8에서, 제2 온도에서, 저온 질화갈륨계 적층된 버퍼층 위에 고온 질화갈륨계 버퍼층을 형성하며, 여기서 제2 온도는 제1 온도보다 높다.
도 4는 본 발명에 의한 다른 양호한 실시예의 순서도이다. 단계 S9에서, 기판을 선택한다. 단계 S10에서, 제1 온도에서, 반응 전구체 Cp2Mg 및 NH3를 이용하여 기판에 대해 표면 처리를 한다. 그 후, 단계 S11에서, 제2 온도에서, 표면 처 리된 기판 표면 위에 저온 질화갈륨계 버퍼층을 형성한다. 마지막으로, 단계 S12에서, 제3 온도에서, 저온 질화갈륨계 버퍼층 위에 고온 질화갈륨계 버퍼층을 형성하며, 여기서 제3 온도는 제1 온도보다 높고, 제1 온도는 제2 온도보다 높다.
도 5는 본 발명에 의한 또 다른 실시예이다. 단계 S13에서, 기판을 선택한다. 다음에, 단계 S14에서, 제1 온도에서, 반응 전구체 Cp2Mg 및 NH3를 이용하여 기판에 대해 표면 처리를 한다. 다음에, 단계 S15에서, 제2 온도에서, 표면 처리된 기판 표면 위에 여러 층의 저온 질화갈륨계 버퍼층을 적층하여 적층된 층을 형성한다. 이 공정 단계는 우선 저온 질화갈륨계 버퍼층을 피착하고, 이어서 단계 S14에서 이용된 공정 파라미터로 반응 전구체 Cp2Mg 및 NH3를 이용하여 이미 형성된 저온 질화갈륨계 버퍼층에 대해 표면 처리를 한다. 다음에, 표면 처리된 저온 질화갈륨계 버퍼층 위에 다시 저온 질화갈륨계 버퍼층을 피착한다. 이러한 공정을 수회 반복한 후에, 그 사이에서 표면 처리가 수행된 복수의 저온 질화갈륨계 버퍼층에 의해 적층된 저온 질화갈륨계 적층 버퍼층이 얻어진다. 마지막 단계 S16에서, 제3 온도에서, 저온 질화갈륨계 버퍼층 위에 고온 질화갈륨계 버퍼층을 형성하며, 이중에 제3 온도는 제1 온도보다 높고, 제1 온도는 제2 온도보다 높다.
물론, 위에 서술한 실시예에서, 질화갈륨계 버퍼층을 형성한 후 공정이 끝나는 것이 아니다. 예를 들어, 발광다이오드(LED) 공정처럼, 계속해서 질화갈륨계 화합물 LED 발광 소자 구역(어떤 종래의 p/n 접합 혹은 n/p 접합의 발광 구조일 수 있으며, 재료는 질화갈륨 화합물을 택할 수 있다) 및 적절한 위치의 전극 등의 공 정 단계를 연속적으로 수행할 수 있다. 그러나, 여기에서 간단 명확하게 본 발명이 해결하고자 하는 기술 내용을 이해하기 위해, 기판과 LED 발광 소자 간의 장시간 존재한 버퍼층 결정격자의 완벽하지 않은 매칭 문제를 해결하는 것이므로, 후속적인 공정들은 이하 더 상세히 기술되지는 않는다.
아래에 상세한 공정 파라미터를 갖춘 4개의 실시예로 본 발명을 설명하였다. 그러나, 당업자는 온도, 반응 전구체의 농도 혹은 기판의 재질 등과 같은 다수 공정 파라미터를 모두 변경할 수 있다는 것을 인식하여야 하며, 이들 파라미터의 일반적인 대체는 본 발명의 사상과 범위를 벗어나지 않는다는 것을 여기에서 미리 밝혀둔다.
[제1실시예]
도 6은 다음 공정 단계의 시간 대비 온도의 그래프를 도시한다. 우선 사파이어 기판 표면에 대해 세정을 진행한다: 사파이어 기판을 금속 유기물 증착(MOCVD) 반응실의 흑연 활동판에 얹어놓는다. 정제된 수소 기체를 유입하고, 또한 반응 온도를 1040℃~1100℃까지 올리며, 여기에서 1060℃을 한 예로 정하고, 5분간 지속하여 기판 표면에 대해 열세정(thermal cleaning)을 진행한다.
계속해서, 기판에 대해 표면 처리를 진행한다: 반응실의 온도를 400℃~700℃까지 내리고, 여기에서 535℃을 한 예로 정하고, 또한 이 온도를 제 1 온도로 설정한다. 15slm의 NH3 및 0.18umol/min의 Cp2Mg 반응 전구체를 5초~180초 동안 동시에 유입하며, 여기에서 1분을 한 예로 정한다.
마지막으로, 질화갈륨계 버퍼층의 성장을 진행한다: 본 과정에 진입할 때, 우선 Cp2Mg 반응 전구체의 공급을 중단하고, 100umol/min의 트리메틸갈륨(TMGa) 반응 전구체로 바꿔 유입하고, 5초~180초간 지속하며, 여기에서 2분을 한 실례로 정한다. 다음에, 표면 처리된 기판 표면에는 두께가 55Å~400Å사이의 250Å의 저온 질화갈륨 버퍼층이 형성되고, 이어서 TMGa 반응 전구체의 공급을 중단하고, 반응실의 온도를 제2 온도 900℃~1030℃까지 올리며, 1025℃을 한 예로 정한다. 200umol/min의 TMGa 및 12slm의 NH3 반응 전구체를 주입하여 약 0.2~6um의 고온 질화갈륨계 버퍼층을 형성한다. 이 방법으로 제조된 고온 질화갈륨계 버퍼층의 전위 밀도(dislocation density)는 약 8×108cm-2이다.
[제2실시예]
도 7은 다음 공정 단계에 대한 시간 대비 온도 그래프이다. 우선 사파이어 기판 표면에 대해 세정을 진행한다: 사파이어 기판을 금속 유기물 증착(MOCVD) 반응실의 흑연 활동판에 얹어놓고, 정제된 수소 기체를 유입하고, 또한 반응 온도를 1040℃~1100℃까지 올린다. 여기에서 1060℃을 한 실례로 정하고, 5분간 지속하여 기판 표면에 대해 열세정(thermal cleaning)을 진행한다.
계속해서, 기판(1)에 대해 표면 처리를 진행한다: 반응실의 온도를 1025℃까지 내리고, 또한 이 온도를 제1 온도로 설정하고, 15slm의 NH3 및 0.18umol/min의 Cp2Mg 반응 전구체를 1분 동안 동시에 유입하여, 기판 표면에 두께가 약 30Å의 질 화마그네슘 화합물층을 형성한다.
마지막으로, 질화갈륨계 버퍼층의 성장을 진행한다: 본 과정에 진입할 때, 우선 Cp2Mg 반응 전구체의 공급을 중단하고, 또한 온도를 535℃까지 내리고, 100umol/min의 트리메틸갈륨(TMGa) 반응 전구체로 바꿔 유입하고, 2분간 지속하여, 질화마그네슘 화합물층 표면에 두께가 약 220Å인 저온 질화갈륨계 버퍼층을 형성하고 중단한다. 이어서 반응실의 온도를 1025℃까지 올리고, 200umol/min의 TMGa 및 12slm의 NH3 반응 전구체를 주입하여 저온 질화갈륨계 버퍼층 위에 두께가 약 0.2~6um의 고온 질화갈륨계 버퍼층을 형성한다. 이 방법으로 제조된 고온 질화갈륨계 버퍼층의 전위 밀도는 약 5×108cm-2이다.
[제3실시예]
도 8은 다음 공정 단계에 대한 시간 대비 온도 그래프이다. 우선 사파이어 기판 표면에 대해 세정을 진행한다: 사파이어 기판을 금속 유기물 증착(MOCVD) 반응실의 흑연 활동판에 얹어놓고, 정제된 수소 기체를 유입하고, 또한 반응 온도를 1040℃~1100℃까지 올린다. 여기에서 1060℃을 한 예로 정하고, 5분간 지속하여 기판 표면에 대해 열세정(thermal cleaning)을 진행한다.
계속해서, 기판에 대해 표면 처리를 진행한다: 반응실의 온도를 535℃까지 내리고, 또한 이 온도를 제1 온도로 설정하고, 15slm의 NH3 및 0.18umol/min의 Cp2Mg 반응 전구체를 12분 동안 동시에 유입한다.
다음에, 저온 질화갈륨계 적층된 버퍼층의 성장을 진행한다: 본 공정 단계는 우선 Cp2Mg 반응 전구체의 공급을 중단하고, 20umol/min의 트리메틸갈륨(TMGa) 반응 전구체로 바꿔 유입하고, 20초간 지속하여, 우선 표면 처리한 기판 표면에 평균 층 두께가 약 40Å의 저온 질화갈륨계 버퍼층을 형성한다. 이어서 앞에 서술한 기판 표면 처리의 공정 파라미터로 상기 저온 질화갈륨계 버퍼층에 대해 표면 처리를 한다. 이와 같이 저온 질화갈륨계 버퍼층 및 저온 질화갈륨계 버퍼층의 표면 처리 과정을 여러번 반복한 후에, 인접하는 두 개의 저온 질화갈륨계 버퍼층 간에 표면 처리한 복수의 저온 질화갈륨계 버퍼층에 의해 적층된 저온 질화갈륨계 적층된 버퍼층을 형성한다.
이외에도, 저온 질화갈륨계 적층된 버퍼층 맨 위의 저온 질화갈륨계 버퍼층의 두께는 약간 증가할 수 있으며, 본 실시예에서는 50Å이다.
이어서, Cp2Mg 및 TMGa 반응 전구체의 공급을 중단하고, 반응실의 온도를 제2 온도 1025℃까지 올리고, 또한 200umol/min의 TMGa 및 12slm의 NH3 반응 전구체를 유입하여 상기 저온 질화갈륨계 적층된 버퍼층 위에 두께가 약 0.2~6um의 고온 질화갈륨계 버퍼층을 형성한다. 이 방법으로 제조된 고온 질화갈륨계 버퍼층의 전위 밀도는 약 1.5×108cm-2이다.
[제4실시예]
도 9는 다음 공정 단계에 대한 시간 대비 온도 그래프이다. 우선 사파이어 기판 표면에 대해 세정을 진행한다: 사파이어 기판을 금속 유기물 증착(MOCVD) 반 응실의 흑연 활동판에 얹어놓고, 정제된 수소 기체를 유입하고, 또한 반응 온도를 1040℃~1100℃까지 올리며, 여기에서 1060℃을 한 예로 정하고, 5분간 지속하여 기판 표면에 대해 열세정(thermal cleaning)을 진행한다.
계속해서, 기판에 대해 표면 처리를 진행한다: 반응실의 온도를 1025℃까지 내리고, 또한 이 온도를 제1 온도로 설정하고, 15slm의 NH3 및 0.18umol/min의 Cp2Mg 반응 전구체를 12초 동안 동시에 유입하여, 두께가 약 6Å의 질화마그네슘 화합물(MgNx)층을 형성한다.
이어서, Cp2Mg 반응 전구체의 공급을 중단하고, 20umol/min의 트리메틸갈륨(TMGa) 반응 전구체로 바꿔 유입하고, 40초간 지속하여, 고온 질화마그네슘 화합물층 표면 위에 두께가 약 6Å의 제1 질화갈륨계 버퍼층을 형성하고, 상기 질화마그네슘 화합물층과 제1 질화갈륨계 버퍼층의 형성 단계를 여러 차례 반복하여, 질화마그네슘 화합물층과 제1 질화갈륨계 버퍼층이 교착하여 적층된 층이 형성된다.
다음에, 제1 질화갈륨계 버퍼층을 형성하는데 이용되는 공정 파라미터를 사용하여, 적층된 층위에 제 2 질화갈륨계 버퍼층을 형성한다.
이어서, TMGa 반응 전구체의 공급을 중단하고, 반응실의 온도를 제2 온도 535℃까지 내린다. 또한 20umol/min의 TMGa 반응 전구체를 85초간 유입하여, 두께가 대략 170Å의 저온 질화갈륨계 버퍼층을 형성한다.
이어서, TMGa 반응 전구체의 주입을 중단하고, 반응실의 온도를 제3 온도 1025℃까지 올리고, 또한 200umol/min의 TMGa 및 12 slm의 NH3 반응 전구체를 유입 하여, 저온 질화갈륨계 버퍼층 위에 약 0.2~6um의 고온 질화갈륨계 버퍼층을 형성한다. 이 방법으로 제조된 고온 질화갈륨계 버퍼층의 전위 밀도는 약 3.5×108cm-2이다.
[제5실시예]
우선, 사파이어를 기판으로 이용한다. 제3실시예에서 제시한 버퍼층을 형성하는 방법에 의거하여, 저온 질화갈륨계 적층된 버퍼층 위에 두께가 약 1~2um의 고온 질화갈륨계 버퍼층을 형성한다. 이어서, 상기 고온 질화갈륨계 버퍼층 위에 순차적으로 두께 2~3um의 n형 질화갈륨계 접촉층, 질화갈륨계 발광층, p형 질화갈륨계 피복층, 고온 질화갈륨계 버퍼층위의 두께 0.2~0.8um의 p형 질화갈륨계 접촉층을 형성한다. 이중에 질화갈륨계 발광층은 적어도 InGaN층 및 InGaN층과 AlInGaN으로 형성된 다중 양자우물 구조를 포함한다. 이어서, 종래의 칩 제작 방법으로 측면 전극 구조를 형성하고, ITO를 사용하여 투광 도전층을 형성한다. 칩의 크기는 380x320(um)이다. 본 실시예에 의거하여 제작된 청색 LED는, 20mA의 동작 전류 입력 하에, 광 출력 전력이 12mW에 달하고 동작 전압은 3.3Volts보다 낮다. 그리고, 대만 특허 I236160호에서 제시한 표면을 무늬화한 에피택셜 구조를 이용하여, 광 출력 전력을 더 높여 14.5mW까지 도달할 수 있다. 본 실시예의 상기 투광 도전층은 ITO 외에도, 종래의 IZO, GZO, TCO, IMO, AZO, MZO 및 ICeO를 포함할 수 있다.
상기 서술을 종합한 결과, 본 발명은 일종의 반응 전구체 Cp2Mg 및 NH3을 이용하여 기판에 대해 표면 처리를 함으로써, 기판 표면의 표면 에너지를 변화시킨다. 또한 다층 상태의 저온, 고온 질화갈륨계 버퍼층과 배합하여, 발광 소자 구역과 접촉하는 질화갈륨계 버퍼층의 전위 밀도를 최저로 감소시킬 수 있다. 따라서, 발광 효율과 제품 수율이 개선된다.
그러나, 상기 서술은 본 발명의 한 좋은 실시예의 지나지 않으며, 결코 본 발명의 구현 범위를 제한하지 않는다. 본 발명의 특허청구범위에서 서술한 모양, 구조, 특징 및 사상 등의 변화와 수정등은 모두 본 발명의 특허청구범위에 포함된다.

Claims (19)

  1. 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법에 있어서,
    기판을 제공하는 단계;
    Cp2Mg 및 NH3 반응 전구체(reaction precursor)를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성하는 단계;
    제1 질화갈륨계 버퍼층을 형성하는 단계; 및
    상기 제1 질화갈륨계 버퍼층 위에 제2 질화갈륨계 버퍼층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  2. 제1항에 있어서,
    상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성하는 단계는 제1 온도에서 수행되고, 상기 제1 질화갈륨계 버퍼층을 형성하는 단계는 제2 온도에서 형성되며, 상기 제1 온도와 상기 제2 온도는 같은 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  3. 제1항에 있어서,
    상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성하는 단계는 제1 온도에서 수행되고, 상기 제1 질화갈륨계 버퍼층을 형성하는 단계는 제2 온도에서 형성되며, 상기 제1 온도는 상기 제2 온도보다 높은 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 질화갈륨계 버퍼층 위에 순차적으로 n형 질화갈륨계 접촉층, 발광층, P형 질화갈륨계 피복층(over layer) 및 P형 질화갈륨계 접촉층을 더 형성하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  6. 제5항에 있어서,
    상기 발광층은 적어도 InGaN층 및 InGaN층과 AlInGaN으로 형성된 다중 양자우물 구조를 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  7. 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법에 있어서,
    기판을 제공하는 단계;
    Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성하는 단계;
    복수의 제1 질화갈륨계 버퍼층을 적층하고, 또한 인접한 두 개의 상기 제1 질화갈륨계 버퍼층 사이에 상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 질화마그네슘 화합물층을 형성한, 적층된 제1 질화갈륨계 버퍼층을 형성하는 단계; 및
    상기 적층된 제1 질화갈륨계 버퍼층 위에 제2 질화갈륨계 버퍼층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  8. 제7항에 있어서,
    상기 복수의 제1 질화갈륨계 버퍼층을 적층하고, 또한 인접한 두 개의 상기 제1 질화갈륨계 버퍼층 사이에 상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 질화마그네슘 화합물층을 형성한, 적층된 제1 질화갈륨계 버퍼층을 형성하는 단계의 상기 질화마그네슘 화합물층을 형성하는 것은 상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성하는 단계에서 이용된 공정 파라미터를 이용하여 상기 제1 질화갈륨계 버퍼층 표면에 대해 수행되는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  9. 제7항에 있어서,
    상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성하는 단계는 제1 온도에서 수행되고, 상기 복수의 제1 질화갈륨계 버퍼층을 적층하고, 또한 인접한 두 개의 상기 제1 질화갈륨계 버퍼층 사이에 상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 질화마그네슘 화합물층을 형성한, 적층된 제1 질화갈륨계 버퍼층을 형성하는 단계는 제2 온도에서 형성되며, 상기 제1 온도와 상기 제2 온도는 같은 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  10. 제7항에 있어서,
    상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성하는 단계는 제1 온도에서 수행되고, 상기 복수의 제1 질화갈륨계 버퍼층을 적층하고, 또한 인접한 두 개의 상기 제1 질화갈륨계 버퍼층 사이에 상기 Cp2Mg 및 NH3 반응 전구체를 이용하여 질화마그네슘 화합물층을 형성한, 적층된 제1 질화갈륨계 버퍼층을 형성하는 단계는 제2 온도에서 형성되며, 상기 제1 온도는 상기 제2 온도보다 높은 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  11. 삭제
  12. 제7항에 있어서,
    상기 제2 질화갈륨계 버퍼층 위에 순차적으로 n형 질화갈륨계 접촉층, 발광층, P형 질화갈륨계 피복층 및 P형 질화갈륨계 접촉층을 더 형성하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  13. 제12항에 있어서,
    상기 발광층은 적어도 InGaN층 및 InGaN층과 AlInGaN으로 형성된 다중 양자우물 구조를 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  14. 제7항에 있어서,
    상기 적층된 제1 질화갈륨계 버퍼층 위에 제2 질화갈륨계 버퍼층을 형성하는 단계 전에, 상기 적층된 제1 질화갈륨계 버퍼층 위에 상기 적층된 제1 질화갈륨계 버퍼층보다 더 큰 두께의 제3 질화갈륨계 버퍼층을 더 형성하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 형성 방법.
  15. 질화갈륨계 화합물 반도체의 에피택셜층 구조에 있어서,
    기판;
    질화갈륨계 버퍼층; 및
    상기 기판과 상기 질화갈륨계 버퍼층 사이에 위치하는 계면층 혹은 계면 구역 - 상기 계면층 혹은 계면 구역은 Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 기판에 질화마그네슘 화합물층을 형성함으로써 형성됨 -
    을 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 구조.
  16. 제15항에 있어서,
    상기 질화갈륨계 버퍼층은,
    제1 질화갈륨계 버퍼층; 및
    제2 질화갈륨계 버퍼층
    을 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 구조.
  17. 제15항에 있어서,
    상기 질화갈륨계 버퍼층은,
    복수의 제1 질화갈륨계 버퍼층을 적층하여 형성된 적층된 층; 및
    제2 질화갈륨계 버퍼층
    을 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 구조.
  18. 제17항에 있어서,
    인접한 두 개의 상기 제1 질화갈륨계 버퍼층 사이에 Cp2Mg 및 NH3 반응 전구체를 이용하여 상기 질화마그네슘 화합물층을 형성하는 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 구조.
  19. 제17항에 있어서,
    상기 적층된 층은 복수의 제1 질화갈륨계 버퍼층과 질화마그네슘 층이 교착하여 적층된 것을 특징으로 하는 질화갈륨계 화합물 반도체의 에피택셜층 구조.
KR1020060061068A 2006-05-05 2006-06-30 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 형성 방법 KR100890079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095116058A TW200743141A (en) 2006-05-05 2006-05-05 Epitaxial layer structure of gallium nitride-based compound semiconductor and fabricating method thereof
TW095116058 2006-05-05

Publications (2)

Publication Number Publication Date
KR20070108044A KR20070108044A (ko) 2007-11-08
KR100890079B1 true KR100890079B1 (ko) 2009-03-24

Family

ID=38748726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061068A KR100890079B1 (ko) 2006-05-05 2006-06-30 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 형성 방법

Country Status (4)

Country Link
US (1) US7473570B2 (ko)
JP (1) JP2007300050A (ko)
KR (1) KR100890079B1 (ko)
TW (1) TW200743141A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094427A (ja) * 2007-10-12 2009-04-30 Eudyna Devices Inc 発光素子の製造方法
CN102598207A (zh) * 2009-11-03 2012-07-18 加利福尼亚大学董事会 获得与非极性和半极性P-型(Al，Ga，In)N低电阻接触的技术
FR2984599B1 (fr) * 2011-12-20 2014-01-17 Commissariat Energie Atomique Procede de fabrication d'un micro- ou nano- fil semiconducteur, structure semiconductrice comportant un tel micro- ou nano- fil et procede de fabrication d'une structure semiconductrice
US8728938B2 (en) 2012-06-13 2014-05-20 Ostendo Technologies, Inc. Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
CN105448675B (zh) * 2014-09-29 2018-01-23 北京邮电大学 一种GaAs/Si外延材料的MOCVD制备方法
JP6888794B2 (ja) * 2017-03-22 2021-06-16 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
FR3082053B1 (fr) * 2018-05-29 2020-09-11 Commissariat Energie Atomique Procede de fabrication d’une diode electroluminescente de type gan
CN109346513B (zh) * 2018-09-29 2021-09-24 大连芯冠科技有限公司 可提高晶体质量和耐压性能的氮化物外延层及其制备方法
CN112687525B (zh) * 2020-12-24 2022-07-22 中国电子科技集团公司第五十五研究所 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN113921664B (zh) * 2021-10-11 2023-01-06 松山湖材料实验室 一种高质量氮化物紫外发光结构的生长方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084899A (en) * 1994-09-14 2000-07-04 Rohm Co. Ltd. Semiconductor light emitting device and manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129026A (ja) 1993-11-04 1995-05-19 Canon Inc 画像形成装置
JP3274674B2 (ja) * 2000-05-16 2002-04-15 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
TW486829B (en) * 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
JP2006096620A (ja) * 2004-09-29 2006-04-13 ▲さん▼圓光電股▲ふん▼有限公司 窒化物エピタキシャル層製造方法及びその構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084899A (en) * 1994-09-14 2000-07-04 Rohm Co. Ltd. Semiconductor light emitting device and manufacturing method

Also Published As

Publication number Publication date
JP2007300050A (ja) 2007-11-15
KR20070108044A (ko) 2007-11-08
US20070272943A1 (en) 2007-11-29
US7473570B2 (en) 2009-01-06
TWI303847B (ko) 2008-12-01
TW200743141A (en) 2007-11-16

Similar Documents

Publication Publication Date Title
KR100890079B1 (ko) 질화갈륨계 화합물 반도체의 에피택셜층 구조 및 형성 방법
TWI756540B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
TWI385822B (zh) Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈
US10014436B2 (en) Method for manufacturing a light emitting element
CN104037287A (zh) 生长在Si衬底上的LED外延片及其制备方法
TW201421739A (zh) 紫外半導體發光元件及其製造方法
CN109616561B (zh) 深紫外led芯片、深紫外led外延片及其制备方法
CN101330121B (zh) 氮化物半导体发光装置的制造方法
CN109994580A (zh) 发光二极管的外延片及其制作方法
CN109411580B (zh) 氮化镓基功率器件及其制备方法
CN109755362A (zh) 一种高发光效率的氮化物发光二极管
CN109461800A (zh) 一种具有应变补偿结构的InGaN量子点LED外延结构
CN114373838A (zh) 带量子垒层硅掺杂结构的led外延片、生长方法及其制造方法
TWI398016B (zh) 具三族氮化合物半導體緩衝層之光電半導體元件及其製造方法
KR20100003331A (ko) 발광 소자 및 그 제조 방법
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
EP1865543A1 (en) Structure and manufacturing method of epitaxial layers of gallium nitride-based compound semiconductors
KR101137513B1 (ko) 질화물계 반도체 발광소자 및 그의 제조 방법
TWI837568B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
KR101720621B1 (ko) 발광 소자 및 그 제조 방법
KR100906921B1 (ko) 발광 다이오드 제조 방법
KR20090002165A (ko) 반도체 발광소자 및 그 제조 방법
CN117747733A (zh) 一种铁电薄膜/GaN基LED集成红光芯片及其制备方法
KR101911079B1 (ko) 자외선 led 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170313

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee