KR100882978B1

KR100882978B1 - 엘씨디 구동 칩 및 그 제조방법

Info

Publication number: KR100882978B1
Application number: KR1020070087563A
Authority: KR
Inventors: 김병호
Original assignee: 주식회사 동부하이텍
Priority date: 2007-08-30
Filing date: 2007-08-30
Publication date: 2009-02-12
Also published as: US20090061625A1; CN101378058A; TW200910316A; CN101378058B

Abstract

실시예에 따른 엘씨디 구동 칩은 분리되어 형성된 복수의 메인폴리패턴; 상기 메인폴리패턴을 연결하는 연결폴리패턴; 및 상기 메인폴리패턴들 상에 연결되어 형성된 SAB(Salicide Blocking) 패턴;을 포함하는 것을 특징으로 한다.

엘씨디 구동 칩, LDI, SAB(Salicide Blocking)

Description

엘씨디 구동 칩 및 그 제조방법{LCD Driver IC and Method for Manufacturing the same}

실시예는 엘씨디 구동 칩 및 그 제조방법에 관한 것이다.

엘씨디 구동 칩(LCD Driver IC: LDI)은 여러 부분의 화면을 나누어 담당하며 각 패널(Panel)에 수개의 구동 칩(Driver IC)이 사용된다.

종래의 일반적인 엘씨디 구동 칩은 와이드 폴리 패턴(Wide Poly Pattern)에 SAB(Salicide Blocking)의 크기로 저항을 조절하여 아웃풋 전압(Output Voltage)을 조절하고 있다.

그런데, 종래기술에 의할 경우 여러 개의 LDI에 사용되는 패널(Panel)에서 칩(Chip)간의 아웃풋 전압(Output Voltage)의 차이(Rs Ratio의 차이로 인해 발생하는 전압차이)로 인해 패널(Panel)에서 그레이 레벨(Gray Level)의 차이가 발생하는 블락딤(Block Dim)이 발생한다.

예를 들어, 종래기술에 의한 경우 SAB 패턴(Pattern)이 정상상태보다 수평방향(X축)으로 CD가 크거나 작게 진행되는 경우 저항은 상당한 차이를 보이게 된다. 이는 대부분의 저항은 Unsalicide Poly 저항이 차지하기 때문이며, SAB 패턴의 X방 향으로의 CD 크기가 변동되는 경우 이에 따라 Unsalicide되는 폴리의 넓이가 달라지기 때문에 결국 저항의 크기가 변동되어 결국 칩(Chip)간에는 저항의 크기가 다르며 이로 인한 아웃풋 전압(Output Voltage)의 차이가 발생한다.

또한, SAB 패턴이 상하(Y축)으로 이동(shift)되는 경우에도 Unsalicide되는 폴리의 넓이가 달라지기 때문에 결국 저항의 크기가 변동되어 아웃풋 전압(Output Voltage)의 차이가 발생한다.

실시예는 칩간에 아웃풋 전압(Output Voltage)의 차이를 줄일 수 있는 엘씨디 구동 칩 및 그 제조방법을 제공하고자 한다.

또한, 실시예에 따른 엘씨디 구동 칩의 제조방법은 복수의 메인폴리패턴을 형성하는 단계; 상기 메인폴리패턴을 연결하는 연결폴리패턴을 형성하는 단계; 및 상기 메인폴리패턴들 상에 연결된 SAB(Salicide Blocking) 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.

실시예에 따른 엘씨디 구동 칩 및 그 제조방법에 의하면, 메인폴리패턴은 복수의 분리된 형태로 설계하고, SAB 패턴을 연결된 형태로 설계함으로써 SAB 공정의 영향으로 인한 저항차이를 거의 발생시키지 않고 관리할 수 있으므로 인해 불량의 발생을 현저히 줄일 수 있다.

또한, 실시예에 의하면 저항체로 작용할 비살리사이드(unsalicide) 메인폴리패턴을 SAB 패턴으로 블락킹(blocking)하며, SAB 공정에 영향을 받을 수 있는 살리사이드(salicide)되는 연결폴리패턴은 라인형태로 형성함으로써 SAB 패턴의 CD 크 기가 변동되거나 SAB 패턴이 이동(shift)되더라도 저항의 변화가 거의 발생하지 않음으로써 칩간에 아웃풋 전압(Output Voltage)의 차이를 줄일 수 있다.

이하, 실시예에 따른 엘씨디 구동 칩 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.

실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.

(실시예)

도 1은 실시예에 따른 엘씨디 구동 칩의 단면도이다.

실시예에 따른 엘씨디 구동 칩은 분리되어 형성된 복수의 메인폴리패턴(110, 112); 상기 메인폴리패턴을 연결하는 연결폴리패턴(111); 및 상기 메인폴리패턴들 상에 연결되어 형성된 SAB(Salicide Blocking) 패턴(120);을 포함할 수 있다.

또한, 실시예에서 상기 연결폴리패턴(111)은 하나의 메인폴리패턴(110)의 상측과 다른 메인폴리패턴(112)의 하측을 연결하도록 형성될 수 있다.

실시예에 따른 엘씨디 구동 칩에 의하면, 메인폴리패턴(110, 112)은 복수의 분리된 형태로 설계하고, SAB 패턴(120)을 연결된 형태로 설계함으로써 SAB 공정의 영향으로 인한 저항차이를 거의 발생시키지 않고 관리할 수 있으므로 인해 불량의 발생을 현저히 줄일 수 있다.

또한, 실시예에 의하면 저항체로 작용할 비살리사이드(unsalicide) 메인폴리 패턴(110, 112)을 SAB 패턴(120)으로 블락킹(blocking)하며, SAB 공정에 영향을 받을 수 있는 살리사이드(salicide)되는 연결폴리패턴(111)은 라인형태로 형성함으로써 SAB 패턴(120)의 CD 크기가 변동되거나 SAB 패턴이 이동(shift)되더라도 저항의 변화가 거의 발생하지 않음으로써 칩간에 아웃풋 전압(Output Voltage)의 차이를 줄일 수 있다.

구체적으로, 도 2 내지 도 4는 실시예에 따른 엘씨디 구동 칩의 적용예이다.

우선 도 2와 같이, SAB 패턴(120a)이 세로방향으로 정상상태(도 1 참조)보다 크게 CD 패턴된 경우(a 만큼 크게 패턴된 경우), 가로 방향으로는 연결된 형태이므로 메인폴리패턴(110, 112)을 블락킹(blocking)하는 면적에는 영향이 없으므로 저항의 크기에는 영향이 없게 된다.

한편, SAB 패턴(120a)이 세로방향으로 CD가 크게 패턴된 상태로서 블락킹(blocking)하는 면적이 커질 수는 있으나 실제 저항체로 작용하게 될 메인폴리패턴(110, 112)에 대한 블락킹(blocking)하는 면적은 큰 영향이 없고, SAB 패턴(120a) 공정의 CD 패턴의 크기에 영향을 받을 연결폴리패턴(111)은 폴리라인(Poly Line)으로 패턴(Pattern)을 형성하여 저항의 변화가 거의 발생하지 않을 수 있다.

다음으로 도 3과 같이, SAB 패턴(120b)이 세로방향으로 정상상태(도 1 참조)보다 작게 CD 패턴된 경우(b 만큼 작게 패턴된 경우), 가로 방향으로는 연결된 형태이므로 메인폴리패턴(110, 112)을 블락킹(blocking)하는 면적에는 영향이 없으므로 저항의 크기에는 영향이 없게 된다. 한편, SAB 패턴(120b)이 세로방향으로 CD가 작게 패턴된 상태로서 블락킹(blocking)하는 면적이 작을 수는 있으나 실제 저항체로 작용하게 될 메인폴리패턴(110, 112)에 대한 블락킹(blocking)하는 면적은 큰 영향이 없고, SAB 패턴(120b) 공정의 CD 패턴의 크기에 영향을 받을 연결폴리패턴(111)은 폴리라인(Poly Line)으로 패턴(Pattern)을 형성하여 저항의 변화가 거의 발생하지 않을 수 있다.

그 다음으로, 도 4와 같이 SAB 패턴(120c)이 이동(Shift)될 경우 이동이 발생한 방향으로 블락킹(Blocking)영역을 보상할 수 있도록 복수의 분리된 메인폴리패턴(110, 112)과 라인형태의 연결폴리패턴(111)을 형성하여, SAB 패턴(120c)의 이동(Shift)이 발생하더라도 저항의 변화가 거의 발생하지 않을 수 있다. 예를 들어, 실시예에서 상기 상측과 하측의 연결폴리패턴(111)이 같은 폭을 같도록 함으로써 SAB 패턴(120c)이 이동(Shift)될 경우 이동이 발생한 방향으로 블락킹(Blocking)영역을 보상할 수 있다.

또한, 실시예는 상기 연결폴리패턴(111) 양측에 형성된 컨택패턴(130)을 더 포함할 수 있다.

이하, 도 1을 참조하여 실시예에 따른 엘씨디 구동 칩의 제조방법을 설명한다.

우선, 복수의 메인폴리패턴(110, 112)과 상기 메인폴리패턴(110, 112)을 연결하는 연결폴리패턴(111)을 형성한다. 상기 메인폴리패턴(110, 112)과 연결폴리패턴(111)은 동시에 또는 시차를 두고 형성될 수 있다.

예를 들어, 기판(미도시) 상에 전체적으로 폴리실리콘(미도시)을 형성한 후, 소정의 감광막 패턴(미도시)을 식각마스크로 하여 폴리실리콘을 식각하여 도 1과 같은 패턴의 메인폴리패턴(110, 112)과 연결폴리패턴(111)을 형성할 수 있다.

실시예에서, 상기 연결폴리패턴(111)은 하나의 메인폴리패턴(110)의 상측과 다른 메인폴리패턴(112)의 하측을 연결하도록 형성될 수 있다.

또한, 실시예는 상기 메인폴리패턴(110, 112)들 상에 연결된 SAB(Salicide Blocking) 패턴(120)을 형성한다.

실시예에 따른 엘씨디 구동 칩의 제조방법에 의하면, 메인폴리패턴(110, 112)은 복수의 분리된 형태로 설계하고, SAB 패턴(120)을 연결된 형태로 설계함으로써 SAB 공정의 영향으로 인한 저항차이를 거의 발생시키지 않고 관리할 수 있으므로 인해 불량의 발생을 현저히 줄일 수 있다.

또한, 실시예에 의하면 저항체로 작용할 비살리사이드(unsalicide) 메인폴리패턴(110, 112)을 SAB 패턴(120)으로 블락킹(blocking)하며, SAB 공정에 영향을 받을 수 있는 살리사이드(salicide)되는 연결폴리패턴(111)은 라인형태로 형성함으로써 SAB 패턴(120)의 CD 크기가 변동되거나 SAB 패턴이 이동(shift)되더라도 저항의 변화가 거의 발생하지 않음으로써 칩간에 아웃풋 전압(Output Voltage)의 차이를 줄일 수 있다.

또한, 실시예는 상기 연결폴리패턴(111) 양측에 컨택패턴(130)을 더 형성할 수 있다. 상기 컨택패턴(130)은 상기 연결폴리패턴(111)과 동시에 또는 시차를 두고 형성될 수 있다. 실시예에 의하면 컨택패턴(130)의 위치를 상, 하로 이동시켜 설계함으로써 가로방향의 SAB 패턴(120)의 CD 변화 또는 SAB 패턴(120)이동(Shift) 에는 영향을 받지 않을 수 있다.

본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.

도 1은 실시예에 따른 엘씨디 구동 칩의 단면도.

도 2 내지 도 4는 실시예에 따른 엘씨디 구동 칩의 적용예.

Claims

분리되어 형성된 복수의 메인폴리패턴;

상기 메인폴리패턴을 연결하는 연결폴리패턴; 및

상기 메인폴리패턴들 상에 연결되어 형성된 SAB(Salicide Blocking) 패턴;을 포함하며,

상기 메인폴리패턴과 상기 연결폴리패턴은 각각 폴리실리콘으로 형성된 것을 특징으로 하는 엘씨디 구동 칩.
제1 항에 있어서,

상기 연결폴리패턴은

하나의 메인폴리패턴의 상측과 다른 메인폴리패턴의 하측을 연결하는 것을 특징으로 하는 엘씨디 구동 칩.
제1 항에 있어서,

상기 연결폴리패턴 양측에 형성된 컨택패턴을 더 포함하는 것을 특징으로 하는 엘씨디 구동 칩.
복수의 메인폴리패턴을 형성하는 단계;

상기 메인폴리패턴을 연결하는 연결폴리패턴을 형성하는 단계; 및

상기 메인폴리패턴들 상에 연결된 SAB(Salicide Blocking) 패턴을 형성하는 단계;를 포함하며,

상기 메인폴리패턴과 상기 연결폴리패턴은 각각 폴리실리콘으로 형성되는 것을 특징으로 하는 엘씨디 구동 칩의 제조방법.
제4 항에 있어서,

상기 연결폴리패턴은

하나의 메인폴리패턴의 상측과 다른 메인폴리패턴의 하측을 연결하는 것을 특징으로 하는 엘씨디 구동 칩의 제조방법.
제4 항에 있어서,

상기 연결폴리패턴 양측에 컨택패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 엘씨디 구동 칩의 제조방법.