KR100882204B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100882204B1
KR100882204B1 KR1020070079740A KR20070079740A KR100882204B1 KR 100882204 B1 KR100882204 B1 KR 100882204B1 KR 1020070079740 A KR1020070079740 A KR 1020070079740A KR 20070079740 A KR20070079740 A KR 20070079740A KR 100882204 B1 KR100882204 B1 KR 100882204B1
Authority
KR
South Korea
Prior art keywords
cavity
phosphor filter
semiconductor package
substrate
phosphor
Prior art date
Application number
KR1020070079740A
Other languages
English (en)
Inventor
방연호
최희섭
백준승
원진성
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020070079740A priority Critical patent/KR100882204B1/ko
Application granted granted Critical
Publication of KR100882204B1 publication Critical patent/KR100882204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

반도체 패키지를 제조하는 과정에서 발생하는 기포를 제거할 수 있도록 한 반도체 패키지를 제시한다. 제시된 반도체 패키지는 발광소자 실장영역을 갖는 캐비티가 형성되고 캐비티에는 소정의 매질이 충전되며 충전된 매질의 상면에는 평판형의 형광체 필터가 평탄하게 얹혀진 기판을 포함하는 반도체 패키지로서, 캐비티의 상부에서 보았을 때 충전된 매질의 일부와 형광체 필터가 상호 중첩되지 않도록 형성된다. 이러한 구성의 본 발명에 따르면 형광체 필터를 기판의 상부 캐비티와 하부 캐비티의 경계면상에 얹히게 되면 캐비티의 사이즈와 형광체 필터의 사이즈 차이로 인해 구멍이 형성된다. 따라서, 하부 캐비티에 LED칩을 실장하고 소정의 주형액을 주입한 후에 형광체 필터를 얹히고 나서 큐어링을 하더라도 충전된 주형액의 상면 일부가 노출되므로 큐어링중에 발생되는 기포가 구멍을 통해 쉽게 빠져나간다. 이로 인해, 반도체 패키지의 광 효율 문제를 해결하게 되고 불량품 발생율을 대폭 줄일 수 있게 된다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 LED칩 및 형광체를 이용하여 소정 색상의 광을 출력하는 반도체 패키지에 관한 것이다.
최근, LED칩과 같은 반도체 소자를 채용한 반도체 패키지(예컨대, LED패키지)가 조명기구(예컨대, 손전등, 카메라 후레쉬 등)에 광원으로 많이 채용되고 있다.
이러한 반도체 패키지를 광원으로 사용할 경우, 예를 들어 손전등을 이용하여 어느 한 피사체에 광을 비추게 되면 비춰지는 광의 가장자리를 따라 노란띠(yellow ring)가 발생된다. 이러한 노란띠는 외관상 좋은 느낌을 주지 않을 뿐만 아니라 일반 카메라 후레쉬에서는 사진 촬영시 사진의 품질을 저하시키는 주요 원인이 된다.
그리고, 종래의 LED패키지는 도 1의 (b)에서와 같이 형광체층(18)이 균일한 평탄도를 유지해야 됨에도 불구하고, 도 1의 (a) 또는 (c)와 같이 균일한 평탄도를 유지하지 못하는 채로 제조되는 경우가 많이 있다. 도 1의 (a) 또는 (c)의 제품은 등외품(불량품)으로 처리된다. 도 1에서, 참조부호 14는 LED칩이고, 참조부호 30은 기판이다.
이러한 노란띠의 제거 및 형광체층의 균일한 평탄도 유지를 위해 다양한 구조 또는 방식으로 제조된 반도체 패키지가 제안되고 있다. 그 중의 일 예로 본 출원인은 도 2에서와 같이 평판의 투명유리(42)와 그 투명유리(42)의 일면에 형성된 형광체층(50)을 갖춘 형광체 필터(82)를 출원시킨 바 있다(출원번호; 10-2007-0029078호 참조). 도 2에서, 참조부호 16은 와이어이고, 참조부호 60은 기판이며, 참조부호 80은 확산층이다.
도 2에 도시된 반도체 패키지의 제조공정을 살펴보면, 우선 도 3의 (a)에서와 같이 기판(60)의 캐비티 저면에 LED칩(14)을 탑재시킨 후 와이어(16) 본딩을 실시한다. 이어, 도 3의 (b)에서와 같이 LED칩(14)의 주변으로 실리콘 또는 에폭시 등과 같은 주형액(20)을 주입한다. 이후, 도 3의 (c)에서와 같이 주형액(20)의 상부를 덮도록 형광체 필터(82)를 안착시킨 후에 확산층(80)을 형성시킨다.
그리고 나서, 소정 온도(예컨대, 100℃) 이상에서 큐어링을 실시하게 된다. 큐어링을 하는 동안에 반도체 패키지내에는 도 3의 (c)와 같이 기포(b)가 발생된다.
주형액(20)은 미세하게나마 수분을 함유하고 있으므로 큐어링시 약간의 수분이 기화된다. 그런데, 도 3의 (c)에서와 같이 형광체 필터(82)가 주형액(20)의 상부를 밀봉하는 형태로 덮고 있어서 빠져나갈 구멍이 없다. 그래서, 기화되는 수분이 기포(b)로 되어 잔존하게 된다. 도 4는 기포가 발생된 케이스를 나타낸 사진으로서, (a) 내지 (d)와 같이 다양한 형태의 기포(b, b1, b2)가 발생되어 반도체 패 키지내에 잔존하게 된다.
이러한 기포로 인해 반도체 패키지의 광 효율이 저하될 뿐만 아니라 불량품 발생으로 인한 손실율도 높아지게 된다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 반도체 패키지를 제조하는 과정에서 발생하는 기포를 제거할 수 있도록 한 반도체 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 패키지는, 발광소자 실장영역을 갖는 캐비티가 형성되고 캐비티에는 소정의 매질이 충전되며 충전된 매질의 상면에는 평판형의 형광체 필터가 평탄하게 얹혀진 기판을 포함하는 반도체 패키지로서,
캐비티의 상부에서 보았을 때 충전된 매질의 일부와 형광체 필터가 상호 중첩되지 않도록 형성된 것을 특징으로 한다.
바람직하게는, 충전된 매질의 상면 테두리의 일부가 노출된다.
캐비티는 상호 다른 직경을 갖는 2단 원형 구조로 이루어지고, 형광체 필터는 정사각형으로 하여 캐비티내에 안착된다. 이 경우, 형광체 필터의 모서리 부위와 접촉하는 캐비티의 영역에는 안착홈이 형성된다.
다르게는, 캐비티는 상호 다른 너비를 갖는 2단 정사각형 구조로 이루어지고, 상기 형광체 필터는 직사각형으로 하여 상기 캐비티내에 안착된다. 이 경우, 형광체 필터의 길이 방향의 양측부와 접촉하는 캐비티의 영역에는 안착홈이 형성된다.
캐비티의 발광소자 실장영역에는 LED칩이 실장된다.
이러한 구성의 본 발명에 따르면, 형광체 필터를 기판의 상부 캐비티와 하부 캐비티의 경계면상에 얹히게 되면 캐비티의 사이즈와 형광체 필터의 사이즈 차이로 인해 구멍이 형성된다.
따라서, 하부 캐비티에 LED칩(도시 생략)을 실장하고 주형액(예컨대, 실리콘)을 주입한 후에 형광체 필터를 얹히고 나서 큐어링을 하더라도 충전된 주형액의 상면 일부가 노출되므로 큐어링중에 발생되는 기포가 구멍을 통해 쉽게 빠져나간다. 이로 인해, 반도체 패키지의 광 효율 문제를 해결하게 되고 불량품 발생율을 대폭 줄일 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지에 대하여 설명하면 다음과 같다. 이하의 실시예에서는 엘이디(LED) 패키지를 최적의 실시예로 하여 설명한다. 그리고, 본 발명의 반도체 패키지는 세라믹 패키지, 플라스틱 패키지, 리드 프레임 타입 패키지, 플라스틱 + 리드 프레임 타입 패키지 등 모든 SMD 타입 패키지에 적용가능한 것으로 보면 된다.
(제 1실시예)
도 5 및 도 6은 본 발명의 제 1실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 5는 기판(100)의 평면도이다. 기판(100)은 LED칩(도시 생략)을 고밀도로 실장할 수 있는 기판이면 된다.
기판(100)에는 LED칩(도시 생략)을 실장시킬 수 있는 영역을 갖춘 캐비티(102)가 형성된다. 캐비티(102)는 정사각형의 평면 형태를 갖는 것으로 보면 된다. 캐비티(102)는 도 3의 기판(60)에 형성된 캐비티처럼 단차져서 상부 캐비티와 하부 캐비티로 구획된다. 차이나는 점은, 도 5에서는 상부 캐비티와 하부 캐비티의 경계면(103)(즉, 상부 캐비티의 저면 또는 받침부라고도 할 수 있음)의 평면 형상이 꽃무늬 형상이다. 다시 말해서, 기판(100)에 예컨대 정사각형의 평면을 갖는 캐비티를 형성하되 캐비티의 내측벽 소정 위치(예컨대, 캐비티의 내측벽의 중간 높이 부분; 하부 캐비티의 개구부가 되는 부분)에서 저면까지를 꽃무늬 형상으로 하면 된다. 이는 추후에 기포가 빠져 나갈 수 있는 구멍(vent)을 형성하기 위한 것이다. 이러한 꽃무늬 형상으로의 제조는 동종업계에 종사하는 자라면 익히 알려진 다양한 방법으로 가능하며, 그 꽃무늬 형상으로의 제조 과정에 대해 별도의 설명이 없더라도 동종업계에 종사하는 자라면 충분히 이해가능하다.
도 6은 기판(100)에 형광체 필터(82)가 실장된 경우를 나타낸 도면이다. 여기서, 형광체 필터(82)의 사이즈를 대략 3.0*3.0mm 라고 가정한다. 도 5에 도시된 길이(L1)는 5.0mm 이고 길이(L2)는 3.6mm 이며 길이(L3; 받침부의 길이)는 0.5mm 라고 가정한다.
상기에서 예로 든 치수대로 제작된 기판(100)의 상부 캐비티와 하부 캐비티의 경계면(103; 받침부)상에 형광체 필터(82)를 얹힌다. 즉, 도 6의 (a)에서와 같 이 형광체 필터(82)가 경계면(103)의 뽀족하게 삐져나온 부분상에 실장된다. 이 경우 형광체 필터(82)가 하부 캐비티의 개구부를 모두 덮는 것이 아니라 일부만 덮게 된다. 따라서, 도 6의 (a)에서와 같이 캐비티에 충전된 실리콘 또는 에폭시의 상면중 테두리의 일부가 노출된다. 노출된 부위가 기포가 빠져 나갈 수 있는 구멍(104)이 된다. 통상 하부 캐비티의 저면 중앙에는 LED칩(도시 생략)이 실장되므로 광 효율을 고려하여 구멍(104)을 가급적 외측에 형성시키는 것이 바람직하다.
도 6의 (b)는 상기 예로 든 치수대로 기판(100) 및 형광체 필터(82)를 각각 제조한 후에 기판(100)의 상부 캐비티와 하부 캐비티의 경계면(103)상에 형광체 필터(82)를 얹히고서 사진 촬영한 것이다.
상기 예로 든 치수대로만 제 1실시예의 기판(100)이 제조되어야 하는 것은 아니다. 상부 캐비티와 하부 캐비티의 경계면(103)의 평면 형상을 꽃무늬 형상으로 할 수 있고 형광체 필터(82)를 경계면(103)상에 얹혔을 경우 구멍(104)이 형성될 수만 있다면 상기 예로 든 치수는 가감되어도 된다. 기판(100)의 치수에 대해서는 형광체 필터(82)의 치수를 고려하여 조정하면 된다.
이러한 제 1실시예에 따르면, 형광체 필터(82)를 기판(100)의 상부 캐비티와 하부 캐비티의 경계면(103; 받침부)상에 얹히게 되면 구멍(104)이 형성된다. 따라서, 하부 캐비티에 LED칩(도시 생략)을 실장하고 대략 3.1Pa.s 정도의 점도를 지닌 주형액(예컨대, 실리콘)(물론, 주형액의 점도는 앞서 예시한 수치와 다르게 될 수도 있음)을 주입한 후에 형광체 필터(82)를 얹히고 나서 큐어링을 하더라도 기포가 구멍(104)을 통해 쉽게 빠져나간다. 형광체 필터(82)의 상부에 확산층을 형성시킬 경우에는 앞서와 같은 공정으로 큐어링까지 실시하고 나서 확산층을 형성시킨 후에 재차 열처리를 행하면 된다. 이는 이하의 다른 실시예에서도 마찬가지이다.
(제 2실시예)
도 7a와 도 7b 및 도 8은 본 발명의 제 2실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 제 2실시예는 상술한 제 1실시예와 거의 동일하고 기판(110)의 캐비티 형상에서 차이난다.
제 2실시예의 기판(110)에 대해 도 7a 및 도 7b을 근거로 설명한다. 도 7a는 기판(110)의 평면도이고, 도 7b는 기판(110)의 사시도이다. 도 7a에서 길이(L1, L2, L3)의 치수는 제 1실시예에서 예로 든 치수와 동일한 것으로 가정하였다.
기판(110)의 캐비티(112)는 정사각형의 평면 형태를 갖는 것으로 보면 된다. 제 1실시예와 차이나는 점은 제 2실시예의 캐비티(112)는 도 7b에서와 같이 내측벽의 소정 높이(예컨대, 각각의 수직 벽면의 중앙)에서부터 저면에까지 복수개의 받침부(113)가 돌출되게 형성된다. 이러한 캐비티(112) 형성 공정은 별도의 설명이 없더라도 동종업계에 종사하는 자라면 쉽게 이해가능하다.
도 8은 기판(110)에 형광체 필터(82)가 실장된 경우를 나타낸 도면이다. 여기서, 형광체 필터(82)의 사이즈는 앞서 예시한 바와 같이 3.0*3.0mm 라고 가정한다.
상기에서 예로 든 치수대로 제조된 기판(110)의 캐비티(112)의 받침부(113)상에 형광체 필터(82)를 얹힌다. 즉, 형광체 필터(82)를 캐비티(112)내에 수평하게 위치시키게 되면 도 8에서와 같이 형광체 필터(82)가 받침부(113)상에 얹혀진다. 이 경우, 캐비티(112)와 형광체 필터(82)는 서로간의 치수를 고려하여 제조되었기 때문에 형광체 필터(82)와 캐비티(112)의 내측벽간에는 소정의 갭이 형성된다. 그 갭이 기포가 빠져 나갈 수 있는 구멍(114)이 된다.
상기 예로 든 치수대로만 제 2실시예의 기판(110)이 제조되어야 하는 것은 아니다. 형광체 필터(82)를 받침부(113)상에 얹혔을 경우 구멍(114)이 형성될 수만 있다면 상기 예로 든 치수는 가감되어도 된다. 기판(110)의 치수에 대해서는 형광체 필터(82)의 치수를 고려하여 조정하면 된다.
이러한 제 2실시예에 따르면, 형광체 필터(82)를 기판(110)의 캐비티(112)의 받침부(113)상에 얹히게 되면 구멍(114)이 형성된다. 따라서, 캐비티(112)내에 LED칩(도시 생략)을 실장하고 대략 3.1Pa.s 정도의 점도를 지닌 주형액(예컨대, 실리콘)(물론, 주형액의 점도는 앞서 예시한 수치와 다르게 될 수도 있음)을 주입한 후에 형광체 필터(82)를 얹히고 나서 큐어링을 하더라도 기포가 구멍(114)을 통해 쉽게 빠져나간다.
(제 3실시예)
도 9 및 도 10은 본 발명의 제 3실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 제 3실시예에서는 상술한 제 2실시예의 기판의 캐비티 형태를 약간 변형시킨 것이다. 제 2실시예와 비교하여 제 3실시예에서는 받침부(123)의 설치 위치에서 차이난다. 즉, 제 2실시예에서는 캐비티의 각각의 수직 벽면의 중앙에서부 터 저면에까지 복수개의 받침부가 돌출되게 형성되었지만, 제 3실시예에서는 받침부(123)가 캐비티(122)의 모서리 부위에서 내향되게 돌출형성되었다. 이 부분에 대해 별도의 사시도를 제시하지 않았지만 동종업계에 종사하는 자라면 도 7의 (b)와 같은 도면을 보고서 제 3실시예에서의 받침부(123)의 설치 형태를 충분히 짐작할 수 있게 된다. 도 9에 도시된 길이(L1, L2, L3)의 치수는 제 1실시예에서 예로 든 치수와 동일한 것으로 가정한다.
도 10은 기판(120)에 형광체 필터(82)가 실장된 경우를 나타낸 도면이다. 여기서, 형광체 필터(82)의 사이즈는 앞서 예시한 3.0*3.0mm 라고 가정한다.
상기에서 예로 든 치수대로 제조된 기판(120)의 캐비티(122)의 받침부(123)상에 형광체 필터(82)를 얹힌다. 즉, 형광체 필터(82)를 캐비티(122)내에 수평하게 위치시키게 되면 도 10에서와 같이 형광체 필터(82)가 받침부(123)상에 얹혀진다. 이 경우, 캐비티(122)와 형광체 필터(82)는 서로간의 치수를 고려하여 제조되었기 때문에 형광체 필터(82)와 캐비티(122)의 내측벽간에는 소정의 갭이 형성된다. 그 갭이 기포가 빠져 나갈 수 있는 구멍(124)이 된다.
상기 예로 든 치수대로만 제 3실시예의 기판(120)이 제조되어야 하는 것은 아니다. 형광체 필터(82)를 받침부(123)상에 얹혔을 경우 구멍(124)이 형성될 수만 있다면 상기 예로 든 치수는 가감되어도 된다. 기판(120)의 치수에 대해서는 형광체 필터(82)의 치수를 고려하여 조정하면 된다.
이러한 제 3실시예에 따르면, 형광체 필터(82)를 기판(120)의 캐비티(122)의 받침부(123)상에 얹히게 되면 구멍(124)이 형성된다. 따라서, 캐비티(122)내에 LED 칩(도시 생략)을 실장하고 대략 3.1Pa.s 정도의 점도를 지닌 주형액(예컨대, 실리콘)(물론, 주형액의 점도는 앞서 예시한 수치와 다르게 될 수도 있음)을 주입한 후에 형광체 필터(82)를 얹히고 나서 큐어링을 하더라도 기포가 구멍(124)을 통해 쉽게 빠져나간다.
(제 4실시예)
도 11 및 도 12는 본 발명의 제 4실시예에 따른 반도체 패키지를 설명하기 위한 도면이다. 제 4실시예에서는 상술한 실시예들과는 달리 캐비티의 형상이 2단 원형구조로 이루어진다. 제 4실시예에서는 기판(130)의 캐비티(132)는 대략 4.20mm 정도의 직경(φ1)을 갖는 상부 캐비티와 대략 3.16mm 정도의 직경(φ2)을 갖는 하부 캐비티로 이루어진다. 즉, 제 4실시예에서는 기판(130)의 캐비티가 상호 다른 직경을 갖는 2단 원형 구조로 이루어진다.
제 4실시예에서는 형광체 필터(82)의 사이즈를 대략 2.8*2.8mm 정도로 한다. 그리고, 형광체 필터(82)의 대각선 방향의 모서리 간의 길이를 대략 3.96mm 정도로 한다.
상기에서 예로 든 치수대로 제작된 기판(130)의 상부 캐비티와 하부 캐비티의 경계면(133; 상부 캐비티의 저면과 하부 캐비티의 상면이 됨(단차진 부분). 받침부라고 할 수 있음)상에 형광체 필터(82)를 얹힌다. 물론, 형광체 필터(82)의 안착이 보다 잘 되도록 하기 위해 형광체 필터(82)가 실질적으로 얹혀지는 부분에 모따기 등과 같은 작업을 미리 행해 두어서 안착홈을 마련해 두어도 된다. 이는 다른 실시예에서도 그대로 채용가능하다.
도 12의 (a)에서와 같이 형광체 필터(82)가 경계면(133)상에 실장되면 형광체 필터(82)가 하부 캐비티의 개구부를 모두 덮는 것이 아니라 일부만 덮게 된다. 따라서, 도 12의 (a)에서와 같이 캐비티에 충전된 실리콘 또는 에폭시의 상면중 테두리의 일부가 노출된다. 노출된 부위가 기포가 빠져 나갈 수 있는 구멍(134)이 된다. 도 12의 (b)는 상기 예로 든 치수대로 기판(130) 및 형광체 필터(82)를 각각 제조한 후에 기판(130)의 상부 캐비티와 하부 캐비티의 경계면(133)상에 형광체 필터(82)를 얹히고서 사진 촬영한 것이다.
상기 예로 든 치수대로만 제 4실시예의 기판(130)이 제조되어야 하는 것은 아니다. 형광체 필터(82)를 경계면(133)상에 얹혔을 경우 구멍(134)이 형성될 수만 있다면 상기 예로 든 치수는 가감되어도 된다. 기판(130)의 치수에 대해서는 형광체 필터(82)의 치수를 고려하여 조정하면 된다.
이러한 구조의 제 4실시예가 앞서 설명한 제 1 내지 제 3실시예에 비해 제조공정이 수월하다. 특히, 제 1실시예의 경우에는 상부 캐비티와 하부 캐비티의 경계면의 평면 형상을 꽂무늬 형상으로 함에 따라 꽃무늬 형상의 캐비티 벽면에서의 광의 산란이 심하게 발생하여 광효율면에서 문제가 발생될 수도 있다. 그러나, 제 4실시예는 광의 심한 산란이 발생할 가능성이 매우 낮으므로 제 1실시예에 비해서 광효율 측면에서도 매우 우수하다.
이러한 제 4실시예에 따르면, 형광체 필터(82)를 기판(130)의 상부 캐비티와 하부 캐비티의 경계면(133; 받침부)상에 얹히게 되면 구멍(134)이 형성된다. 따라 서, 하부 캐비티에 LED칩(도시 생략)을 실장하고 대략 3.1Pa.s 정도의 점도를 지닌 주형액(예컨대, 실리콘)(물론, 주형액의 점도는 앞서 예시한 수치와 다르게 될 수도 있음)을 주입한 후에 형광체 필터(82)를 얹히고 나서 큐어링을 하더라도 기포가 구멍(134)을 통해 쉽게 빠져나간다.
(제 5실시예)
도 13 및 도 14는 본 발명의 제 5실시예에 따른 반도체 패키지를 설명하기 위한 도면 및 사진이다. 앞서 설명한 실시예들은 주로 기판의 캐비티 형상을 변형시킨 것인데 반해, 제 5실시예는 형광체 필터의 형상을 변형시킨 것이다.
제 5실시예에서는 기판(160)의 캐비티를 단차지게 형성한다. 따라서, 캐비티는 상부 캐비티와 하부 캐비티로 나누어진다. 즉, 제 6실시예에서는 기판(160)의 캐비티는 상호 다른 너비의 2단 정사각형 구조로 이루어진다.
제 5실시예에서는, 도 13의 (a)에서와 같이 평판형의 형광체 필터 원판(140)을 마련한 후에 형광체 필터 원판(140)의 소정 개소(K)를 에칭한다. 즉, 추후에 완성되는 형광체 필터(150)의 모서리 부분이 될 부위(K)를 에칭한다. 그 후, 도 13의 (b)에서와 같이 절단 포인트(M)를 따라 소잉(sawing)을 하게 되면 도 13의 (c)에서와 같은 개별적인 형광체 필터(150)가 만들어진다.
여기서, 제조된 형광체 필터(150)의 사이즈를 살펴보면, 제 1 내지 제 3실시예에서는 대략 3.0*3.0mm 정도라고 가정하였는데 제 5실시예에서의 형광체 필터(150)는 대략 2.2mm(L4)*3.0mm(L5) 정도이다. 한편, 제 5실시예의 경우 기 판(160)의 하부 캐비티의 개구부의 사이즈를 2.8*2.8mm 정도로 한다.
도 14에서와 같이 기판(160)의 상부 캐비티와 하부 캐비티의 경계면(받침부가 됨)상에 형광체 필터(150)를 얹힌다. 형광체 필터(150)가 하부 캐비티의 개구부중에서 모서리 부분을 제외하고 덮게 된다. 그에 따라, 도 14에서와 같이 기포가 빠져 나갈 수 있는 구멍(162)이 형성된다.
상기 예로 든 치수대로만 제 5실시예의 형광체 필터(150)가 제조되어야 하는 것은 아니다. 형광체 필터(150)를 경계면상에 얹혔을 경우 구멍(162)이 형성될 수만 있다면 상기 예로 든 치수는 가감되어도 된다. 기판(160)의 캐비티의 치수에 대해서는 형광체 필터(150)의 치수를 고려하여 조정하면 된다.
이러한 제 5실시예에 따르면, 형광체 필터(150)를 기판(160)의 상부 캐비티와 하부 캐비티의 경계면상에 얹히게 되면 구멍(162)이 형성된다. 따라서, 하부 캐비티에 LED칩(도시 생략)을 실장하고 대략 3.1Pa.s 정도의 점도를 지닌 주형액(예컨대, 실리콘)(물론, 주형액의 점도는 앞서 예시한 수치와 다르게 될 수도 있음)을 주입한 후에 형광체 필터(150)를 얹히고 나서 큐어링을 하더라도 기포가 구멍(162)을 통해 쉽게 빠져나간다.
(제 6실시예)
도 15 및 도 16은 본 발명의 제 6실시예에 따른 반도체 패키지를 설명하기 위한 도면 및 사진이다. 제 6실시예는 제 5실시예처럼 형광체 필터의 형상을 변형시킨 것이다.
제 6실시예에서는 기판(190)의 캐비티를 단차지게 형성한다. 따라서, 캐비티는 상부 캐비티와 하부 캐비티로 나누어진다. 즉, 제 6실시예에서는 기판(190)의 캐비티는 상호 다른 너비의 2단 정사각형 구조로 이루어진다.
제 6실시예에서는, 도 15의 (a)에서와 같이 평판형의 형광체 필터 원판(170)을 마련한 후에 도 15의 (b)에서와 같이 절단 포인트(M)를 따라 직사각형 형태로 소잉(sawing)을 하게 된다. 그에 따라, 도 15의 (c)에서와 같은 개별적인 형광체 필터(180)가 만들어진다.
여기서, 제조된 형광체 필터(180)의 사이즈를 살펴보면, 제 1 내지 제 3실시예에서는 대략 3.0*3.0mm 정도라고 가정하였는데 제 6실시예에서의 형광체 필터(180)는 대략 3.4mm(L6)*2.6mm(L7) 정도이어서 직사각형의 평면을 갖는다. 한편, 제 6실시예의 경우 하부 캐비티의 개구부의 사이즈를 3.0*3.0mm 정도로 한다.
도 16에서와 같이 기판(190)의 상부 캐비티와 하부 캐비티의 경계면(받침부가 됨)상에 형광체 필터(180)를 얹힌다. 형광체 필터(180)가 하부 캐비티의 개구부중에서 일정 부분을 제외하고 덮게 된다. 그에 따라, 도 16에서와 같이 기포가 빠져 나갈 수 있는 구멍(192)이 형성된다.
상기 예로 든 치수대로만 제 6실시예의 형광체 필터(180)가 제조되어야 하는 것은 아니다. 형광체 필터(180)를 경계면상에 얹혔을 경우 구멍(192)이 형성될 수만 있다면 상기 예로 든 치수는 가감되어도 된다. 기판(190)의 캐비티의 치수에 대해서는 형광체 필터(180)의 치수를 고려하여 조정하면 된다.
이러한 제 6실시예는 앞서 설명한 제 5실시예에 비해 원하는 형광체 필 터(180)를 제조하기가 매우 수월하게 된다. 그리고, 제 6실시예에 의하면 제 5실시예에 비해 반도체 패키지의 제조가 보다 간편하게 될 뿐만 아니라 제조공정에서의 불량율도 저감시킬 수 있게 된다. 물론, 제 6실시예는 제 1 내지 제 3실시예에 비해 반도체 패키지의 제조가 보다 간편하게 될 뿐만 아니라 제조공정에서의 불량율도 저감시킬 수 있게 된다.
이러한 제 6실시예에 따르면, 형광체 필터(180)를 기판(190)의 상부 캐비티와 하부 캐비티의 경계면상에 얹히게 되면 구멍(192)이 형성된다. 따라서, 하부 캐비티에 LED칩(도시 생략)을 실장하고 대략 3.1Pa.s 정도의 점도를 지닌 주형액(예컨대, 실리콘)(물론, 주형액의 점도는 앞서 예시한 수치와 다르게 될 수도 있음)을 주입한 후에 형광체 필터(180)를 얹히고 나서 큐어링을 하더라도 기포가 구멍(192)을 통해 쉽게 빠져나간다.
이러한 본 발명의 반도체 패키지와 기존의 반도체 패키지에 대한 기포 유무에 대한 광특성을 시뮬레이션해 본 결과 다음의 표 1과 같이 나타난다.
(표 1)
본 발명 (기포 0%) 기존 (기포 100%) 기존 (기포 66%) 기존 (기포 33%)
광도(cd) 0.2486 0.2053 0.2116 0.2095
광속(lm) 0.7822 0.6308 0.6800 0.6167
효율 100% 80.6% 86.9% 78.8%
즉, 상기의 표 1의 시뮬레이션 결과표를 보더라도 주형액이 채워지는 부분에 기포가 존재할 경우에는 효율이 떨어짐을 알 수 있다.
그리고, 기존의 반도체 패키지와 본 발명의 반도체 패키지에 대해 각각 10개씩의 샘플을 이용하여 광특성을 시험해 본 결과 도 17에서와 같은 시험 데이터를 얻을 수 있게 되었다. 도 17의 (a)는 기존 반도체 패키지(기판의 재질: LTCC)에서 기포가 100% 발생한 경우의 광특성 시험 데이터표이고, 도 17의 (b)는 본 발명의 반도체 패키지(기판의 재질 : LTCC)(기포 0%)에 대한 광특성 시험 데이터표이다. 도 17의 (a)와 (b)를 비교하여 보면 다음의 표 2와 같이 기포가 없을수록 광특성이 좋음을 알 수 있다.
(표 2)
구분 IV TLF Efficacy
cd lm lm/W
기존(기포 100%) 12.242 46.201 38.649
본 발명(기포 0%) 14.45 53.055 43.949
비교 (%) 18 14.8 13.7
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다. 예를 들어, 도면으로 도시하지 않았지만 제 6실시예와 같은 직사각형 형상의 형광체 필터를 제 4실시예와 같은 2단 원형구조의 캐비티를 갖는 기판에 채용하여도 기포가 빠져나갈 수 있는 구멍을 충분히 형성시킬 수 있게 된다.
도 1은 종래 LED패키지의 문제점을 설명하기 위해 채용된 일반적인 LED패키지의 개략적인 단면도이다.
도 2는 종래의 LED패키지의 다른 예의 단면도이다.
도 3은 도 2의 LED패키지의 제조과정에서의 문제점을 설명하기 위해 채용된 개략적인 단면도이다.
도 4는 기포 발생 사진이다.
도 5 및 도 6은 본 발명의 제 1실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 7a와 도 7b 및 도 8은 본 발명의 제 2실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 9 및 도 10은 본 발명의 제 3실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 11 및 도 12는 본 발명의 제 4실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 13 및 도 14는 본 발명의 제 5실시예에 따른 반도체 패키지를 설명하기 위한 도면 및 사진이다.
도 15 및 도 16은 본 발명의 제 6실시예에 따른 반도체 패키지를 설명하기 위한 도면 및 사진이다.
도 17은 기포 유무에 따른 광특성 시험 데이터표이다.
< 도면의 주요부분에 대한 부호의 설명 >
82, 150, 180 : 형광체 필터
100, 110, 120, 130, 160, 190 : 기판
102, 112, 122, 132 : 캐비티
104, 114, 124, 134, 162, 192 : 구멍

Claims (7)

  1. 삭제
  2. 삭제
  3. 발광소자 실장영역을 갖는 캐비티가 형성되고 상기 캐비티에는 소정의 매질이 충전되며 상기 충전된 매질의 상면에는 평판형의 형광체 필터가 평탄하게 얹혀진 기판을 포함하는 반도체 패키지로서,
    상기 캐비티는 원형의 하부 캐비티 및 상기 원형의 하부 캐비티의 직경보다 큰 직경을 갖는 원형의 상부 캐비티가 적층된 2단 원형 구조로 이루어지고, 상기 형광체 필터는 정사각형 또는 직사각형으로 하여 상기 캐비티내에 안착되어,
    상기 캐비티의 상부에서 보았을 때 상기 충전된 매질의 일부와 상기 형광체 필터가 상호 중첩되지 않도록 상기 충전된 매질의 상면 테두리의 일부가 노출된 것을 특징으로 하는 반도체 패키지.
  4. 청구항 3에 있어서,
    상기 형광체 필터의 모서리 부위와 접촉하는 상기 캐비티의 영역에는 안착홈이 형성된 것을 특징으로 하는 반도체 패키지.
  5. 발광소자 실장영역을 갖는 캐비티가 형성되고 상기 캐비티에는 소정의 매질이 충전되며 상기 충전된 매질의 상면에는 평판형의 형광체 필터가 평탄하게 얹혀진 기판을 포함하는 반도체 패키지로서,
    상기 캐비티는 정사각형의 하부 캐비티 및 상기 하부 캐비티의 너비보다 큰 너비를 갖는 정사각형의 상부 캐비티가 적층된 2단 정사각형 구조로 이루어지고, 상기 형광체 필터는 직사각형으로 하여 상기 캐비티내에 안착되어,
    상기 캐비티의 상부에서 보았을 때 상기 충전된 매질의 일부와 상기 형광체 필터가 상호 중첩되지 않도록 상기 충전된 매질의 상면 테두리의 일부가 노출된 것을 특징으로 하는 반도체 패키지.
  6. 청구항 5에 있어서,
    상기 형광체 필터의 길이 방향의 양측부와 접촉하는 상기 캐비티의 영역에는 안착홈이 형성된 것을 특징으로 하는 반도체 패키지.
  7. 청구항 3 또는 청구항 5에 있어서,
    상기 캐비티의 발광소자 실장영역에는 LED칩이 실장되는 것을 특징으로 하는 반도체 패키지.
KR1020070079740A 2007-08-08 2007-08-08 반도체 패키지 KR100882204B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070079740A KR100882204B1 (ko) 2007-08-08 2007-08-08 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070079740A KR100882204B1 (ko) 2007-08-08 2007-08-08 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100882204B1 true KR100882204B1 (ko) 2009-02-06

Family

ID=40681175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079740A KR100882204B1 (ko) 2007-08-08 2007-08-08 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100882204B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191420A (ja) * 2003-12-26 2005-07-14 Stanley Electric Co Ltd 波長変換層を有する半導体発光装置およびその製造方法
JP2007080859A (ja) * 2005-09-09 2007-03-29 Matsushita Electric Works Ltd 発光装置
JP2007123438A (ja) 2005-10-26 2007-05-17 Toyoda Gosei Co Ltd 蛍光体板及びこれを備えた発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191420A (ja) * 2003-12-26 2005-07-14 Stanley Electric Co Ltd 波長変換層を有する半導体発光装置およびその製造方法
JP2007080859A (ja) * 2005-09-09 2007-03-29 Matsushita Electric Works Ltd 発光装置
JP2007123438A (ja) 2005-10-26 2007-05-17 Toyoda Gosei Co Ltd 蛍光体板及びこれを備えた発光装置

Similar Documents

Publication Publication Date Title
CN205177882U (zh) 发光元件封装、背光单元及照明装置
TWI497746B (zh) 發光二極體封裝及其製造方法
EP2284913B1 (en) Manufacturing method of light emitting diode
TWI439640B (zh) 用於通用發光應用之薄照明器
KR100890741B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
JP5178623B2 (ja) 照明装置の製造方法
KR101923588B1 (ko) 발광장치, 그 제조방법 및 조명장치
JP2006339650A (ja) 側面発光型ｌｅｄパッケージ及びその製造方法
EP2613372A1 (en) Light emitting device, and package array for light emitting device
KR100951843B1 (ko) 필터 및 반도체 패키지
JP2006066786A (ja) 発光ダイオード
KR20110125064A (ko) 발광소자 어레이, 조명장치 및 백라이트 장치
US8476650B2 (en) Film-covered LED device
US20090152570A1 (en) LED chip package structure with high-efficiency light emission by rough surfaces and method of making the same
KR20120039590A (ko) 고출력 백색광 엘이디 패키지 모듈 및 그 제조방법
KR102441273B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR100882204B1 (ko) 반도체 패키지
EP2978031A1 (en) Light-emitting device for surface mounting
KR20110111121A (ko) 발광 다이오드 패키지
KR102385941B1 (ko) 발광 소자 패키지
KR20090078912A (ko) 멀티 칩 엘이디 패키지 및 그의 제조방법
KR100757825B1 (ko) 발광 다이오드 제조방법
JP2016009823A (ja) 発光装置の製造方法
JP7009207B2 (ja) Ｌｅｄ光源ユニット、ｌｅｄ発光装置及びｌｅｄ光源ユニットの製造方法
US20090146156A1 (en) Led chip package structure with high-efficiency light-emitting effect and method for making the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 12