KR100881338B1 - 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지 - Google Patents

집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지 Download PDF

Info

Publication number
KR100881338B1
KR100881338B1 KR1020020057391A KR20020057391A KR100881338B1 KR 100881338 B1 KR100881338 B1 KR 100881338B1 KR 1020020057391 A KR1020020057391 A KR 1020020057391A KR 20020057391 A KR20020057391 A KR 20020057391A KR 100881338 B1 KR100881338 B1 KR 100881338B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
integrated circuit
circuit chip
terminals
Prior art date
Application number
KR1020020057391A
Other languages
English (en)
Other versions
KR20040025428A (ko
Inventor
이영호
남원준
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020057391A priority Critical patent/KR100881338B1/ko
Publication of KR20040025428A publication Critical patent/KR20040025428A/ko
Application granted granted Critical
Publication of KR100881338B1 publication Critical patent/KR100881338B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 경계선 내부에 하부충전재가 균일하고 충분하게 배분되도록 함으로써, 기판몸체에 대한 집적회로칩의 부착력을 보장하고, 집적회로칩과 기판몸체 사이에 이물질이 개재되는 것을 방지하며, 또한 하부충전재가 압착장치에 뭍는 것을 방지하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은:
하면에 칩 단자들을 구비한 집적회로칩이 장착되고, 상기 칩 단자들과 연결되는 기판 단자들을 구비하며 상기 집적회로칩의 하면이 투영된 형상을 가지는 칩장착부 및 상기 기판 단자들과 연결된 도선들을 구비한 회로부를 구비한 기판몸체; 및
상기 칩장착부의 경계를 따라서 형성되되 상기 칩장착부의 모서리부에 대응하는 모서리부는 외향으로 굽은 형태를 갖는 경계선의 외부의 기판몸체 표면 위에 형성된 절연층;을 구비하고, 상기 칩장착부의 각 면의 중앙부에 대응하는 경계선의 중앙부가 내향으로 만곡된 형태를 갖는 집적회로칩 장착용 기판을 제공한다.

Description

집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지 {Substrate for mounting a integrated chip on and a substrate package having it}
도 1 은 표면에 종래의 절연층을 구비한 집적회로칩 장착용 기판을 구비한 기판 패키지를 도시하는 사시도이고,
도 2 는 집적회로칩이 장착된 상태에서 도 1 의 Ⅱ-Ⅱ선을 따라 취한 기판 패키지의 단면도이고,
도 3 은 집적회로칩이 장착된 상태에서 도 1 의 Ⅲ-Ⅲ선을 따라 취한 기판 패키지의 단면도이고,
도 4 는 표면에 본 발명에 따른 절연층을 구비한 집적회로칩 장착용 기판을 구비한 기판 패키지를 도시하는 사시도이고,
도 5 는 표면에 본 발명에 따른 절연층이 형성된 기판을 도시하는 평면도이고,
도 6 은 집적회로칩이 장착된 상태에서 도 4 의 Ⅵ-Ⅵ선을 따라 취한 기판 패키지의 단면도이고,
도 7 은 도 6 의 Ⅶ로 지시한 부분을 확대한 확대도이고,
도 8 은 도 6 의 Ⅷ로 지시한 부분을 확대한 확대도이고,
도 9 는 도 6 의 Ⅸ로 지시한 부분을 확대한 확대도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1, 11: 집적회로칩 1a, 11a: 칩단자
2, 12: 기판몸체 2a, 12a: 기판단자
3, 13: 칩장착부 3A, 13A: 하부충전재
3B, 13B: 하부충전층 4, 14: 회로부
5, 15: 도선 6, 16: 절연층
6a, 16a: 경계선 7, 17: 연결부재
본 발명은 집적회로칩 장착용 기판과 이를 구비한 기판 패키지에 관한 것이다.
도 1 은 종래의 집적회로칩 장착용 기판에 있어서 집적회로칩(1)이 장착되기 전의 상태를 도시하고 있으며, 도 2 와 도 3 은 상기 집적회로칩(1)이 기판에 장착된 상태에서의 단면을 도시하고 있다.
기판몸체(2)는, 상기 집적회로칩(1)의 하면이 투영된 형상을 가지며 상기 하면에 형성된 칩 단자(1a)들과 연결되는 기판 단자(2a)들(도 1 에는 도시되지 않음)을 구비한 칩장착부(3)와 상기 기판 단자(2a)들과 연결된 도선(5)들에 의하여 회로가 형성되는 회로부(4)를 구비한다. 참고적으로, 상기 칩 단자와 기판 단자는 직접적으로, 또는 연결부재(7)에 의해서 통전 가능하게 연결된다.
상기 집적회로칩(1)이 장착되는 기판몸체(2)의 표면에는 절연층(6)이 형성되는데, 이 절연층(6)은 기판몸체에 형성된 도선을 보호하고 도선이 불측의 도전성 물질과 통전되는 것을 방지한다.
상기 집적회로칩(1)의 하면과 상기 칩장착부(3) 사이에는 칩 단자(1a)와 기판 단자(2a)에 의하여 간극이 발생하는데, 이 간극은 하부충전재(3A)에 의하여 채워지며, 상기 하부충전재는 상기 집적회로칩의 하면과 칩장착부 사이에서 하부충전층(3B)을 형성한다.
상기 하부충전층(3B)은 하부충전재(3A)가 집적회로칩(1)과 기판몸체(2) 사이에서 이들에 의해 압착됨으로써 형성되며, 구체적으로는 상기 절연층(6)이 형성되지 아니한 기판몸체의 표면 위에 형성된다.
도 1 에 도시된 바와 같이 종래에는, 상기 절연층(6)이 상기 칩장착부(3)를 한정하는 직선들(도 1에서 이점쇄선으로 표시된 선)과 평행한 선들로 구성되는 경계선(6a)의 외부에 형성되었으며, 상기 경계선은 직사각형의 형태를 가졌다.
그러나 상기와 같은 형태의 경계선(6a)의 내에 하부충전재(3A)를 배치하고 이를 집적회로칩으로 압착하는 경우에는, 상기 하부충전재(3A)의 양을 조절하더라도 상기 집적회로칩의 종방향의 단면인 도 2 에 도시된 바와 같이 집적회로칩의 양 단부, 특히 모서리부에서 집적회로칩과 기판몸체 사이의 간극이 경계선(6a)까지 충분히 채워지지 않거나 또는 상기 집적회로칩의 횡방향의 단면인 도 3 에 도시된 바와 같이 집적회로칩의 중앙측부에서 하부충전재가 상기 경계선(6a)을 넘어 심지어는 집적회로칩의 상면에까지 이동한다. 이와 같이 경계선(6a) 내부에 하부충전재가 균일하게 배분되지 않는 것은, 상기 집적회로칩이 전체적으로 원형의 형태를 갖지 않고 일 방향으로 긴 형태를 가지며 또한 상기 하부충전재는 칩장착부의 중앙에 배치된 후에 상기 집적회로칩에 의하여 압착되어 주변부로 퍼져 나가는 점에 일차적인 원인이 있으며, 상기 경계선(6b)이 단순한 직사각형의 형태를 갖는 점에 이차적인 원인이 있다.
상기와 같이 집적회로칩(1)과 기판몸체(2) 사이에 하부충전재(3A)가 충분히 채워지지 않으면, 기판몸체에 대한 집적회로칩의 부착력이 약하게 되고 또한 집적회로칩과 기판몸체 사이에 이물질(특히 도전성 이물질, 예를 들면 수분)이 개재됨으로써 상기 집적회로칩의 칩단자(1a)와 기판단자(2a) 간의 일대일 연결이 방해되어 집적회로칩이 오작동하게 된다는 문제점이 있다. 또한 상기와 같이 집적회로칩(1)과 기판몸체(2) 사이에 하부충전재(3A)가 지나치게 많아서 하부충전재(3A)가 집적회로칩의 상면에까지 미치는 경우에는, 상기 집적회로칩으로 하부충전재를 압착하는 압착장치에 뭍게 되고 이는 후속하는 집적회로칩으로 하부충전재를 압착함에 있어서 불량을 초래한다는 문제점이 있다.
본 발명은 경계선 내부에 하부충전재가 균일하고 충분하게 배분되도록 함으로써, 기판몸체에 대한 집적회로칩의 부착력을 보장하고, 집적회로칩과 기판몸체 사이에 이물질이 개재되는 것을 방지하며, 또한 하부충전재가 압착장치에 뭍는 것을 방지하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은:
하면에 칩 단자들을 구비한 집적회로칩이 장착되고, 상기 칩 단자들과 연결되는 기판 단자들을 구비하며 상기 집적회로칩의 하면이 투영된 형상을 가지는 칩장착부 및 상기 기판 단자들과 연결된 도선들을 구비한 회로부를 구비한 기판몸체; 및
상기 칩장착부의 경계를 따라서 형성되되 상기 칩장착부의 모서리부에 대응하는 모서리부는 외향으로 굽은 형태를 갖는 경계선의 외부의 기판몸체 표면 위에 형성된 절연층;을 구비하고, 상기 칩장착부의 각 면의 중앙부에 대응하는 경계선의 중앙부가 내향으로 만곡된 형태를 갖는 집적회로칩 장착용 기판을 제공한다.
또한 상기와 같은 목적을 달성하기 위하여, 본 발명은:
하면에 칩 단자들을 구비한 집적회로칩이 장착되고, 상기 칩 단자들과 연결되는 기판 단자들을 구비하며 상기 집적회로칩의 하면이 투영된 형상을 가지는 칩장착부 및 상기 기판 단자들과 연결된 도선들을 구비한 회로부를 구비한 기판몸체;
상기 칩장착부의 경계를 따라서 형성되되 상기 칩장착부의 모서리부에 대응하는 모서리부는 외향으로 굽은 형태를 갖는 경계선의 외부의 기판몸체 표면 위에 형성된 절연층; 및
상기 집적회로칩의 하면과 상기 칩장착부 사이를 충전하는 절연성의 하부충전층;을 구비한 집적회로칩 장착용 기판을 구비하고, 상기 칩장착부의 각 면의 중앙부에 대응하는 경계선의 중앙부가 내향으로 만곡된 형태를 갖는 기판 패키지를 제공한다.
상기 칩장착부의 각 면의 중앙부에 대응하는 경계선의 중앙부는 내향으로 만곡된 형태를 갖는 것이 바람직하다.
상기 내향으로 만곡된 형태를 갖는 경계선의 중앙부는 경계선의 모서리부의 외향으로 굽은 선과 매끄럽게 연결되는 것이 바람직하다.
상기 하부충전층 내에는 도전입자들이 매립되고, 상기 칩 단자와 기판 단자는 상기 도전입자들에 의하여 연결될 수 있다.
이어서, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 4 내지 도 6 에 도시된 본 발명에 따른 집적회로칩 장착용 기판은 집적회로칩(11)이 장착되는 기판몸체(12), 절연층(16), 및 하부충전층(13B)을 구비한다.
상기 집적회로칩(11)은 소정의 전기소자, 상기 전기소자들을 연결하는 회로, 및 상기 회로를 기판몸체(12)의 기판 단자(12a)와 연결하기 위한 칩 단자(11a)를 구비하며, 상기 칩 단자는 상기 집적회로칩의 하면에 구비된다.
상기 기판몸체(12)는 강성이 큰 판의 형태를 가질 수도 있으며, 플렉시블(flexible)한 필름의 형태를 가질 수도 있다. 기판몸체(12)은 상기 집적회로칩의 칩 단자(11a)와 연결되는 기판 단자(12a) 및 이와 연결된 도선(15)들을 구비한다. 상기 집적회로칩은 기판몸체(12)에 장착되는데, 집적회로칩(11)이 장착되는 부분은 칩장착부(13)라고 하기로 한다. 상기 칩장착부(13)는 상기 집적회로칩의 하면이 투영된 형상을 가지며 상기 칩 단자(11a)들과 연결되는 기판 단자(12a)들을 구비한다. 또한 상기 칩장착부(13)와 구분되는 기판몸체의 다른 부분, 즉 상기 기판 단자들과 연결된 도선(15)들을 구비한 부분은 회로부(14)라 하기로 한다.
상기 절연층(16)은, 상기 칩장착부(13)의 경계를 따라서 형성되되 상기 칩장착부(13)의 모서리부에 대응하는 모서리부는 외향으로 굽은 형태를 갖는 경계선(16a)의 외부에 형성된다. 상기 절연층은 솔더레지스트층(solder resist layer)일 수 있다.
상기 하부충전층(13B)은 통상적으로 절연성의 수지를 주재료로 하여 형성되며, 상기 집적회로칩(11)과 칩장착부(13) 사이에 하부충전재(13A)를 개재하고 이를 집적회로칩으로 압착함으로써 형성된다. 또한 하부충전층은 상기 절연층(16)의 경계를 이루는 경계선(16a) 내에 상기 집적회로칩의 하면과 상기 칩장착부 사이를 충전하도록 형성된다. 상기 하부충전재는 집적회로칩과 칩장착부 간의 접착력을 강하게 하는 접착물질을 포함할 수 있다.
종래의 절연층의 경계선(6a)와는 달리 본 발명에 따른 절연층의 경계선(16a)은 상기 칩장착부(13)의 모서리부에 대응하는 모서리부가 외향으로 굽은 형태를 갖기 때문에, 특히 상기 모서리부 및 경계선(16a)에 인접한 하부충전재(13A)는 도 5 에 화살표로서 도시된 바와 같이 모서리부를 향해 용이하게 진행하게 되고, 따라서 상기 집적회로칩(11)과 칩장착부(13) 사이에는 하부충전층이 균일하게 형성되게 된다. 상기 모서리부 및 경계선(16a)에 인접한 하부충전재(13A)가 상기 모서리를 향해 용이하게 진행하는 것은, 상기 하부충전재(13A)가 상기 경계선(16a)에 노출된 절연층의 측면에 의해 가이드되기 때문이다.
상기 칩장착부의 각 면의 중앙부에 대응하는 경계선의 중앙부는 내향으로 만곡된 형태를 갖는 것이 바람직한데, 특히 이 경계선(16a)의 중앙부가 경계선(16a)의 모서리부의 외향으로 굽은 선과 매끄럽게 연결됨으로써 상기 하부충전재(13A)가 더 용이하게 상기 모서리를 향해 진행하게 된다.
상기 칩 단자(11a)와 기판 단자(12a)는 서로 통전 가능하게 연결되는데, 도 6 에는 칩 단자(11a)와 기판 단자(12a)가 연결되는 형태들을 도시하였으며, 이들은 각각 도 7 내지 도 9 에 확대되어 도시되었다. 통상적으로는 하나의 집적회로칩에 대하여는 한가지의 형태만이 채택되나, 도 6 에서는 다양한 형태를 도시하기 위하여 서로 다른 형태들을 도시하였다.
도 7 에 도시된 연결 형태는 칩 단자(11a)와 기판 단자(12a)가 직접적으로 접촉하여 연결된 형태이며, 도 8 에 도시된 형태는 별도의 연결부재(17)에 의하여 양 단자(11a, 12a)를 연결된 형태이고, 도 9 에 도시된 형태는 하부충전층(13B) 내에 매립된 도전입자(17a)들에 의하여 양 단자(11a, 12a)가 연결된 형태이다.
연결부재(17)에 의하여 상기 양 단자(11a, 12a)를 연결하는 경우에는, 주로 솔더볼(solder ball)이라 불리는 연결부재가 사용되는데 이는 땜납과 같이 도전성이 좋고 금속접촉성이 좋은 재료로 형성된다. 연결부재(17)로서 솔더볼을 사용하는 경우에는, 상기 집적회로칩과 칩장착부(13) 사이에 하부충전재를 개재하고 양 단자(11a, 12a)가 서로 접촉할 정도로 이를 충분히 압착한 후 또는 압착시키면서 열을 가하여 솔더볼을 용융시켜서 양 단자(11a, 12a)를 연결한다.
하부충전층(13B) 내에 매립된 도전입자(17a)를 이용하여 양 단자(11a, 12a)를 연결하는 경우에는, 도전입자가 매립된 하부충전재(13A)를 상기 집적회로칩과 칩장착부 사이에 개재하고 이를 집적회로칩으로 충분히 압착함으로써 양 단자(11a, 12a)를 연결한다. 상기 도전입자는 상기 솔더볼과 같은 재료로 형성될 수 있으며 필요에 따라서는 열을 가하여 양 단자 간의 연결을 보장할 수 있다.
상기 하부충전재는 상기 집적회로칩과 상기 칩장착부 사이에 원하는 바대로 개재된 후에는 그대로 고정되는 것이 바람직하므로, 소정의 온도로 열을 가한 경우에만 유동성이 좋고 그 이하의 온도에서는 경화되는 재료로 형성되는 것이 바람직하다. 이와 같은 경우에는 상기 하부충전재를 압착시킬 때에 소정의 온도로 가열하여 상기 하부충전재의 유동성을 확보하고, 이로써 하부충전재를 기판몸체의 표면에 균일하게 도포하여 하부충전층을 형성한 후 하부충전층을 경화시키는 것이 바람직하다. 다만, 이 경우에 상기 연결부재(17) 또는 도전입자(17a)는 상기 하부충전재의 유동성을 확보하기 위한 온도보다 높은 온도에서 용융되는 재료로 형성되는 것이 바람직한데, 이는 상기 양 단자(11a, 12a)가 연결되기 전에 상기 연결부재 또는 도전입자가 용융되어 양 단자를 연결하지 못하는 경우를 방지하기 위한 것이다. 연결부재 또는 도전입자의 용융점이 상기 하부충전재의 유동성을 확보하기 위한 온도보다 높은 경우에는, 일단 하부충전재의 유동성을 확보하는 온도로 가열한 후에 집적회로칩을 기판몸체에 밀착시켜서 양 단자(11a, 12a)를 접촉시키고, 그 후에 연결부재 또는 도전입자가 용융되는 온도까지 가열하여 양 단자를 연결한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
본 발명에 의하여, 기판몸체와 집적회로칩 사이의 부착력이 강하고, 집적회로칩과 기판몸체 사이에 이물질이 개재되는 것이 방지되는 집적회로칩 장착용 기판과 이를 구비한 기판 패키지가 제공되며, 또한 이와 같은 기판을 제작함에 있어서 하부충전재가 압착장치에 뭍지 않게 된다.

Claims (8)

  1. 하면에 칩 단자들을 구비한 집적회로칩이 장착되고, 상기 칩 단자들과 연결되는 기판 단자들을 구비하며 상기 집적회로칩의 하면이 투영된 형상을 가지는 칩장착부 및 상기 기판 단자들과 연결된 도선들을 구비한 회로부를 구비한 기판몸체; 및
    상기 칩장착부의 경계를 따라서 형성되되 상기 칩장착부의 모서리부에 대응하는 모서리부는 외향으로 굽은 형태를 갖는 경계선의 외부의 기판몸체 표면 위에 형성된 절연층;을 구비하고,
    상기 칩장착부의 각 면의 중앙부에 대응하는 경계선의 중앙부가 내향으로 만곡된 형태를 갖는 집적회로칩 장착용 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 내향으로 만곡된 형태를 갖는 경계선의 중앙부는 경계선의 모서리부의 외향으로 굽은 선과 매끄럽게 연결되는 것을 특징으로 하는 집적회로칩 장착용 기판.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 하부충전층 내에는 도전입자들이 매립되어 있으며, 상기 칩 단자와 기판 단자는 상기 도전입자들에 의하여 연결되는 것을 특징으로 하는 집적회로칩 장착용 기판.
  5. 하면에 칩 단자들을 구비한 집적회로칩이 장착되고, 상기 칩 단자들과 연결되는 기판 단자들을 구비하며 상기 집적회로칩의 하면이 투영된 형상을 가지는 칩장착부 및 상기 기판 단자들과 연결된 도선들을 구비한 회로부를 구비한 기판몸체;
    상기 칩장착부의 경계를 따라서 형성되되 상기 칩장착부의 모서리부에 대응하는 모서리부는 외향으로 굽은 형태를 갖는 경계선의 외부의 기판몸체 표면 위에 형성된 절연층; 및
    상기 집적회로칩의 하면과 상기 칩장착부 사이를 충전하는 절연성의 하부충전층;을 구비하고,
    상기 칩장착부의 각 면의 중앙부에 대응하는 경계선의 중앙부가 내향으로 만곡된 형태를 갖는 집적회로칩 장착용 기판을 구비한 기판 패키지.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 내향으로 만곡된 형태를 갖는 경계선의 중앙부는 경계선의 모서리부의 외향으로 굽은 선과 매끄럽게 연결되는 것을 특징으로 하는 집적회로칩 장착용 기판을 구비한 기판 패키지.
  8. 제 5 항 또는 제 7 항에 있어서,
    상기 하부충전층 내에는 도전입자들이 매립되어 있으며, 상기 칩 단자와 기판 단자는 상기 도전입자들에 의하여 연결되는 것을 특징으로 하는 집적회로칩 장착용 기판을 구비한 기판 패키지.
KR1020020057391A 2002-09-19 2002-09-19 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지 KR100881338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020057391A KR100881338B1 (ko) 2002-09-19 2002-09-19 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020057391A KR100881338B1 (ko) 2002-09-19 2002-09-19 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지

Publications (2)

Publication Number Publication Date
KR20040025428A KR20040025428A (ko) 2004-03-24
KR100881338B1 true KR100881338B1 (ko) 2009-02-02

Family

ID=37328349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057391A KR100881338B1 (ko) 2002-09-19 2002-09-19 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지

Country Status (1)

Country Link
KR (1) KR100881338B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289221A (ja) * 1996-04-22 1997-11-04 Nec Corp ベアチップ実装構造及び製造方法
KR19980012332U (ko) * 1996-08-27 1998-05-25 김상용 환자복 상의 및 바지
JPH11176849A (ja) * 1997-12-05 1999-07-02 Mitsui High Tec Inc 半導体装置の製造方法
JP2001223241A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 半導体実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289221A (ja) * 1996-04-22 1997-11-04 Nec Corp ベアチップ実装構造及び製造方法
KR19980012332U (ko) * 1996-08-27 1998-05-25 김상용 환자복 상의 및 바지
JPH11176849A (ja) * 1997-12-05 1999-07-02 Mitsui High Tec Inc 半導体装置の製造方法
JP2001223241A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 半導体実装構造

Also Published As

Publication number Publication date
KR20040025428A (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
EP0881674A2 (en) High power semiconductor module device
JPS6333320B2 (ko)
TWI400013B (zh) 具可撓性引線之表面安裝晶片電阻及其製法
KR101662264B1 (ko) 솔더링 가능한 탄성 전기접촉단자
JP2522889B2 (ja) 電子パッケ―ジアセンブリとその製造方法
JP2020519029A5 (ko)
US20010015286A1 (en) Method of surface- mounting electronic components
JP2009283828A (ja) 半導体装置および半導体装置の製造方法
JPS593855B2 (ja) 半導体回路を有するハイブリツド回路
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP4431756B2 (ja) 樹脂封止型半導体装置
CN108336057B (zh) 半导体装置及其制造方法
JP2000277649A (ja) 半導体装置及びその製造方法
KR100881338B1 (ko) 집적회로칩 장착용 기판 및 상기 기판을 구비한 기판 패키지
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
US6833607B2 (en) Resin-molded semiconductor device that includes at least one additional electronic part
KR19990049144A (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP4510975B2 (ja) 回路基板
US6198160B1 (en) Surface mounted type semiconductor device with wrap-around external leads
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2010157701A (ja) エリア・アレイ・アダプタ
JP3543253B2 (ja) 複数のicチップを備えた半導体装置の構造
JP7531353B2 (ja) 端子接続構造及び電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee