KR100877246B1 - Ｆｅｔ 센서 및 그 제조방법 - Google Patents
Ｆｅｔ 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100877246B1 KR100877246B1 KR1020070043291A KR20070043291A KR100877246B1 KR 100877246 B1 KR100877246 B1 KR 100877246B1 KR 1020070043291 A KR1020070043291 A KR 1020070043291A KR 20070043291 A KR20070043291 A KR 20070043291A KR 100877246 B1 KR100877246 B1 KR 100877246B1
- Authority
- KR
- South Korea
- Prior art keywords
- fet sensor
- silicon substrate
- sensor
- fet
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 3
- 239000001569 carbon dioxide Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 31
- 239000003822 epoxy resin Substances 0.000 abstract description 6
- 229920000647 polyepoxide Polymers 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 52
- 239000004065 semiconductor Substances 0.000 description 10
- 230000007613 environmental effect Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 238000004113 cell culture Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002659 cell therapy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012258 culturing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 photoresist coating Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
- G01N27/403—Cells and electrode assemblies
- G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Molecular Biology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Thin Film Transistor (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
개시된 본 발명은 FET 센서 및 FET 센서의 제조방법에 관한 것이다. 기존의 FET 센서는 센서 주변부를 에폭시 수지로 두껍게 패시베이션을 하기 때문에 마이크로한 환경에 부적합하다. 본 발명에서는 FET 센서의 제조 공정상 발생하는 소잉공정을 하기 전에 소정의 보호박막을 FET 센서의 lateral side를 포함한 주변부에 증착시켰다. 즉, FET 센서의 하면부의 실리콘 기판 상에 형성된 백사이드 절연층과 백사이드 절연층에서 연장되어 FET 센서의 측면부 및 상부를 둘러싸며 패시베이션하는 보호막을 포함하는 것을 특징으로 한다. 이에 의하면, 패시베이션 층이 매우 얇기 때문에 마이크로한 환경을 보다 효율적으로 감지할 수 있고, 외부 환경으로부터의 데미지 또한 최소화할 수 있는 장점이 있다.
FET 센서, passivation, silicon-on-insulator, 보호막, 산화막, 질화막.
Description
도 1은 종래의 FET 센서가 탐침봉에 설치된 상태를 나타낸 도면,
도 2는 본 발명의 실시예에 따른 FET 센서의 구성을 나타낸 도면,
도 3a 내지 3h는 본 발명의 실시예에 따른 FET 센서의 제조방법을 설명하기 위한 도면,
도 4는 본 발명의 실시예에 따른 FET 센서의 제조공정의 흐름을 나타낸 도면,
도 5는 본 발명의 실시예에 따라 FET 센서가 탐침봉에 설치된 상태를 나타낸 도면,
도 6은 본 발명의 실시예에 따라 FET 센서가 세포배양장치에 설치된 상태를 나타낸 도면이다.
<도면의 주요부호에 대한 설명>
200. FET 센서 201. 실리콘기판
202. 센싱 게이트영역 203. 소스영역
204. 드레인영역 205. 전극
206. 소자격리층 207. 백사이드 절연층
208. 보호막 320. 소잉영역
321. 측벽 501. 패시베이션층
601. 세포배양장치 602. 배양챔버
603. 환경조절부 604. 외부전극
본 발명은 FET 센서 및 그 제조방법에 관한 것이다. 보다 구체적으로는, FET 센서의 패시베이션효과를 극대화하기 위하여 반도체 제조 공정 중 소잉공정을 수행하기 전에 매우 얇은 보호막을 증착시켜서 패시베이션하는 것을 특징으로 하는 FET 센서 및 그 제조방법에 관한 것이다.
패시베이션(passivation)이란 반도체 소자의 표면이나 접합부에 적당한 처리를 하고 유해한 환경을 차단하여 소자 특성의 안정화를 도모하는 처리과정을 말한다. 예를 들면, SiO2 막에 Na+와 같은 알칼리 이온이 부착하면, 이것이 내부에 확산하여 Si/SiO2 계면 상황을 변화시켜서 반전층을 만들기 때문에 접합부 누설 전류의 증가, 전류 증폭률의 변동, MOS 임계값 전압 변화 등을 초래하게 된다. 이러한 유해 환경을 차단하기 위해 Si3N4 막에 의한 알칼리 이온이나 금속을 불로킹하는 방법 이 사용되고 있다.
이러한 패시베이션은 특히 외부 환경에 매우 민감한 반도체 소자를 사용한 FET 센서(field effect transistor sensor)에서 중요한 기능을 담당한다.
도 1은 종래의 FET 센서가 탐침봉에 설치된 상태를 도시한 것이다.
도시된 바와 같이, 기존에는 FET 센서(1)를 소정의 탐침봉(4)에 결합하여 사용하는 경우 다이본딩 및 와이어본딩(3)으로 결합하고 그 위에 센싱부(2)를 제외한 나머지 부분을 에폭시 수지(5)로 밀봉하는 방식으로 패시베이션이 이루어졌다.
그러나 에폭시 수지(5)를 도포하게 되면, 그 자체로 100μ 이상의 두께가 형성되기 때문에 마이크로한 환경을 탐지하기에는 문제가 된다. 특히 세포 배양 환경을 측정하고자 하는 경우 FET 센서(1)를 소정의 세포 배양 장치에 설치하여야 하는데 이러한 세포 배양 장치에는 사용될 수 없다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로서, 반도체 제조 공정 중 소잉공정을 수행하기 전에 매우 얇은 보호막을 증착시켜서 패시베이션효과를 극대화시키고, 마이크로한 환경에서 사용할 수 있는 FET 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 FET 센서는,
실리콘 기판, 상기 실리콘 기판상에 형성되는 센싱 게이트영역, 상기 센싱 게이트영역 일측의 상기 실리콘 기판 상에 형성된 소스영역 및 상기 센싱 게이트영역 타측의 상기 실리콘 기판 상에 형성된 드레인영역을 포함하여 구성된 FET 센서에 있어서, 상기 FET 센서의 하면부의 상기 실리콘 기판 상에 형성된 백사이드 절연층; 및 상기 백사이드 절연층에서 연장되어 상기 FET 센서의 측면부 및 상부를 둘러싸며 패시베이션하는 보호막;을 포함하는 것을 특징으로 한다.
또한, 상기 FET 센서의 측면부는 단위 소자를 생산하기 위해 형성되는 소잉영역의 측벽을 포함하는 것이 좋다.
또한, 상기 보호막은, 상기 백사이드 절연층에서 연장되어 상기 FET 센서의 측면부 및 상부를 둘러싸는 산화막층으로 구성된 제 1 보호막과; 상기 제 1 보호막 층을 둘러싸는 질화막층으로 구성된 제 2 보호막;을 포함하는 것이 좋다.
또한, 상기 보호막은 산화막 또는 질화막인 것이 바람직하다.
또한, 상기 FET 센서는 pH 센서, 용존 산소 센서, 용존 이산화탄소 센서 또는 온도 센서인 것이 좋다.
또한, 상기 실리콘 기판은 SOI 구조의 실리콘 기판인 것이 좋다.
한편, 본 발명에 따른 FET 센서의 제조방법은,
(a) 백사이드 절연층을 포함하는 실리콘 기판 상에 필드산화막층을 형성하는 단계; (b) 상기 실리콘 기판 상에 소스영역 및 드레인영역을 형성하는 단계; (c) 단위 소자별로 상기 실리콘 기판을 상기 백사이드 절연층까지 식각하여 단위 소자가 분리되는 소잉영역을 형성하는 단계; (d) 상기 실리콘 기판 상에 센싱 게이트 영역을 형성하는 단계; (e) 상기 백사이드 절연층에서 연장되어 상기 FET 센서의 측면부 및 상부를 둘러싸며 패시베이션하는 보호막을 형성하는 단계; (f) 상기 소잉영역을 따라 소잉하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 (e) 단계에서 FET 센서의 측면부는 상기 소잉영역의 측벽을 포함하는 것이 좋다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 FET 센서 및 그 제조방법을 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 FET 센서의 구조를 개략적으로 나타낸 것이다.
도 2를 참조하면, 본 발명의 실시예에 따른 FET 센서(200)는 실리콘 기판(201), 센싱 게이트 영역(202), 소스 영역(203), 드레인 영역(204), 전극(205), 소자격리층(206), 백사이드 절연층(207) 및 보호막(208)을 포함한다.
실리콘 기판(201)은 SOI(silicon-on-insulator) 구조로 생산된 실리콘 기판으로서 소정의 산화막(백사이드 절연층)(207)을 포함한다. SOI(silicon-on-insulator)란 절연막이나 기판 위에 형성된 단결정 Si층에서 제조된 소자구조를 설명하는데 사용되는 용어로써, 본 발명의 실시예에 따른 FET 센서는 도 3a에서와 같은 SOI 구조를 갖는 기판을 사용하여 제작되었다.
센싱 게이트 영역(202)은 상기 실리콘 기판(201) 상에 형성된다.
상기 센싱 게이트 영역(202)은 외계의 화학물질 또는 화학량에 따른 기준 전극과의 전위차 변화에 의해 외부의 환경을 검출(detection)하여 pH, 용존 산소량 또는 용존 이산화탄소량 등을 측정하는 기능을 수행한다. 또한 본 발명의 실시예에 따른 FET 센서는 반도체의 저항온도 특성 등의 열전 변환 기능을 이용하여 온도 센서로도 사용할 수 있음은 물론이다.
또한, 센싱 게이트 영역(202) 일측의 실리콘 기판(201) 상에 소스 영역(203)이 형성되고, 센싱 게이트 영역(202)의 다른 타측의 실리콘 기판(201) 상에 드레인 영역(204)이 형성된다.
상기 소스 영역(203)과 드레인 영역(204)은 상기 센싱 게이트 영역(202)의 전압에 따라 채널(channel)이 형성될 수 있도록 소정의 불순물이 도핑(doping)된 영역이다.
소자격리층(206)은 각 FET 센서(200)간의 전기적인 절연을 제공하는 기능을 수행하며, 필드산화막층(field oxidation)(210) 및/또는 LTO층(low temperture deposition of oxidation)(211)을 포함한다. 여기서 LTO란 LPCVD 방식으로 비교적 저온에서 산화막을 증착시키는 방법을 말한다.
백사이드 절연층(207)은 FET 센서(200)의 하면부의 실리콘 기판(201) 상에 형성된 실리콘 산화막이다. 상술하였듯이, 본 실시예에서는 도 3a와 같은 SOI 구조의 실리콘 기판에 의하여 제작되었기 때문에 백사이드 절연층(207)은 상부 실리콘기판(201)과 하부 실리콘기판(301) 사이에 형성된다. 그러나 소자의 각 구성은 상부 실리콘기판(201)에 형성되므로 본 명세서에서 FET 센서(200)의 하면부라 함은 상부 실리콘기판(201)의 하면부를 의미하는 것으로 사용되었다.
보호막(208)은 소자 간의 lateral side를 격리(isolation) 또는 절 연(insulation)하기 위해 FET 센서(200)의 측면부와 상부를 둘러싸며 패시베이션(passivation)하는 박막(thin film)이다.
또한 상기 보호막(208)은 제 1 보호막(221)과 제 2 보호막(222)으로 구성되어 있다. 제 1 보호막(221)은 백사이드 절연층(207)에서 FET 센서(200)의 측면부를 따라 연장되고 다시 FET 센서(200)의 상부를 둘러싸는 산화막층이다. 또한 제 2 보호막(222)은 제 1 보호막(221)의 바깥쪽으로 상기 FET 센서(200)의 측면부와 상부를 둘러싸는 질화막층이다.
상기 FET 센서(200)의 측면부라 함은 반도체 제조 공정 중 단위 소자를 생산하기 위해 형성되는 소잉(sawing) 영역의 양 측벽을 포함한다. 즉, 도 3g를 참조하면, 반도체 제조 공정 특성상 하나의 wafer에서 다수의 반도체 소자가 생산되는데, 이때 단위소자(310)를 분리하기 위해 일정한 영역(320)이 형성되게 된다. 이러한 영역을 소잉영역(320)이라고 하며, 단위소자(310)가 분리되면 소잉영역(320)의 각 측벽(321)은 FET 센서(200)의 측면부를 이루게 되는 것이다.
상기 보호막(208)은 SiO2, Si3N4 등과 같은 물질이 사용될 수 있으나, 이에 한정하는 것은 아니며, 외부의 유해한 환경을 차단하고 소자 특성의 안정화를 위해 다양한 물질을 적용하여 형성할 수 있다.
전극(205)은 보호막(208)을 통과하여 소스영역(203) 및 드레인영역(204)에 연결되며, 백금전극, 니켈전극 등이 사용될 수 있다.
본 발명의 실시예에 따른 FET 센서(200)는 하면부가 백사이드 절연층(207)에 의해 절연되고, 양 측면과 상부면이 얇은 보호막(208)에 의해 둘러싸여 밀봉되기 때문에 두꺼운 에폭시수지를 사용한 기존의 반도체 센서와는 달리 마이크로한 환경에서 보다 효율적으로 센서링을 하는 것이 가능한 것이다.
도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 FET 센서의 제조방법을 설명하기로 한다.
도 3a에서, 본 발명의 실시예에 따른 FET 센서는 백사이드 절연층(207)을 포함하는 실리콘 기판을 기초로 제조된다. 상술하였듯이, SOI 구조를 갖는 실리콘 기판은 백사이드 절연층(207)을 기준으로 상부기판(201)과 하부기판(301)으로 나눌 수 있으며 FET 센서의 각 구성은 상부기판(204)상에 형성된다. 본 실시예에서는 p-type sub가 사용되었으나, 이에 한정하는 것은 아니다.
도 3b에서, SOI 구조의 실리콘 기판이 준비되면 buffer oxide와 같은 희생층(401)을 증착시키고, 도 3c에서와 같이 감광액 도포, 노광 및 현상, 식각(etching)을 포함한 패터닝(patterning)과정과 이온주입(implantation)을 포함한 도핑(doping)과정을 통해 p+ isolation 영역(402)을 형성한다.
이어서, 도 3d에서, 상기 희생층(401)을 제거하고 필드산화막(field oxide)(210)을 증착시킨다.
다음으로, 도 3e에서, 필드산화막(210)을 일정 부분 식각하고 이온주입을 하여 상부 기판(201) 상에 소스영역(203)과 드레인영역(204)을 형성하고, 도 3f에서, LTO층(211)을 증착한다.
다음으로, 도 3g에서, 단위소자(310)가 분리되는 소잉영역(320)이 형성되도 록 상기 LTO층(211), 필드산화막(210) 및 상부기판(201)을 식각한다. 이때 백사이드 절연층(207)은 유지되도록 한다.
다음으로, 도 3h에서, 상부 기판(201) 상에 센싱 게이트영역(G)이 헝성되도록 일정 영역을 식각한 후, 소잉영역(320)을 포함한 전 영역이 둘러싸이도록 실리콘 산화막(221)을 증착시키고, 다시 그 위에 실리콘 질화막(222)을 증착시켜서 보호막(208)이 형성되도록 한다. 상기 보호막(208)은 백사이드 절연층(207)에서 연장되어 소잉영역(320)의 측벽(321)을 포함한 FET 센서의 측면부 및 상부를 둘러싸도록 형성된다.
이후 전극을 연결하고 소잉영역(320)을 따라 단위소자를 자르면 도 2와 같은 FET 센서(200)가 제조되는 것이다.
이러한 본 발명의 실시예에 따른 FET 센서의 제조방법에 의하면, 상기 보호막(208)은 산화막 또는 질화막이 증착된 것으로써 두께가 매우 얇고, 특히 소잉전에 보호막(208)을 입히기 때문에 패시베이션 효과가 매우 큰 장점이 있다.
도 5는 본 발명의 실시예에 따른 FET 센서가 소정의 탐침봉에 설치된 모습을 도시한 것이다.
상술하였듯이, 상기 FET 센서(200)의 패시베이션막(501)은 산화막 또는 질화막이 증착된 것으로써, 기존의 에폭시수지로 두껍게 패시베이션이되는 것에 비하여 보다 미세하게 밀봉되어 마이크로 환경에서 센서의 기능을 더욱 효과적으로 발휘할 수 있게 되는 것이다. 특히 세포와 같이 매우 작은 물체에 FET 센서(200)가 패시베이션막(501)에 방해받지 않고 직접 접촉되는 것도 가능하다.
본 발명의 실시예에 따른 FET 센서는 세포치료제로 사용되는 세포를 배양하기 위한 바이오리액터(bioreactor)에서 유용하게 사용될 수 있으며, 도 6은 본 발명의 실시예에 따른 FET 센서가 소정의 바이오리액터에 설치된 모습을 도시한 것이다.
도 6을 참조하면, 바이오리액터(601)에는 세포가 배양되는 공간인 배양챔버(602)가 형성되어 있고, 배양챔버(602)내에 본 발명의 실시예에 따른 FET 센서(200)가 설치되어 있다. 또한 FET 센서(200)에서 센싱된 정보를 외부로 전송하고 상기 FET 센서(200)를 제어하기 위한 외부전극(604)이 바이오리액터(601)의 외부로 돌출되어 있다.
또한 상기 FET 센서(200)는 환경조절부(603)와 연결된다. 환경조절부(603)는 배양환경을 조절하는 기능을 수행하며 컨트롤 IC가 사용될 수 있다. 상기 환경조절부(603)는 미리 설정된 수치를 기준으로 배양환경을 조절하는 것이 가능하다. 예를 들어, 배양 온도가 37℃로 미리 설정되어 있다고 하면, 상기 FET 센서(200)는 온도를 측정하여 환경조절부(603)로 측정값을 전송한다. 만약 측정된 온도가 40℃라 하면, 환경조절부(603)는 온도조절장치(605)에 소정의 신호를 인가하여 온도를 낮추도록 한다. 이때 환경조절부(603)에 의해 조절되는 환경으로는 온도, pH, 배양액 및 기체의 투여량 또는 조성 등 다양하게 설정될 수 있음은 물론이다.
이상에서 본 발명의 바람직한 실시예에 대하여 설명하였으나 본 발명은 상술한 특정의 실시예에 한정되지 아니한다. 즉, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능하며, 그러한 모든 적절한 변경 및 수정의 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 FET 센서 및 그 제조방법에 의하면 다음과 같은 유리한 효과가 있다.
첫째, 반도체 제조 기술을 이용하여 소정의 보호박막을 센서의 주변부에 증착시키기 때문에 기존의 두꺼운 에폭시수지와는 달리 패시베이션 층이 매우 얇다. 따라서 마이크로한 환경을 보다 효율적으로 감지할 수 있고, 외부 환경으로부터의 데미지 또한 최소화할 수 있는 장점이 있다.
둘째, 제조 과정 중, 디바이스(divice)를 소잉(sawing)하기 전에 보호막을 입히기 때문에 추가적인 패시베이션 공정이 필요 없어 공정이 간소화된다.
셋째, 세포 배양시 센싱영역이 패시베이션층에 방해받지 않고 세포에 직접 접촉하는 것도 가능하기 때문에 종래의 센서의 비해 센서링 효과가 크다.
Claims (8)
- 실리콘 기판, 상기 실리콘 기판상에 형성되는 센싱 게이트영역, 상기 센싱 게이트영역 일측의 상기 실리콘 기판 상에 형성된 소스영역 및 상기 센싱 게이트영역 타측의 상기 실리콘 기판 상에 형성된 드레인영역을 포함하여 구성된 FET 센서에 있어서,상기 실리콘 기판의 하면부에 형성된 백사이드 절연층;상기 백사이드 절연층에서 상기 실리콘 기판의 측면으로 연장되어, 상기 FET 센서의 측면부 및 상부를 둘러싸며 패시베이션하는 보호막;을 포함하는 것을 특징으로 하는 FET 센서.
- 제 1 항에 있어서,상기 FET 센서의 측면부는 단위 소자를 생산하기 위해 형성되는 소잉영역의 측벽을 포함하는 것을 특징으로 하는 FET 센서.
- 제 1 항에 있어서,상기 보호막은,상기 백사이드 절연층에서 연장되어 상기 FET 센서의 측면부 및 상부를 둘러싸는 산화막층으로 구성된 제 1 보호막과;상기 제 1 보호막 층을 둘러싸는 질화막층으로 구성된 제 2 보호막;을 포함하는 것을 특징으로 하는 FET 센서.
- 제 1 항에 있어서,상기 보호막은 산화막 또는 질화막인 것을 특징으로 하는 FET 센서.
- 제 1 항에 있어서,상기 FET 센서는 pH 센서, 용존 산소 센서, 용존 이산화탄소 센서 또는 온도 센서인 것을 특징으로 하는 FET 센서.
- 제 1 항에 있어서,상기 실리콘 기판은 SOI 구조의 실리콘 기판인 것을 특징으로 하는 FET 센서.
- (a) 백사이드 절연층을 포함하는 실리콘 기판 상에 필드산화막층을 형성하는 단계;(b) 상기 실리콘 기판 상에 소스영역 및 드레인영역을 형성하는 단계;(c) 단위 소자별로 상기 실리콘 기판을 상기 백사이드 절연층까지 식각하여 단위 소자가 분리되는 소잉영역을 형성하는 단계;(d) 상기 실리콘 기판 상에 센싱 게이트 영역을 형성하는 단계;(e) 상기 백사이드 절연층에서 연장되어 상기 FET 센서의 측면부 및 상부를 둘러싸며 패시베이션하는 보호막을 형성하는 단계;(f) 상기 소잉영역을 따라 소잉하는 단계;를 포함하는 것을 특징으로 하는 FET 센서의 제조방법.
- 제 7 항에 있어서,상기 (e) 단계의 FET 센서의 측면부는 상기 소잉영역의 측벽을 포함하는 것을 특징으로 하는 FET 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070043291A KR100877246B1 (ko) | 2007-05-03 | 2007-05-03 | Ｆｅｔ 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070043291A KR100877246B1 (ko) | 2007-05-03 | 2007-05-03 | Ｆｅｔ 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080097884A KR20080097884A (ko) | 2008-11-06 |
| KR100877246B1 true KR100877246B1 (ko) | 2009-01-13 |
Family
ID=40285614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070043291A KR100877246B1 (ko) | 2007-05-03 | 2007-05-03 | Ｆｅｔ 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100877246B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249962A (ja) * | 1989-03-23 | 1990-10-05 | Terumo Corp | Ｆｅｔセンサ |
| KR100225788B1 (ko) | 1996-06-07 | 1999-10-15 | 손병기 | 습도감지 전계효과트랜지스터 및 그 제조방법 |
| JP2001116718A (ja) | 1999-10-18 | 2001-04-27 | Ngk Spark Plug Co Ltd | センサ用電界効果型トランジスタ及びその製造方法 |
| JP2006084417A (ja) | 2004-09-17 | 2006-03-30 | Canon Inc | センサおよびその製造方法 |
-
2007
- 2007-05-03 KR KR1020070043291A patent/KR100877246B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249962A (ja) * | 1989-03-23 | 1990-10-05 | Terumo Corp | Ｆｅｔセンサ |
| KR100225788B1 (ko) | 1996-06-07 | 1999-10-15 | 손병기 | 습도감지 전계효과트랜지스터 및 그 제조방법 |
| JP2001116718A (ja) | 1999-10-18 | 2001-04-27 | Ngk Spark Plug Co Ltd | センサ用電界効果型トランジスタ及びその製造方法 |
| JP2006084417A (ja) | 2004-09-17 | 2006-03-30 | Canon Inc | センサおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080097884A (ko) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9318603B2 (en) | Method of making a low-Rdson vertical power MOSFET device | |
| CN103969296B (zh) | 基于膜的传感器设备及其制造方法 | |
| US7211459B2 (en) | Fabrication method of an ion sensitive field effect transistor | |
| JPH0153745B2 (ko) | ||
| US20180340901A1 (en) | Gas sensor platform and the method of making the same | |
| Khanna | Fabrication of ISFET microsensor by diffusion-based Al gate NMOS process and determination of its pH sensitivity from transfer characteristics | |
| US4232326A (en) | Chemically sensitive field effect transistor having electrode connections | |
| US6833059B2 (en) | Field-effect transistor | |
| CN101964360A (zh) | 离子敏感场效晶体管及其制造方法 | |
| KR100877246B1 (ko) | Ｆｅｔ 센서 및 그 제조방법 | |
| WO2014098566A1 (en) | An ion sensitive field effect transistor | |
| CN101101272B (zh) | 一种生化微传感集成芯片、制作及模具制备方法 | |
| JP2011085557A (ja) | 半導体センサ及び製造方法 | |
| De Sagazan et al. | MOSFET on thin Si diaphragm as pressure sensor | |
| JPS61120958A (ja) | ガラス応答膜を有するイオンセンサ | |
| WO2011049428A1 (en) | Inverted isfet | |
| JPH06213747A (ja) | 容量型半導体センサ | |
| CN109211897B (zh) | 离子敏感场效应晶体管及其制备方法 | |
| JP2777559B2 (ja) | 融接された変形可能部を備えた半導体素子センサ | |
| CN108878538A (zh) | 半导体装置、电子设备及半导体装置的制造方法 | |
| CN108732225A (zh) | 离子敏感场效应晶体管及其形成方法 | |
| WO2012154027A1 (en) | An apparatus for sensor applications and method of manufacturing thereof | |
| JPH03208375A (ja) | 半導体圧力センサ | |
| WO2014189360A1 (en) | A cmos method of fabricating a combination of an ion sensitive field effect transistor (isfet) and mosfet device | |
| Dong et al. | Fabrication and testing of ISFET based pH sensor for microliter scale solution targets |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121128 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131120 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 7 |
|
| R401 | Registration of restoration | ||
| FPAY | Annual fee payment |
Payment date: 20151222 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |