KR100874172B1 - Method for manufacturing flexible printed circuit board and metallic wiring pattern of flexible printed circuit board using thereof - Google Patents
Method for manufacturing flexible printed circuit board and metallic wiring pattern of flexible printed circuit board using thereof Download PDFInfo
- Publication number
- KR100874172B1 KR100874172B1 KR1020070070443A KR20070070443A KR100874172B1 KR 100874172 B1 KR100874172 B1 KR 100874172B1 KR 1020070070443 A KR1020070070443 A KR 1020070070443A KR 20070070443 A KR20070070443 A KR 20070070443A KR 100874172 B1 KR100874172 B1 KR 100874172B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- layer
- plating
- metal conductor
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
Abstract
Description
최근에는 전자기기의 경박단소화, 고기능화, 고밀도화가 진행됨에 따라, 가볍고 설치하기 편리한 회로기판이 요구되고 있다. 그런데, 기존의 인쇄회로기판의 경우, 기판 자체의 경도가 너무 크기 때문에 소형 전자기기에서 설치하기가 매우 어렵고 중량도 큰 문제점이 있었다. 따라서 최근에는 유연성이 우수한 연성 인쇄회로기판(Flexible Printed Circuit Board, FPCB)을 적용한 테이프캐리어형 반도체 패키지가 각광을 받고 있다.In recent years, as the light and short, high functional and high density of the electronic device is progressed, a light and convenient circuit board is required. However, in the case of the conventional printed circuit board, because the hardness of the substrate itself is too large, it is very difficult to install in a small electronic device and there was a big problem. Therefore, in recent years, a tape carrier type semiconductor package employing a flexible printed circuit board (FPCB) having excellent flexibility has been in the spotlight.
이러한 연성 인쇄회로기판은 동박막과 수지필름으로 구성된 얇고 구부릴 수 있는 프린트기판이며, 원래는 미사일 등의 군수용도로 개발되어 오토 포커스 카메라(auto focus camera) 등의 민생용 전자기기에 채용된 것을 계기로 경량성과 굴곡성 등의 특징을 살려 각종 전자기기에 사용되게 되었으며, 최근에는 DVD(Digital Versatile Disc) 등 광 픽업(pick-up)부, 휴대전화, 프린터, 디지털 카메라의 액정 주위, 경첩(hinge)부 등에 많은 연성 인쇄회로기판이 사용되고 있다.This flexible printed circuit board is a thin, bendable printed board composed of a copper thin film and a resin film.It was originally developed for military use such as missiles, and was adopted for consumer electronic devices such as auto focus cameras. It has been used for various electronic devices by utilizing light weight and flexibility, and recently, optical pick-up part such as DVD (Digital Versatile Disc), liquid crystal around mobile phone, printer, digital camera, hinge Many flexible printed circuit boards are used for the parts.
상기 연성 인쇄회로기판은 단면 연성 인쇄회로기판과 양면 인쇄회로기판으로 나뉘며, 전자는 절연체인 폴리이미드필름의 어느 한 면에 동박을 입혀 회로를 형성한 것으로, 연성 인쇄회로기판의 가장 기본적인 구조이고, 후자는 절연기재인 폴리이미드 필름의 상하면이 모두 동박으로 접착된 상태로, 회로를 형성한 구조이며, 이 구조의 경우 랜드(land, 납땜할 수 있는 곳)가 상, 하면 모두 형성될 수 있기 때문에 부품을 장착할 경우 동일크기에서 부품밀도를 높일 수 있다. 다만 양면인쇄회로기판의 경우 폴리이미드 필름의 상, 하면 패턴을 연결해야 하기 때문에 단면구조에서는 불필요한 드릴공정과 홀 처리 과정으로서의 동도금 공정을 거치게 된다.The flexible printed circuit board is divided into a single-sided flexible printed circuit board and a double-sided printed circuit board, and the former forms a circuit by coating copper foil on one surface of a polyimide film, which is an insulator, which is the most basic structure of a flexible printed circuit board. The latter is a structure in which circuits are formed with both the upper and lower surfaces of the polyimide film, which is an insulating base, bonded to copper foil, and in this structure, lands (solderable places) can be formed on both upper and lower surfaces. When mounting parts, the density of parts can be increased at the same size. However, in the case of the double-sided printed circuit board, the upper and lower patterns of the polyimide film need to be connected, so the cross-sectional structure undergoes unnecessary drilling process and copper plating process as the hole treatment process.
특히, 이러한 연성인쇄회로기판은 미세가공이 요구되는 COF(Chip On Film 혹은 Chip On Flexible)에서 실용화가 진행되고, 다층 플렉시블 기판과 일체화된 경첩 케이블로의 고굴곡성의 요구도 보다 엄격해지는 등 사용되는 공법과 부위에 따라 동 박막에 대한 요구 특성이 다르다.Particularly, such flexible printed circuit boards are used in COF (Chip On Film or Chip On Flexible), which requires microfabrication, and have higher rigidity requirements for hinge cables integrated with multilayer flexible substrates. The required characteristics for the copper thin film vary depending on the method and the part.
우선, 단면 연성회로기판의 배선패턴 형성방식에 관하여 살펴보면, 도 4에 도시된 바와 같이 종래 COF용 플랙시블 반도체 기판의 제조방법은 폴리이미드 필름 위에 구리도금을 실시한 소재를 사용하여 서브트랙티브(Subtractive) 방식에 의해 수행되었으며, 이러한 종래의 방식은 도 4에 도시된 바와 같이, 우선 원재료 절연시트(1)의 단면에 구리(2)가 피복된 연성 동박적층판(Flexible Copper-Clad laminated board, FCCL)에 포토레지스터(3)을 도포하여 이를 노광, 현상시킨 후, 회로패턴이 형성된 부분(3') 이외의 노출된 구리(2) 부분을 식각하며, 잔존하는 포토레지스트(3')를 제거하고 마무리 도금을 하여 수행하였다. First, referring to the wiring pattern forming method of the single-sided flexible printed circuit board, as shown in FIG. 4, the conventional method for manufacturing a flexible semiconductor substrate for COF is made of a subtractive material using copper plating on a polyimide film. As shown in FIG. 4, the conventional method is a flexible copper-clad laminated board (FCCL) in which copper (2) is coated on a cross section of a raw material insulating sheet (1). After applying the
그러나, 에칭단계에서 두꺼운 구리층(2)을 식각함에 따라 구리 원재료가 크게 손실됨과 아울러 특히, 불량한 회로패턴의 형성, 즉 에칭과정에서 생기는 퍼들링(Puddling) 현상으로 인한 인접 회로패턴들과의 접속에 의하여 회로 간 전기절연저항이 떨어지는 현상으로 인하여, 10 내지 50㎛의 고밀도 회로(FINE PITCH)를 형성하기 어려운 문제점이 있었다. However, as the
이에 대한 해결책으로 본 발명자들은 배선패턴 형성 방식에 있어서 상기 서브트랙티브방식을 대신하여 소프트에칭 혹은 세미-에디티브(Semi-additive)기술을 이용하여 단면 빌드업 방식에 의한 연성인쇄회로기판을 제조하는 방법을 제안(대한민국 등록특허 제10-0691336호)한 바 있다.As a solution to this, the present inventors manufacture a flexible printed circuit board using a single-sided build-up method using soft etching or semi-additive technology instead of the subtractive method in the wiring pattern forming method. A method (Korean Patent Registration No. 10-0691336) has been proposed.
도 5에 도시된 바와 같이, 상기 세미-에디티브(Semi-additive)기술을 이용한 단면 연성인쇄회로기판의 제조방법은 절연시트 준비단계(S10), 도전체층 증착단계(S20), 양각패턴형성단계(S30 내지 S50), 패턴빌드업단계(S60 및 S70), 포토레지스트제거단계(S80) 및 에칭단계(S90)로 이루어지며, 세부 공정은 다음과 같다.As shown in FIG. 5, the method of manufacturing a single-sided flexible printed circuit board using the semi-additive technique includes preparing an insulating sheet (S10), depositing a conductor layer (S20), and forming an embossed pattern. (S30 to S50), the pattern build-up step (S60 and S70), the photoresist removing step (S80) and the etching step (S90), the detailed process is as follows.
먼저, 원재료로서 두께 25㎛인 폴리이미드 절연시트(10)를 준비하고(절연시트 준비단계, S10), 절연시트(10)에 후술할 구리전해도금(S60)을 용이하게 하며, 구리도금층(22)과 상기 절연시트(10)와의 접착성을 향상시키기 위하여 0.1 내지 0.5㎛ 두께의 구리,구리합금 등의 도전성 금속을 증착시키는 도전체층(21) 증착을 수행한다(도전체층 증착단계, S20). First, prepare a
양각패턴형성단계(S30 내지 S50 단계)는 상기 도전체층 증착단계(S20)에서 형성된 금속 증착층(21) 위에 포토레지스트(50)을 도포하고(S30), 그 위에 패턴마스크(60)를 올려놓고 소정 시간동안 노광(S40)시킨 후 패턴마스크(60)를 제거하여 현상(S50)을 함으로써 수행된다.Embossed pattern forming step (S30 to S50 step) is to apply the
상기 양각패턴형성단계(S30 내지 S50)를 마치고 나면 도포된 포토레지스트(50)는 일정한 양각의 패턴(50') 및 음각의 패턴으로서 노출된 도전체증착층(21)을 형성하게 된다.After completing the relief pattern forming steps S30 to S50, the applied
패턴빌드업단계(S60 내지 S70)는 세미 애디티브(semi-additive) 도금 방식에 의해 수행하며, 회로의 양각패턴(50')이 형성되지 아니한 음각 패턴 부분에 금속을 적층하여 수행한다. The pattern build-up step (S60 to S70) is performed by a semi-additive plating method, and is performed by laminating a metal on an intaglio pattern portion in which the embossed
우선, 노출된 도전체증착층(21) 위에 구리(Cu)를 이용한 전해도금을 수행하여 구리를 도금시킴으로써, 제1도금층(20)을 형성하며(S60), 이 위에 제2도금층(30)으로서 니켈(Ni)을 도금하여 적층시키고, 그 위에 최외곽층인 제3도금층(40)으로서 금(Au)을 도금하여 배선패턴을 형성한다(S70). First, electrolytic plating using copper (Cu) is performed on the exposed
상기 제2도금층(30)은 배선패턴의 내식성 및 하지금속의 확산방지를 도모하기 위해 사용되며, 제3도금층(40)은 칩의 접합성과 후술하는 에칭단계(S90)에서 에칭액으로부터 배선패턴을 보호하는 레지스터층으로서 사용된다. The
이 후의 공정은 포토레지스트 제거단계(S80) 및 에칭단계(S90)로서, 양각패턴(50')으로 형성된 포토레지스터층을 제거하고(S80), 잔존하는 도전체 증착층(21) 을 소프트에칭으로 제거함(S90)으로써, 목적하는 단면연성인쇄회로기판을 형성한다.The subsequent process is a photoresist removing step (S80) and an etching step (S90), in which the photoresist layer formed by the relief pattern 50 'is removed (S80), and the remaining
상기 방식은 종래 기술에서의 6 내지 8㎛ 두께의 두꺼운 도전체층 사용에 의한 에칭공정(S90)에서의 퍼들링 현상을 최소화시키는 한편, 구리자원을 절약하는 제조방법이다.The above method is a manufacturing method for minimizing the puddle phenomenon in the etching process (S90) by using a thick conductor layer of 6 to 8 탆 thick in the prior art, while saving copper resources.
그러나, 이러한 방식을 취할 경우 패턴빌드업방식에 의해 형성되는 배선패턴의 제1도금층(20)인 구리도금층이 공기에 노출됨에 따라, 배선패턴이 형성된 채로 장기 보관할 경우, 산화되어 부식되는 문제점이 있다.However, if the copper plating layer, which is the
또한, 동 박막형성에 있어서의 문제점을 들 수 있다. 절연시트(10) 상에 금속 도전체층(21)을 증착시키는 방법으로는 크게 스퍼터링(sputtering), 캐스팅(casting), 라미네이션(lamination) 방식이 있는데, 이 중에 스퍼터링 방식에 의한 증착이 높은 필 강도(peel strength) 확보와, 디멘젼(dimension) 안정성에 의한 미세 피치 형성에 효과적인 방법으로 인정되어, 상기 발명 및 종래의 연성인쇄회로 제조 공정에서는 스퍼터링 방식을 사용하였다. Moreover, the problem in copper thin film formation is mentioned. As a method of depositing the
하지만, 상기 도 5에서는 도시되지 않았지만, 동 박막을 형성하기 위하여 상기 스퍼터링 방식을 활용할 경우라도 절연시트(10)에 바로 구리 박막을 스퍼터링할 경우의 필 강도 저하를 방지하기 위하여 도 6에 도시된 바와 같이, 구리 증착층(21)을 스퍼터링 방식으로 형성하기 이전에 필수적으로 먼저 씨드층(seed layer) 또는 타이코팅층(tie-coating layer)으로서 Ni-Cr합금층(21')을 형성하여야 한다. However, although not shown in FIG. 5, even when the sputtering method is used to form the copper thin film, as shown in FIG. 6 to prevent a decrease in peeling strength when sputtering the copper thin film directly onto the
도 6에 도시된 바와 같이, 이러한 씨드층(21')의 존재로 인하여 구리증착층 에 대한 소프트에칭(S90)의 후공정으로서 별도의 고가의 에칭액 사용에 의한 씨드층 에칭단계(S91)를 거쳐야 하며, 특히 배선패턴 간의 간격, 즉 피치(pitch)가 10 내지 50㎛인 고밀도 배선패턴을 형성할 경우에는 상기 씨드층 에칭단계(S91)를 거치더라도 씨드층(21')이 제거되지 아니하는 경우가 많아 회로 간 전기절연저항 저하 현상을 일으키는 문제점이 발생되며, 이는 생산수율에 큰 영향을 미친다.As shown in FIG. 6, due to the presence of the
본 발명은 상기 문제점을 해결하기 위한 것으로서, 그 목적은 퍼들링 현상을 억제하고, 극미세회로패턴의 형성이 용이하며, 에칭량의 최소화에 의한 친환경문제 개선 및 구리 자원 낭비 문제를 해소하고, 그에 따른 비용을 절감할 수 있는 인쇄회로기판의 제조방법을 제공하는데 있다.The present invention is to solve the above problems, the object is to suppress the puddling phenomenon, easy to form the ultra fine circuit pattern, to solve the problem of environmental problems and copper resources waste by minimizing the amount of etching, To provide a method of manufacturing a printed circuit board that can reduce the cost.
배선패턴의 제1도금층으로 사용되는 구리도금층이 공기에 노출되어 장기 보관되는 경우의 배선패턴의 산화를 방지할 수 있는 단면 및 양면 연성 인쇄회로기판의 제조방법 및 산화되지 않는 구조를 갖는 금속배선패턴을 제공하는데 있다.Method for manufacturing single-sided and double-sided flexible printed circuit boards to prevent oxidation of the wiring pattern when the copper plating layer used as the first plating layer of the wiring pattern is exposed to air for long-term storage and a metal wiring pattern having a structure that does not oxidize To provide.
또한, 본 발명은 동박적층판을 형성함에 있어 종래의 스퍼터링 방식에 의한 씨드층 에칭공정을 배제함으로써, 공정을 단축할 수 있는 경제적인 제조방법을 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide an economical manufacturing method that can shorten the process by eliminating the seed layer etching process by a conventional sputtering method in forming a copper foil laminated plate.
또한, 잔존하는 씨드층의 존재로 인하여 전기절연저항이 저하되는 현상 발생의 가능성을 배제하며, 공정상의 생산수율을 높이는 제조방법을 제공하는데 그 목 적이 있다.In addition, the purpose of the present invention is to eliminate the possibility of occurrence of a phenomenon in which the electrical insulation resistance decreases due to the presence of the remaining seed layer, and to increase the production yield in the process.
아울러, 캐스팅 방식에 의하여 1 내지 4㎛ 두께의 얇은 금속 도전체층을 형성함으로써, 생산수율이 높고 신뢰성 높은 단면 및 양면 인쇄회로기판의 제조방법을 제공하는데 그 목적이 있다. In addition, by forming a thin metal conductor layer having a thickness of 1 to 4㎛ by a casting method, an object of the present invention is to provide a method for producing a single-sided and double-sided printed circuit board with high production yield and high reliability.
본 발명은 상기 과제를 해결하기 위한 단면 및 양면 연성 인쇄회로기판의 제조방법을 제공하는 것으로서, The present invention provides a method for manufacturing a single-sided and double-sided flexible printed circuit board for solving the above problems,
상기 단면 연성 인쇄회로기판의 제조방법은 일면에 금속 도전체층이 형성된 절연시트로 이루어진 연성동박적층판을 준비하는 연성동박적층판 준비단계와; 상기 연성동박적층판 준비단계에 의해 형성된 금속 도전체층 위에 양각의 회로패턴을 구현하도록 포토레지스트를 도포한 후, 노광 및 현상을 수행하는 양각패턴형성단계와; 상기 양각패턴형성단계로 인해 노출된 금속 도전체층 위에 추가적으로 구리도금을 통해 제1도금층을 형성하는 제1도금층 형성단계와; 상기 양각패턴형성단계에 의해 형성된 포토레지스트 양각패턴을 제거하는 포토레지스트 제거단계와; 상기 제1도금층 이외의 노출된 금속 도전체층을 소프트에칭에 의해 제거하는 에칭단계와; 상기 제1도금층 위에 제2도금층으로서 니켈도금층 및 제3도금층으로서 금도금층을 순차적으로 도금하여 배선패턴을 적층하는 패턴빌드업단계를 포함한다.The method for manufacturing a single-sided flexible printed circuit board includes a flexible copper laminated board preparation step of preparing a flexible copper laminated board made of an insulating sheet having a metal conductor layer formed on one surface thereof; An embossed pattern forming step of applying a photoresist to the embossed circuit pattern on the metal conductor layer formed by preparing the flexible copper clad laminate and then performing exposure and development; A first plating layer forming step of forming a first plating layer on the metal conductor layer exposed by the relief pattern forming step through copper plating; A photoresist removing step of removing the photoresist relief pattern formed by the relief pattern forming step; Etching to remove the exposed metal conductor layers other than the first plating layer by soft etching; And a pattern building up step of sequentially plating the nickel plating layer as the second plating layer and the gold plating layer as the third plating layer on the first plating layer to stack wiring patterns.
여기서, 상기 연성동박적층판 준비단계는 1 내지 4㎛ 두께의 금속 도전체층 측면에 주형을 설치하고 상기 금속도전체층의 상면에 절연기재 용융액을 도포하여 건조 및 경화하여 수행되는 캐스팅 방식으로써 수행되는 것이 종래의 스퍼터링 방식에 의한 씨드층 에칭단계를 배제하고 신뢰성 있는 배선패턴을 형성함에 있어서 바람직하다.Here, the step of preparing the flexible copper-clad laminate is performed by a casting method in which the mold is installed on the side of the metal conductor layer having a thickness of 1 to 4 μm, and the insulating base melt is applied to the upper surface of the metal conductor layer to be dried and cured. It is preferable to form a reliable wiring pattern by excluding the seed layer etching step by the conventional sputtering method.
또한, 일면에 금속 도전체층이 형성된 절연시트로 이루어진 연성동박적층판을 준비하는 연성동박적층판 준비단계와; 상기 연성동박적층판 준비단계에 의해 형성된 금속 도전체층 위에 양각의 회로패턴을 구현하도록 포토레지스트를 도포한 후, 노광 및 현상을 수행하는 양각패턴형성단계와; 상기 양각패턴형성단계로 인해 노출된 금속 도전체층 위에 추가적으로 구리도금을 통해 제1도금층을 형성하는 제1도금층 형성단계와; 상기 제1도금층 위에 제2도금층으로서 니켈도금층 및 제3도금층으로서 금도금층을 순차적으로 도금하여 배선패턴을 적층하는 패턴빌드업단계와; 상기 양각패턴형성단계에 의해 형성된 포토레지스트 양각패턴을 제거하는 포토레지스트 제거단계와; 상기 제1도금층 이외의 노출된 금속 도전체층을 소프트에칭에 의해 제거하는 에칭단계를 포함하는 테이프캐리어형 반도체패키지용 단면 연성 인쇄회로기판의 제조방법에 있어서, 상기 연성동박적층판 준비단계는 1 내지 4㎛ 두께의 금속 도전체층의 측면에 주형을 설치하고 상기 금속도전체층의 상면에 절연기재 용융액을 도포하여 건조 및 경화하는 캐스팅 방식으로써 수행되는 것이 종래의 스퍼터링 방식에 의한 씨드층 에칭단계를 배제하고 신뢰성 있는 배선패턴을 형성함에 있어서 바람직하다.In addition, the flexible copper-clad laminate preparation step of preparing a flexible copper-clad laminate consisting of an insulating sheet with a metal conductor layer formed on one surface; An embossed pattern forming step of applying a photoresist to the embossed circuit pattern on the metal conductor layer formed by preparing the flexible copper clad laminate and then performing exposure and development; A first plating layer forming step of forming a first plating layer on the metal conductor layer exposed by the relief pattern forming step through copper plating; A pattern building-up step of laminating wiring patterns by sequentially plating a nickel plating layer as a second plating layer and a gold plating layer as a third plating layer on the first plating layer; A photoresist removing step of removing the photoresist relief pattern formed by the relief pattern forming step; In the method of manufacturing a single-sided flexible printed circuit board for a tape carrier type semiconductor package including an etching step of removing the exposed metal conductor layer other than the first plating layer by soft etching, the step of preparing a flexible copper clad laminate is 1-4. The casting is installed on the side surface of the metal conductor layer having a thickness, and the casting method is applied to the upper surface of the metal conductor layer, followed by drying and curing to remove the seed layer etching step by the conventional sputtering method. It is preferable in forming a reliable wiring pattern.
여기서, 상기 제1도금층의 두께는 5 내지 12㎛인 것이 최적의 특성발휘를 위하여 바람직하다.In this case, the thickness of the first plating layer is preferably 5 to 12㎛ for the optimum characteristic display.
또한, 상기 양면 연성 인쇄회로기판의 제조방법은 양면에 도전체층이 형성된 절연시트로 이루어진 연성 동박적층판에 비어홀을 형성하는 홀 형성단계와; 상기 비어홀이 형성된 연성 동박적층판에 스퍼터링 방식에 의하여 구리 도금층을 형성하여 홀을 코팅함으로써 상기 연성 동박적층판의 상하 양면을 전기적으로 접속하는 홀 코팅단계와; 상기 연성 동박적층판의 양면에 포토레지스트를 도포하고 노광 및 현상을 수행하여 회로패턴을 형성하는 양각패턴형성단계와; 상기 양각패턴형성단계로 인해 노출된 양면의 도전체층 위에 추가적인 구리도금을 통해 제1도금층을 형성하는 제1도금층 형성단계와; 상기 양각패턴형성단계에 의해 형성된 잔존하는 포토레지스트를 제거하는 포토레지스트 제거단계와; 상기 제1도금층 이외의 노출된 도전체층을 소프트에칭에 의해 제거하는 에칭단계와; 상기 제1도금층 위에 제2도금층인 니켈도금층 및 제3도금층인 금도금층을 순차적으로 도금하여 배선패턴을 적층하는 패턴빌드업 단계를 포함하는 것이 제1도금층의 산화방지를 위하여 바람직하다.In addition, the method for manufacturing a double-sided flexible printed circuit board includes a hole forming step of forming a via hole in a flexible copper-clad laminate consisting of an insulating sheet having a conductor layer formed on both sides; A hole coating step of electrically connecting upper and lower surfaces of the flexible copper clad laminate by forming a copper plating layer by sputtering on the flexible copper clad laminate having the via hole formed thereon to coat the holes; An embossed pattern forming step of forming a circuit pattern by applying photoresist on both sides of the flexible copper clad laminate and performing exposure and development; A first plating layer forming step of forming a first plating layer on the double-sided conductor layer exposed by the relief pattern forming step through additional copper plating; A photoresist removing step of removing the remaining photoresist formed by the relief pattern forming step; Etching to remove the exposed conductor layers other than the first plating layer by soft etching; It is preferable to include a pattern build-up step of sequentially plating the first plating layer and the second plating layer nickel plating layer and the third plating layer gold plating layer to stack the wiring pattern to prevent oxidation of the first plating layer.
여기서, 상기 연성 동박적층판은 1 내지 4㎛ 두께의 제1금속 도전체층의 측면에 주형을 설치하고 상기 제1금속도전체층의 상면에 절연기재 용융액을 도포하고, 그 위에 1 내지 4㎛ 두께의 제2금속 도전체층을 적층시킨 후, 상기 절연기재 용융액을 건조 및 경화하여 수행되는 캐스팅 방식으로써 형성되는 것이 종래의 스퍼터링 방식에 의한 씨드층 에칭단계를 배제하고 신뢰성 높고, 생산수율이 높은 배선패턴을 형성함에 있어서 바람직하다.Here, the flexible copper-clad laminate is provided with a mold on the side of the first metal conductor layer having a thickness of 1 to 4㎛, apply an insulating base melt on the upper surface of the first metal conductor layer, and has a thickness of 1 to 4㎛ After stacking the second metal conductor layer, it is formed by a casting method performed by drying and curing the insulating base melt, thereby eliminating a seed layer etching step by a conventional sputtering method, and using a wiring pattern having high reliability and high production yield. It is preferable in forming.
또한, 양면에 도전체층이 형성된 절연시트로 이루어진 연성 동박적층판에 비어홀을 형성하는 홀 형성단계와; 상기 비어홀이 형성된 연성동박적층판에 스퍼터링 방식에 의하여 구리 도금층을 형성하여 홀을 코팅함으로써 상기 연성 동박적층판의 상하 양면을 전기적으로 접속하는 홀 코팅단계와; 상기 연성동박적층판의 양면에 포토레지스트를 도포하고 노광 및 현상을 수행하여 양각의 회로패턴을 형성하는 양각패턴형성단계와; 상기 양각패턴형성단계로 인해 노출된 양면의 도전체층 위에 추가적인 구리도금을 통해 구리도금층을 형성하는 제1도금층 형성단계와; 상기 제1도금층 위에 제2도금층인 니켈도금층 및 제3도금층인 금도금층을 순차적으로 도금하여 배선패턴을 적층하는 패턴빌드업단계와; 상기 양각패턴형성단계에 의해 형성된 포토레지스트 양각패턴을 제거하는 포토레지스트 제거단계와; 상기 제1도금층 이외의 노출된 도전체층을 소프트에칭에 의해 제거하는 에칭단계를 포함하는 테이프캐리어형 반도체패키지용 양면 연성 인쇄회로기판의 제조방법에 있어서, 상기 연성동박적층판은 1 내지 4㎛ 두께의 제1금속 도전체층의 측면에 주형을 설치하고 상기 제1금속 도전체층의 상면에 절연기재 용융액을 도포하고, 그 위에 1 내지 4㎛ 두께의 제2금속 도전체층을 적층시킨 후, 상기 절연기재 용융액을 건조 및 경화하는, 캐스팅 방식으로써 형성되는 것이 종래의 스퍼터링 방식에 의한 씨드층 에칭단계를 배제하고 신뢰성 있는 배선패턴을 형성함에 있어서 바람직하다.In addition, the hole forming step of forming a via hole in a flexible copper foil laminated plate made of an insulating sheet having a conductor layer formed on both sides; A hole coating step of electrically connecting the upper and lower sides of the flexible copper foil laminated plate by forming a copper plating layer by sputtering on the flexible copper foil laminated plate on which the via hole is formed; An embossed pattern forming step of forming photosensitive circuit patterns by applying photoresist on both sides of the flexible copper clad laminate and performing exposure and development; A first plating layer forming step of forming a copper plating layer on the double-sided conductive layer exposed by the relief pattern forming step through additional copper plating; A pattern building-up step of laminating wiring patterns by sequentially plating a nickel plating layer, which is a second plating layer, and a gold plating layer, which is a third plating layer, on the first plating layer; A photoresist removing step of removing the photoresist relief pattern formed by the relief pattern forming step; In the method of manufacturing a double-sided flexible printed circuit board for a tape carrier type semiconductor package including an etching step of removing the exposed conductor layer other than the first plating layer by soft etching, the flexible copper clad laminate is 1 to 4㎛ thickness. After the mold is provided on the side of the first metal conductor layer, an insulating base melt is applied to the upper surface of the first metal conductor layer, and a second metal conductor layer having a thickness of 1 to 4 μm is laminated thereon, and then the insulating base melt It is preferable to form a reliable wiring pattern by excluding the seed layer etching step by a conventional sputtering method, which is formed by a casting method, which dries and cures the resin.
여기서, 상기 제1도금층의 두께는 5 내지 12㎛인 것이 최적의 특성발휘를 위하여 바람직하다.In this case, the thickness of the first plating layer is preferably 5 to 12㎛ for the optimum characteristic display.
또한, 본 발명에 의한 테이프캐리어형 반도체패키지용 연성 인쇄회로기판의 금속 배선패턴은 절연시트의 적어도 일면에 제1도금층인 구리도금층, 제2도금층인 니켈도금층, 제3도금층인 금도금층 순으로 적층되어, 상기 제2도금층 및 제3도금층이 상기 제1도금층의 상면 및 측면을 감싸는 구조로 이루어진 것이 금속 배선패턴의 산화를 방지하기 위하여 바람직하다.In addition, the metal wiring pattern of the flexible printed circuit board for a tape carrier type semiconductor package according to the present invention is laminated on at least one surface of the insulating sheet in order of a copper plating layer as the first plating layer, a nickel plating layer as the second plating layer, and a gold plating layer as the third plating layer. In order to prevent the oxidation of the metal wiring pattern, the second plating layer and the third plating layer have a structure surrounding the top and side surfaces of the first plating layer.
본 발명에 의한 연성인쇄회로기판의 제조방법에 따르면, 종전의 에칭 공정에 의한 연성인쇄회로판의 제조에 따른 퍼들링 현상을 억제하고, 극미세회로패턴의 형성이 용이하며, 에칭량의 최소화에 의한 친환경문제 개선 및 구리 자원 낭비 문제를 해소하고, 생산성이 높아져서, 그에 따른 비용절감의 효과를 얻을 수 있다.According to the method of manufacturing a flexible printed circuit board according to the present invention, it is possible to suppress the puddle phenomenon according to the manufacturing of the flexible printed circuit board by the conventional etching process, to form an ultra fine circuit pattern, and to minimize the amount of etching. Reducing environmental problems and waste of copper resources and increasing productivity, resulting in cost savings.
또한, 배선패턴의 제1도금층으로 사용되는 구리도금층이 공기에 노출되어 장기 보관되는 경우의 배선패턴의 산화를 방지할 수 있는 단면 및 양면 연성 인쇄회로기판의 제조방법 및 이를 이용하여 형성된 금속 배선패턴을 제공할 수 있다.In addition, a method for manufacturing single-sided and double-sided flexible printed circuit boards which can prevent oxidation of the wiring pattern when the copper plating layer used as the first plating layer of the wiring pattern is exposed to air for a long time and the metal wiring pattern formed using the same Can be provided.
또한, 동박적층판을 형성함에 있어 종래의 스퍼터링 방식에 의한 씨드층 에칭공정을 배제함으로써, 공정을 단축하고 잔존하는 씨드층의 존재로 인한 전기절연저항의 저하 현상 발생의 가능성을 배제할 수 있는 경제적인 제조방법을 제공할 수 있다.In addition, by eliminating the seed layer etching process by the conventional sputtering method in forming the copper clad laminate, it is economical to shorten the process and eliminate the possibility of occurrence of a drop in electrical insulation resistance due to the presence of the remaining seed layer. It can provide a manufacturing method.
아울러, 캐스팅 방식에 의하여 1 내지 4㎛ 두께의 얇은 도전체층을 형성함으로써 신뢰성 높은 단면 및 양면 연성 인쇄회로기판의 제조방법을 제공할 수 있는 장점이 있다.In addition, by forming a thin conductor layer having a thickness of 1 to 4㎛ by a casting method, there is an advantage that can provide a method for manufacturing a reliable single-sided and double-sided flexible printed circuit board.
이하, 도면을 참조하여 본 발명에 의한 연성 인쇄회로기판의 구성 및 작용에 대하여 살펴보기로 한다.Hereinafter, the configuration and operation of the flexible printed circuit board according to the present invention will be described with reference to the accompanying drawings.
본 발명의 제1최선 실시예는 본 발명에 의한 단면 연성 인쇄회로기판의 제조방법에 관한 것이며, 제2최선 실시예는 본 발명에 의한 연성 인쇄회로기판의 연성동박 적층판(FCCL)의 제조방법에 관한 것이며, 제3최선 실시예는 본 발명에 의한 양면 연성 인쇄회로기판의 제조방법을 나타낸 순서도이다. A first preferred embodiment of the present invention relates to a method for manufacturing a single-sided flexible printed circuit board according to the present invention, and a second preferred embodiment to a method for manufacturing a flexible copper foil laminate (FCCL) of a flexible printed circuit board according to the present invention. The third embodiment is a flow chart showing a method for manufacturing a double-sided flexible printed circuit board according to the present invention.
도 1은 본 발명의 제1최선 실시예에 의한 단면 연성 인쇄회로기판의 제조방법을 나타낸 순서도이다.1 is a flowchart illustrating a method of manufacturing a single-sided flexible printed circuit board according to a first preferred embodiment of the present invention.
도 1에 도시된 바와 같이, 본 발명의 제1최선 실시예에 의한 단면 연성 인쇄회로기판의 제조방법은 크게 연성동박적층판 준비단계(S10), 패턴 형성단계(S20 내지 S40), 제1도금층 형성단계(S50), 포토레지스트 제거단계(S60), 에칭단계(S70), 패턴 빌드업단계(S80)를 포함하여 이루어진다.As shown in FIG. 1, the method of manufacturing a single-sided flexible printed circuit board according to a first exemplary embodiment of the present invention includes a flexible copper laminated board preparing step (S10), a pattern forming step (S20 to S40), and forming a first plating layer. A step S50, a photoresist removing step S60, an etching step S70, and a pattern build-up step S80 are performed.
구체적으로는 절연시트(10)에 구리 등의 금속 도전체층(21)을 캐스팅 방식 혹은 스퍼터링 방식에 의하여 부착시킴으로써 단면 연성동박층(FCCL)을 형성하고(S10), 여기에 포토레지스트(50)를 도포하고(S20), 패턴마스크(60)를 그 위에 얹어서 노광(S30) 및 현상(S40)한 후, 노출된 금속도전체층(21) 상에 구리도금층(22)을 도금하여 적층함으로써 금속도전체층(21)과 구리도금층(22)으로 이루어진 제1도금층(20)을 형성하고(S50), 잔존하는 양각패턴(50')을 이루는 포토레지스트를 제거 하며(S60), 상기 제1도금층(20)으로 적층된 부분 이외의 잔존하는 도전체층(21)을 소프트에칭에 의해 제거하고(S70), 제2도금층(30) 및 제3도금층(40)을 전해도금에 의해 적층함(S80)으로써 본 발명에 의한 단면 연성 인쇄회로기판의 제조방법이 수행된다. Specifically, by attaching a
본 발명은 이러한 제조방법 중에서 제1도금층 형성단계(S60) 내지 패턴 빌드업단계(S90)에 있어서의 배선패턴 형성에 기술적 특징이 있고, 이러한 기술적 특징은 상기 종래기술의 문제점 중에서 배선패턴의 제1도금층으로 사용되는 구리도금층이 공기에 노출되어 장기 보관되는 경우의 배선패턴의 산화 문제를 방지하고자 하는 과제를 해결하기 위해 적용된다.The present invention has a technical feature in the formation of the wiring pattern in the first plating layer forming step (S60) to the pattern build-up step (S90) of the manufacturing method, this technical feature is the first of the wiring pattern among the problems of the prior art The copper plating layer used as the plating layer is applied to solve the problem of preventing the oxidation problem of the wiring pattern when exposed to air for a long time storage.
또한, 상기 종래기술의 문제점 중에서 씨드층 에칭공정을 배제함으로써, 공정을 단축하고 잔존하는 씨드층의 존재로 인한 전기절연저항의 저하 현상 발생의 가능성을 배제하고자 한 본 발명의 또 다른 기술적 특징으로서, 연성동박적층판 준비단계(S10)를 스퍼터링 방식이 아닌 캐스팅 방식으로 수행하는 것을 들 수 있다. 이에 대해서는 후술하는 제2최선 실시예에서 설명하기로 하고, 이하에서는 상기 '금속 배선패턴 형성'의 기술적 특징에 대하여 설명한다.In addition, by eliminating the seed layer etching process among the problems of the prior art, to shorten the process and to eliminate the possibility of occurrence of a drop in electrical insulation resistance due to the presence of the remaining seed layer As another technical feature of the present invention, it is possible to perform the step of preparing a flexible copper clad laminate (S10) by a casting method rather than a sputtering method. This will be described in the second best embodiment, which will be described later. Hereinafter, technical features of the 'metal wiring pattern formation' will be described.
종래의 배선패턴 형성은 도 5에 도시된 바와 같이, 제1도금층(20)에 제2도금층(30)으로서 배선패턴의 내식성을 도모하기 위해 사용되는 니켈(Ni) 도금층 및 칩의 접합성을 향상시키고자 사용되는 제3도금층인 금(Au)도금층을 순차적으로 전해도금하여 적층시킨 후, 잔존하는 포토레지스트 양각패턴(50')을 제거하고, 도전체층(21)을 에칭하여 제거함으로써 배선패턴을 형성하였다.Conventional wiring pattern formation, as shown in Figure 5, improves the bonding between the nickel (Ni) plating layer and the chip used to achieve the corrosion resistance of the wiring pattern as the
그러나, 이러한 배선패턴 제조방법에 따르면, 제1도금층(20)인 구리도금층이 공기중에 노출된 상태로 있게되어, 장기간 보관할 경우에 상기 제1도금층(20)이 산화되는 문제점이 있음은 앞서 살핀 바와 같다.However, according to the method of manufacturing the wiring pattern, the copper plating layer, which is the
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 도전체층(21) 및 구리도금층(22)으로 구성된 제1도금층(20)이 5 내지 12㎛, 바람직하게는 8 내지 10㎛ 두께가 되도록 구리 전해도금으로써 제1도금층형성단계(S60)를 거친 후에 바로 포토레지스트 양각패턴(50')을 제거하는 포토레지스트 제거단계(S70)를 거치고, 금속 도전체층을 소프트에칭에 의해 제거하는 에칭단계(S80)를 수행한 다음, 마지막으로 제2도금층(30)인 Ni도금층과 제3도금층인 Au 도금층을 전해도금 방식에 의해 적층하는 패턴빌드업단계(S90)를 수행한다.The present invention is to solve this problem, the
여기서, 상기 제1도금층(20)이 5㎛ 이하인 경우, 별도의 에칭액에 대하여 배선패턴을 보호하는 레지스트층이 마련되어 있지 아니하기 때문에 에칭액에 의한 식각이 진행되어 제1도금층(20)의 두께가 너무 낮아짐으로 인해 상기 제2도금층(30)의 전해도금이 원활하게 수행되지 못하고, 회로의 전기저항이 커지게 되며, 12㎛ 이상인 경우, 제1도금층(20)인 구리층이 너무 높이 형성되어 경제적이지 못한 문제점이 있다. Here, when the
또한, 상기 5 내지 12㎛, 바람직하게는 8 내지 10㎛ 두께로 제1도금층(20)을 형성하는 것은, 에칭액에 의하여 제1도금층(20)이 식각되고 난 후에 3 내지 10㎛, 바람직하게는 6 내지 8㎛ 두께를 유지하기 위한 것이다.Further, forming the
상기 절연시트 준비단계(S10) 내지 패턴빌드업단계(S90)를 통하여 형성된 단 면 연성 인쇄회로기판의 금속 배선패턴의 단면은 도 1의 마지막의 확대된 도면에 도시된 바와 같이, 제1도금층(20)의 상면 및 측면을 제2도금층(30) 및 제3도금층(40)이 감싸고 있는 형태로 형성된다. The cross-section of the metal wiring pattern of the single-sided flexible printed circuit board formed through the insulation sheet preparation step (S10) to the pattern build-up step (S90) is shown in the enlarged drawing of the last of FIG. The upper and side surfaces of the 20 are formed to surround the
상기 완성된 금속배선패턴의 구조에 있어서 특성의 최적화를 위한 각각의 두께는, 제1도금층(20)이 에칭에 의하여 초기보다 축소되어, 6 내지 8㎛으로 형성되며, 제2도금층(30)이 0.1 내지 2.5㎛, 제3도금층(40)이 0.1㎛로 형성된다.In the structure of the completed metal wiring pattern, each thickness for optimizing the characteristics is reduced by the
이러한 형태로 구성되는 이유는, 종래의 기술에는 포토레지스트 양각패턴(50')이 존재하는 상태에서 제1도금층(20) 내지 제3도금층(40)이 연속으로 적층됨에 따라 양각패턴(50')이 제1도금층(20)의 측면을 감싸고 있기 때문에, 전해도금법에 의한 방식으로는 이 부분에 나머지 제2도금층(30) 및 제3도금층(40)의 도금액이 부착되지 못하는 반면, 본 발명에 따르면 제1도금층(20)을 도금한 후 포토레지스트 양각패턴(50')을 제거하고 금속도전체층(21)을 에칭에 의해 제거함으로써 제1도금층(20)의 측면에도 제2도금층(30), 제3도금층(40)이 부착되어 도금층을 형성할 수 있기 때문이다. The reason for this configuration is that in the prior art, the
따라서, 산화되기 쉬운 제1도금층(20)을 이루는 구리도금층은, 공기 중에서 쉽게 산화되지 아니하는 제2도금층(30)인 Ni과 제3도금층(40) Au에 의하여 보호받게 됨으로써, 장기 보관되는 경우에도 산화 및 부식에 의한 배선패턴의 단락현상 등의 문제점을 해소할 수 있다.Therefore, when the copper plating layer constituting the
다만, 상기 금속배선패턴 형성방식을 취하더라도, 스퍼터링 방식에 의하여 연성동박적층판준비단계(S10)를 수행한 경우에는 금속 도전체층(21)을 에칭하는 과 정에서 10 내지 50㎛의 미세한 배선패턴 간의 간격 사이로 에칭액이 충분히 침투하지 못하여 금속 도전체층(21) 밑에 존재하는 Ni-Cr 합금인 씨드층이 제대로 에칭되지 아니하는 일이 발생될 수 있다.However, even if the metal wiring pattern formation method is used, when the flexible copper clad laminate preparation step S10 is performed by the sputtering method, the fine wiring patterns of 10 to 50 μm are etched in the process of etching the
이렇게 씨드층(도 6에 도시된 21')이 미처 제거되지 아니한 상태에서 제2도금층(30) 및 제3도금층(40)을 전해도금할 때, 결국에는 잔존하는 씨드층(21')에도 도금액이 부착되어, 금속 배선패턴 간의 통전에 따른 전기절연저항이 저하되는 현상을 일으키는 원인이 될 수 있다.Thus, when electroplating the
후술하는 본발명의 제2최선 실시예에 의한 연성회로기판의 제조방법에 의하면, 상기 씨드층이 배제된 연성인쇄회로를 제공할 수 있기 때문에, 이러한 문제점을 극복할 수 있고, 나아가 극미세 배선패턴회로를 형성할 수 있게된다.According to the method of manufacturing the flexible circuit board according to the second preferred embodiment of the present invention described later, since the flexible printed circuit without the seed layer can be provided, such a problem can be overcome, and further, the fine wiring pattern It is possible to form a circuit.
도 2는 본 발명의 제2최선 실시예에 의한 연성 인쇄회로기판의 연성동박 적층판(FCCL)의 제조방법을 나타낸 도면이다. 2 is a view showing a method of manufacturing a flexible copper clad laminate (FCCL) of a flexible printed circuit board according to a second preferred embodiment of the present invention.
상기 도 2에 도시된 본 발명의 제2최선 실시예는 단면 및 양면 인쇄회로기판 모두에 적용될 수 있는 캐스팅 방식에 의한 연성 동박 적층판 제조방법이다.The second best embodiment of the present invention shown in FIG. 2 is a method of manufacturing a flexible copper foil laminate by a casting method that can be applied to both single-sided and double-sided printed circuit boards.
상기 제2최선 실시예는 상기 도 5에서 설명한 종래의 세미에티티브 방식에서의 도전체 증착단계(S20), 상기 제1최선 실시예 및 후술할 제3최선 실시예의 단면 및 양면 연성 인쇄회로기판 제조방법의 연성동박적층판 준비단계(S10, S100)에 직접 적용된다.The second best embodiment is a single-sided and double-sided flexible printed circuit board of the conductor deposition step (S20) of the conventional semi-enerative method described in FIG. 5, the first best embodiment and the third best embodiment to be described later. It is applied directly to the flexible copper foil laminated plate preparation step (S10, S100) of the manufacturing method.
먼저, 상기 캐스팅 방식에 의한 연성 동박 적층판을 제조하기 위해 제공되는 도전체층(21)은 절연기재(10)와 접하는 면을 구비한 1 내지 4㎛ 두께, 바람직하게는 2 내지 3㎛ 두께의 구리 등의 금속 도전체층으로 이루어진다.First, the
여기서, 금속 도전체층(21)의 두께를 한정한 것은, 상기 금속 도전체층(21)의 두께가 4㎛ 이상인 경우, 본 발명의 하나의 목적이라 할 수 있는 퍼들링 현상의 방지에 어려움이 있으며, 두께가 1㎛ 미만인 경우에는 배선패턴으로서의 구리도금층(22) 형성에 어려움이 있고, 작업성이 저하되는 문제점이 발생하기 때문이다.Here, the thickness of the
상기 금속 도전체층(21)이 준비되면, 금속 도전체층(21)이 상방을 향하도록 하여 도전체층(21)의 테두리를 두른 형태로 주형(mold, 23)을 설치하고, 그 위에 절연시트(10)의 재료인 폴리이미드 용융액을 직접 붓거나, 롤링 방식에 의하여 도포한다.When the
양면 연성 인쇄회로용 FCCL은 두개의 동일한 판상의 금속 도전체층으로서, 제1금속 도전체층 및 제2금속 도전체층을 활용하되, 1 내지 4㎛ 두께의 제1금속 도전체층의 측면에 주형을 설치하고 상기 금속 도전체층의 상면에 절연기재 용융액을 도포하고, 그 위에 동일 두께의 제2금속 도전체층을 적층시킨 후, 상기 절연기재 용융액을 건조 및 경화하여 수행되는 캐스팅 방식으로써 형성된다.FCCL for double-sided flexible printed circuits are two identical plate-shaped metal conductor layers, utilizing a first metal conductor layer and a second metal conductor layer, and installing a mold on the side of the first metal conductor layer having a thickness of 1 to 4 μm. The insulating base melt is applied to the upper surface of the metal conductor layer, and a second metal conductor layer having the same thickness is laminated thereon, and then the casting is performed by drying and curing the insulating base melt.
상기 도포과정이 끝나면, 절연시트(10) 용융액을 건조 및 경화시켜 연성동박적층판을 형성하게 된다. After the coating process, the molten liquid of the insulating
상기 방법 이외에, 박리 가능한 구리박막을 활용할 수도 있다. 이것은 도전체층(21)에 있어서, 절연시트(10) 용융액이 부어지는 반대편의 표면에 박리 가능하도록 구성된 이형접착제로 이루어진 이형재 및 금속재로 이루어진 캐리어 호일을 적층한 형태로 형성되어, 절연시트(10) 용융물의 온도를 견딜 수 있는 두께를 확보하는 구조를 갖는다.In addition to the above method, a peelable copper thin film may be utilized. The
이러한 박리 가능한 구리박막은 절연시트(10) 용융물을 주입하고 건조 및 경화시킨 후, 상기 이형재 및 금속재 호일을 도전체층(21)의 표면에서 박리시키는 방식으로 사용되며, 최종적으로는 절연시트(10) 상에 도전체층(21)으로 이루어진 FCCL을 얻게 된다. 상기 방법은 도전체층(21)이 너무 얇아서 절연시트(10)의 용융물을 지지하지 못하고 변형될 염려가 있는 경우에 사용된다.The peelable copper thin film is used by injecting a melt of the insulating
상기 제2최선 실시예을 통하여 해결한 과제는 첫째로, 도 6에 도시된 종래 스퍼터링 방식에 필수적으로 도입하였던 씨드층(Seed layer)을 형성하지 않아도 되기 때문에 이후에 씨드층 에칭단계(S91)를 배제시킬 수 있으며, 피치가 10 내지 50㎛에 이르는 고밀도 배선패턴에 있어서, 상기 도 6의 씨드층 에칭단계(S91)를 거쳤음에도 불구하고 제거되지 아니하는 잔존 씨드층의 존재에 따른 배선 간 전기절연저항이 저하되는 현상을 배제할 수 있는 FCCL의 제조방법을 제공한 것이다.The problem solved by the second best embodiment is, first, since it is not necessary to form the seed layer (Seed layer), which is essentially introduced in the conventional sputtering method shown in Fig. 6 after which the seed layer etching step (S91) is excluded In the high-density wiring pattern having a pitch of 10 to 50 µm, the electrical insulation resistance between the wires due to the existence of the remaining seed layer that is not removed despite the seed layer etching step (S91) of FIG. It is to provide a method for producing FCCL that can eliminate this deterioration phenomenon.
다시말해, 상기 제2최선 실시예를 통하여, 공정을 단순화시킬 수 있으며, 씨드층 제거에 사용되는 고가의 에칭액을 절감함에 따른 경제적인 효과를 누릴 수 있으며,더욱 효율적인 고밀도 배선패턴의 구현이 가능하다는 장점이 있다.In other words, through the second best embodiment, the process can be simplified, the economical effect of reducing the expensive etching solution used to remove the seed layer can be enjoyed, and a more efficient high density wiring pattern can be realized. There is an advantage.
다음으로는, 도 3을 참조하여 본 발명의 제3최선 실시예에 의한 양면 연성회로기판의 제조방법에 관하여 설명하기로 한다.Next, a method for manufacturing a double-sided flexible circuit board according to a third best embodiment of the present invention will be described with reference to FIG. 3.
도 3은 본 발명의 제3최선 실시예에 의한 양면 연성 인쇄회로기판의 제조방 법을 나타낸 순서도이다. 3 is a flowchart illustrating a method of manufacturing a double-sided flexible printed circuit board according to a third preferred embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명에 의한 양면 연성 인쇄회로기판의 전체적인 공정은 연성동박적층판준비단계(S100), 홀 형성단계(S200), 홀 코팅단계(S300), 양각패턴형성단계(S410 내지 S420), 제1도금층 형성단계(S500), 포토레지스트 제거단계(S600), 에칭단계(S700) 및 패턴빌드업단계(S800)로 이루어지며, 세부적인 공정은 아래와 같다.As shown in FIG. 3, the overall process of the flexible printed circuit board of the double-sided flexible printed circuit board according to the present invention is a flexible copper-clad laminate preparation step (S100), hole forming step (S200), hole coating step (S300), embossed pattern forming step (S410) To S420), the first plating layer forming step (S500), the photoresist removing step (S600), the etching step (S700), and the pattern building up step (S800), and the detailed process is as follows.
첫번째 단계로서, 25㎛ 두께의 기재필름으로서 바람직하게는 폴리이미드로 이루어진 절연시트(100)의 양면에 전도성을 부여하기 위하여, 상기 본 발명의 제2최선 실시예에서 설명한 캐스팅 방식에 의하여 1 내지 4㎛, 바람직하게는 2 내지 3㎛ 두께의 제1금속 도전체층(211) 및 제2금속 도전체층(212)으로 이루어진 도전체층(210)을 형성한 연성 동박적층판(FCCL)을 준비한다(연성동박적층판 준비단계, S100).As a first step, in order to impart conductivity to both surfaces of the insulating
상기 연성동박적층판 준비단계(S100)는 스퍼터링 방식에 의할 경우, 0.1 내지 0.5㎛ 두께의 금속 도전체층을 스퍼터링에 의하여 증착한 후, 각각 1 내지 4㎛ 두께의 제1금속 도전체층(211) 및 제2금속 도전체층(212)으로 이루어진 도전체층(210)을 전해도금법에 의해 FCCL을 형성함으로써 수행된다.The step of preparing a flexible copper clad laminate (S100) is a sputtering method, after depositing a metal conductor layer having a thickness of 0.1 to 0.5㎛ by sputtering, respectively, the first
여기서, 금속 도전체층(210)의 두께를 한정한 이유는 상기 본 발명의 제1최선 실시예의 연성동박적층판 준비단계(S10)에서 설명한 바와 동일하다. Here, the reason for limiting the thickness of the
다음으로, 연성동박적층판 준비단계(S100)에 의해 준비된 연성 동박적층판에 비어홀(600)을 형성하는 홀 형성 단계(S200)를 수행한다.Next, a hole forming step (S200) of forming a via
비어홀(600)을 형성하는 목적은 연성 동박적층판의 상면 및 하면에 형성된 배선패턴 간의 통전을 위한 것이며, 상기 비어홀(600)은 상기 연성동박적층판을 관통하는 스루홀(PTH)을 형성하거나, 두께 방향으로 일부만 홀을 형성하는 블라인드비어홀(BVH)을 형성할 수도 있다. 도 3에서는 스루홀을 적용한 것을 도시하고 있다.The purpose of forming the via
구체적으로, 스루홀을 형성하는 경우, 연성동박적층판의 제1금속 도전체층(211), 폴리이미드층(100), 제2금속 도전체층(212)을 모두 순차적으로 관통하는 것인 반면, 블라인드비어홀의 경우, 제1금속 도전체층(211) 및 절연시트(100)의 하부에 이르는 홀을 형성하여 제2금속 도전체층(212)을 남겨둔다. 상기 홀 형성방법에 있어서는 레이저 가공법과 화학적 에칭법, 기계적 펀칭프레스의 3가지 방식을 모두 사용할 수 있다.Specifically, in the case of forming the through hole, the blind metal hole penetrates through the first
홀 코팅단계(S300)는 홀 형성단계(S200)에 의해 홀이 형성된 기판에 무전해 도금방식에 의한 도금층을 형성하여 홀의 적어도 일부를 코팅함으로써 상기 연성 동박적층판의 상면 및 하면을 전기적으로 도통시키는 홀 코팅단계(S300)를 수행할 수도 있고, 아래에서 설명하는 스퍼터링 방식에 의한 홀 코팅단계(S300)를 적용할 수도 있다.Hole coating step (S300) is a hole for electrically connecting the upper and lower surfaces of the flexible copper-clad laminate by forming at least a portion of the hole by forming a plating layer by an electroless plating method on the substrate on which the hole is formed by the hole forming step (S200) The coating step (S300) may be performed, or the hole coating step (S300) by the sputtering method described below may be applied.
스퍼터링 방식에 의한 홀 코팅 단계(S300)는 상기 홀 형성단계(S200)에서 형성된 비어홀(600)의 내면 및 제1금속 도전체층(211) 또는 제2금속 도전체층(212)을 포함하는 전면에 구리 또는 구리합금 스퍼터링 방식을 이용하여 구리증착층(200')을 코팅함으로써 수행된다.The hole coating step (S300) by the sputtering method may include copper on the front surface of the via
상기 홀 코팅단계(S300)는 상기 구리증착층(200') 위에 구리전해도금에 의해 홀(600)을 완전히 메우거나, 상기 구리증착층(200') 위에 1 내지 4㎛ 두께의 구리층을 형성하는 구리 전해도금 단계를 더 포함하여 수행될 수도 있다.The hole coating step (S300) completely fills the
다음으로, 포토레지스트(500)를 도포하고(S410), 이를 통상의 방법으로 노광(S420) 및 현상(S430)하는 양각패턴형성단계(S400)를 수행한다.Next, the
이후로는, 앞서 살핀 단면연성 인쇄회로기판의 제조방법과 마찬가지로, 양면연성 인쇄회로기판 역시, 제1도금층 형성단계(S500)와, 잔존하는 포토레지스트 양각패턴(500')를 제거하는 포토레지스트 제거단계(S600)와, 금속 도전체층(210)을 소프트에칭하여 제거하는 에칭단계(S700)와, 이미 형성된 제1도금층(200) 위에 제2도금층(300)으로서의 Ni도금층을 적층하고, 제3도금층(400)으로서의 Au 도금층을 적층하는 패턴빌드업단계(S800)의 순서로 공정을 수행함으로써, 제1도금층(200)의 구리도금의 산화를 방지하고자 하였다. Subsequently, similarly to the method of manufacturing the thin single-sided flexible printed circuit board, the double-sided flexible printed circuit board is also removed from the photoresist removing the first plating layer forming step S500 and the remaining photoresist relief pattern 500 '. Step (S600), the etching step (S700) for soft etching the
다시 말해, 제1도금층 형성단계(S500)는 상기 양각패턴형성단계(S400)에 의해 노출된, 배선패턴을 형성하는 도전체층(210a) 상에 추가적으로 전해도금을 수행하여 구리도금층(220)을 적층함으로써 5 내지 12㎛ 두께의 제1도금층(200)을 형성함으로써 수행되며, 이후는 상기 설명한 바와 같이, 포토레지스트 제거단계(S600), 에칭단계(S700), 패턴빌드업단계(S800)를 수행하여 상기 제1최선 실시예의 단면 연성 인쇄회로기판의 경우와 동일한 형태의 금속배선패턴을 완성한다. In other words, in the first plating layer forming step S500, the
이하, 상술한 제조방법에 의해 제조된 연성인쇄회로의 배선패턴을 적용할 경 우의 특성 변화에 대하여 실시예 및 비교예를 통하여 설명하기로 한다.Hereinafter, the characteristics change when the wiring pattern of the flexible printed circuit manufactured by the above-described manufacturing method is applied will be described with reference to Examples and Comparative Examples.
실시예Example 1 One
본 발명의 제1최선 실시예 및 제2최선 실시예를 함께 적용한 단면 연성인쇄회로기판의 제조방법에 따라 배선패턴을 구성함에 있어서, 상기 캐스팅 방식에 의하여 2 ㎛ 두께의 Cu 금속 도전체층(21) 위에 25㎛ 두께의 절연시트(10)를 형성하여 이루어진 FCCL을 마련하고, 금속 도전체층(21) 위에 포토레지스트(50)를 도포한 후, 노광 및 현상을 수행하였으며, 상기 패턴 형성단계로 인해 노출된 금속 도전체층(21) 위에 구리도금층(22)를 도금하여 전체적인 제1도금층(20)의 두께가 9㎛로 형성되도록 하고, 포토레지스트 양각패턴(50')을 제거한후, 금속 도전체층(21)을 소프트 에칭에 의해 제거하고, 제2도금층(30)으로서 Ni합금을 0.2 ㎛ 두께로 도금하여 적층하고, 그 위에 이를 보호하는 제3도금층(40)으로 Au를 각각 0.1㎛ 두께로 도금 및 적층하여 금속배선패턴을 형성함으로써, 단면 연성인쇄회로기판을 완성하였다. In constructing the wiring pattern according to the manufacturing method of the cross-sectional flexible printed circuit board, which is applied together with the first and second best embodiments of the present invention, the Cu
실시예 2Example 2
본 발명의 제1최선 실시예에 따른 방식으로서, FCCL을 형성함에 있어서, 스퍼터링 방식에 의한 것과, 별도의 씨드층 에칭단계가 추가되는 것을 제외하고는 실시예 1과 동일한 방법에 의하여 공정을 수행하여 단면 연성인쇄회로기판을 제조하였다.As a method according to the first preferred embodiment of the present invention, in forming the FCCL, the process is performed by the same method as in Example 1 except that the sputtering method and a separate seed layer etching step are added. A single-sided flexible printed circuit board was prepared.
실시예 3Example 3
본 발명의 제2최선 실시예에 따른 방식으로서, 상기 캐스팅 방식에 의하여 2 ㎛ 두께의 Cu 금속 도전체층(21) 위에 25㎛ 두께의 절연시트(10)를 형성하여 이루어진 FCCL을 마련하고, 배선패턴을 형성함에 있어서, 제1도금층(20), 제2도금층(30), 제3도금층(40)을 연속으로 도금하여 적층한 후, 포토레지스트 양각패턴(50')을 제거한후, 금속 도전체층(21)을 소프트 에칭에 의해 제거하였으며, 나머지는 실시예 1과 동일한 방법에 의하여 공정을 수행하여 단면 연성인쇄회로기판을 제조하였다.As a method according to a second preferred embodiment of the present invention, an FCCL formed by forming an insulating
비교예Comparative example
종래 단면 연성 인쇄회로기판의 제조방법에 의한 것으로서, 배선패턴을 형성함에 있어서, 스퍼터링 방식에 의해 FCCL을 마련하고, 제1도금층(20), 제2도금층(30), 제3도금층(40)을 연속으로 도금하여 적층한 후, 포토레지스트 양각패턴(50')을 제거한후, 금속 도전체층(21)을 소프트 에칭에 의해 제거하였으며, 나머지는 실시예 1과 동일한 방법에 의하여 공정을 수행하여 단면 연성인쇄회로기판을 제조하였다.According to the conventional method of manufacturing a single-sided flexible printed circuit board, in forming a wiring pattern, FCCL is provided by a sputtering method, and the
상기 제조된 반도체 기판 시료에 대한 물성을 평가하였는바, 평가항목은 다 음과 같으며, 그 평가 결과는 <표 1>에 정리하였다.The physical properties of the prepared semiconductor substrate samples were evaluated. The evaluation items are as follows, and the evaluation results are summarized in <Table 1>.
페터닝 안정성Patterning stability
IPC TM 650 2.2.4에 기준하여, 시료의 에칭 및 히팅 전후의 디멘션 차이를 측정하였다.Based on IPC ™ 650 2.2.4, the difference in dimensions before and after etching and heating of the sample was measured.
필 강도(Peel strength)Peel strength
IPC TM 640 2.4.9에 기준하여, 단위면적당 Cu의 벗겨짐 강도를 측정하였다.Peel strength of Cu per unit area was measured based on IPC ™ 640 2.4.9.
표면거칠기Surface roughness
AFM(Atomic Force Microscope)를 이용하여, 원하는 수준의 표면 거칠기를 측정하였다.Atomic Force Microscope (AFM) was used to measure the desired level of surface roughness.
절연저항Insulation Resistance
전기적으로 상호 독립된 회로 사이에 500V DC 전압을 1분간 인가한 후에 근접 회로 패턴 사이의 절연저항을 측정하였다. 평가기준으로서 100MΩ인 경우 양호한 것으로 평가하였다. After applying a 500V DC voltage between electrically independent circuits for 1 minute, the insulation resistance between adjacent circuit patterns was measured. In the case of 100 MΩ as an evaluation criterion, the evaluation was satisfactory.
내전압Withstand voltage
전기적으로 독립된 회로 사이에 AC 500V를 1분간 인가하여 시험하였는 바, 단락이나 절연 파괴가 없으면 양호한 것으로 평가하였다.When AC 500V was applied for 1 minute between electrically independent circuits, it was evaluated as being good without a short circuit or dielectric breakdown.
내굴곡성Flex resistance
500g 세기에 135.5 ℃에서 R=0.38미리 조건으로 20번 회전시켜 시험하였고, 동박의 크랙이나 단절 현상이 없으며 기능 및 전기적으로 문제가 없으면 우수한 것으로 평가하였다.It was tested by rotating 20 times at 135.5 ° C with R = 0.38mm in 500g strength, and there was no crack or disconnection phenomenon of copper foil, and it was evaluated as excellent if there were no functional and electrical problems.
내부식성Corrosion resistance
KS M 8012 중성염무분무시험법에 의거하여 시험하였는 바, 염화나트륨의 농도는 염화나트륨의 농도는 40g/ℓ이며, 압축공기 압력은 1.2㎏f/㎠, 분무량은 1.51㎖/80㎤/h, 공기 포화기 온도는 47℃, 염수탱크 온도는 35℃, 시험조 온도는 35℃이었다. 내크랙성은 저항변화율이 10% 이내, 단락, 절연파괴가 없으면 우수한 것으로 평가하였다.Tested according to KS M 8012 Neutral Salt Spray Test, the concentration of sodium chloride was 40g / l for sodium chloride, compressed air pressure was 1.2kgf / cm2, sprayed amount was 1.51ml / 80cm3 / h, air saturation The group temperature was 47 ° C, the brine tank temperature was 35 ° C, and the test bath temperature was 35 ° C. Crack resistance was evaluated as excellent when the resistance change rate was within 10% and there was no short circuit or insulation breakdown.
열충격Thermal shock
-55 ℃에서 상온(30분)까지, 그리고 재차 상온에서 120 ℃(30분)까지를 1사이클로 하여 5분 내에 10사이클을 행하는 온도변화로 시험을 수행하였으며, 저항변화율이 10% 이내이고 외관/구조상 이상이 없으면 양호한 것으로 평가하였다.The test was carried out with a temperature change of 10 cycles within 5 minutes at -55 ° C to room temperature (30 minutes) and again at room temperature to 120 ° C (30 minutes), and the resistance change rate was within 10%. If there was no structural abnormality, the evaluation was good.
내습성Moisture resistance
온도 60 ℃, 습도 90~95% 중에 96시간 방치후에 실온(15~35 ℃)에서 1~2시간 방치후 측정하였으며, 외관/구조상 이상이 없으며 절연저항이 10옴이상, 저항변화율이 10% 이내이면 양호한 것으로 평가하였다.After 96 hours in 60 ℃ and 90 ~ 95% humidity, it was measured after 1 ~ 2 hours at room temperature (15 ~ 35 ℃). No abnormalities in appearance and structure, insulation resistance is more than 10 ohm and resistance change rate is less than 10%. It evaluated as good.
내열성Heat resistance
85 ℃ 전후 2 ℃ 범위에서 96시간 방치후에 실온에서 1~2시간 방치후에 측정하였으며, 외관/구조상 이상이 없고 절연저항이 10 이상이며 저항변화율이 10% 이내이면 양호한 것으로 평가하였다.After 96 hours in the range of 85 ℃ to 2 ℃, it was measured after 1 to 2 hours at room temperature. It was evaluated that it was satisfactory if there were no abnormalities in appearance / structure, insulation resistance was 10 or more and resistance change rate was within 10%.
<표 1>TABLE 1
⊙: 우수 ○: 양호 △: 보통 X:불량⊙: Excellent ○: Good △: Normal X: Poor
상기 <표 1>에서 살펴본 바와 같이, 실시예 1의 경우, 모든 평가 항목에서 우수한 평가결과를 보였으며, 실시예 2에서는 패터닝 안정성 및 절연저항 면에 있 어서 보통의 평가결과를 보였고, 비교예의 경우, 내부식성과 내습성에서 불량한 평가 결과를 보였다. As shown in Table 1, Example 1 showed excellent evaluation results in all evaluation items, and in Example 2, normal evaluation results were found in terms of patterning stability and insulation resistance. The results showed poor evaluation in corrosion resistance and moisture resistance.
이러한 평가 결과를 통하여, 캐스팅 방식을 적용했을 경우에는 씨드층 에칭단계가 필요하지 아니하며, 스퍼터링 방식에 의한 연성 동박 적층판을 형성할 때보다 패터닝 안정성 및 절연저항 면에 있어서 우수한 특성을 보이는 것을 알 수 있다.These evaluation results show that the seed layer etching step is not required when the casting method is applied, and exhibits superior characteristics in terms of patterning stability and insulation resistance than forming a flexible copper foil laminate by the sputtering method. .
아울러, 본 발명에 의한 배선패턴 형성 방법에 따라 배선패턴을 형성한 경우에는 앞서 예상한 바와 같이, 배선패턴의 내부식성 및 내습성을 월등히 향상시킬 수 있음을 알 수 있다.In addition, when the wiring pattern is formed according to the wiring pattern forming method according to the present invention, it can be seen that the corrosion resistance and the moisture resistance of the wiring pattern can be significantly improved as previously predicted.
이상, 본 발명의 바람직한 실시예를 참조하여 상세하게 설명하였다. 그러나 본 발명의 권리범위는 상기 실시예에 한정되는 것이 아니라, 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 가능한 다양한 변형 가능 범위까지 본 발명의 청구범위의 권리범위 내에 있는 것으로 본다. The foregoing has been described in detail with reference to preferred embodiments of the present invention. However, the scope of the present invention is not limited to the above embodiments, but may be embodied in various forms of embodiments within the appended claims. Without departing from the gist of the invention as claimed in the claims, any person skilled in the art to which the invention pertains is considered to be within the scope of the claims of the invention to the various possible modifications possible.
도 1은 본 발명의 제1최선 실시예에 의한 단면 연성 인쇄회로기판의 제조방법을 나타낸 순서도 1 is a flowchart illustrating a method of manufacturing a single-sided flexible printed circuit board according to a first preferred embodiment of the present invention.
도 2는 본 발명의 제2최선 실시예에 의한 연성 인쇄회로기판의 연성동박적층판(FCCL)의 제조방법을 나타낸 도면2 is a view showing a method of manufacturing a flexible copper clad laminate (FCCL) of a flexible printed circuit board according to a second preferred embodiment of the present invention.
도 3은 본 발명의 제3최선 실시예에 의한 양면 연성 인쇄회로기판의 제조방법을 나타낸 순서도3 is a flowchart illustrating a method of manufacturing a double-sided flexible printed circuit board according to a third preferred embodiment of the present invention.
도 4는 종래의 단면 연성 인쇄회로기판의 제조방법을 나타낸 순서도4 is a flowchart illustrating a method of manufacturing a conventional single-sided flexible printed circuit board.
도 5는 종래의 단면 연성인쇄회로기판의 제조방법을 나타낸 순서도5 is a flowchart illustrating a method of manufacturing a conventional cross-sectional flexible printed circuit board.
도 6은 종래의 스퍼터링 방식에 의한 연성 동박적층판의 제조방법을 나타낸 순서도6 is a flowchart illustrating a method of manufacturing a flexible copper clad laminate by a conventional sputtering method.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 절연시트 20: 제1도금층(구리도금층)10: insulating sheet 20: first plating layer (copper plating layer)
21: 도전체층 22: 구리도금층 21: conductor layer 22: copper plating layer
30: 제2도금층(Ni 도금층)30: second plating layer (Ni plating layer)
40: 제3도금층(금도금층) 50: 포토레지스트40: third plating layer (gold plating layer) 50: photoresist
50': 포토레지스트 양각패턴 60: 패턴마스크50 ': photoresist relief pattern 60: pattern mask
100:절연시트 210: 도전체층100: insulating sheet 210: conductor layer
210a: 배선패턴 도전체층 211: 제1금속 도전체층210a: wiring pattern conductor layer 211: first metal conductor layer
212: 제2금속 도전체층 220: 구리도금층212: second metal conductor layer 220: copper plating layer
230: 충진 구리도금층 300: 제2도금층(Ni 도금층) 230: filled copper plating layer 300: second plating layer (Ni plating layer)
400: 제3도금층(금도금층) 500: 포토레지스트 400: third plating layer (gold plating layer) 500: photoresist
500': 포토레지스트 양각패턴500 ': photoresist embossed pattern
Claims (9)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070070443A KR100874172B1 (en) | 2007-07-13 | 2007-07-13 | Method for manufacturing flexible printed circuit board and metallic wiring pattern of flexible printed circuit board using thereof |
CN200710152135XA CN101346043B (en) | 2007-07-13 | 2007-09-14 | Method for manufacturing flexible printed circuit board and metallic wiring pattern of flexible printed circuit board using thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070070443A KR100874172B1 (en) | 2007-07-13 | 2007-07-13 | Method for manufacturing flexible printed circuit board and metallic wiring pattern of flexible printed circuit board using thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100874172B1 true KR100874172B1 (en) | 2008-12-15 |
Family
ID=40247900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070070443A KR100874172B1 (en) | 2007-07-13 | 2007-07-13 | Method for manufacturing flexible printed circuit board and metallic wiring pattern of flexible printed circuit board using thereof |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100874172B1 (en) |
CN (1) | CN101346043B (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101021344B1 (en) | 2009-10-19 | 2011-03-14 | (주)인터플렉스 | Method of manufacturing flexible printed circuit board |
KR101305596B1 (en) * | 2011-08-09 | 2013-09-09 | 엘지이노텍 주식회사 | LED module |
CN105611738A (en) * | 2016-03-09 | 2016-05-25 | 深圳市信维通信股份有限公司 | Manufacturing method of corrosion-resistant FPC |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102480846A (en) * | 2011-05-11 | 2012-05-30 | 深圳光启高等理工研究院 | Method for preparing flexible substate and flexible substrate |
CN102487579B (en) * | 2011-09-05 | 2013-09-04 | 深圳光启高等理工研究院 | Preparation method of metamaterial and the same |
CN104047041B (en) * | 2013-03-15 | 2017-04-26 | 深圳市九和咏精密电路有限公司 | Preparation method for printed circuit board |
TWI643537B (en) * | 2018-02-07 | 2018-12-01 | 易華電子股份有限公司 | Bendable soft circuit board |
CN108718485B (en) * | 2018-06-07 | 2021-02-02 | 珠海元盛电子科技股份有限公司 | Semi-additive technology for manufacturing fine-wire thick-copper double-sided FPC |
CN110690124A (en) * | 2019-11-14 | 2020-01-14 | 江苏上达电子有限公司 | Manufacturing method of packaging substrate for improving residual copper in edge curling |
CN111063268A (en) * | 2019-12-12 | 2020-04-24 | 深圳市华星光电半导体显示技术有限公司 | Micro light-emitting diode display panel, preparation method thereof and display device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5288951A (en) * | 1992-10-30 | 1994-02-22 | At&T Bell Laboratories | Copper-based metallizations for hybrid integrated circuits |
CN1139370A (en) * | 1996-02-14 | 1997-01-01 | 胡斌 | Production process of flexible IC card connecting block |
CN2482313Y (en) * | 2001-06-08 | 2002-03-13 | 谢世辉 | Flexible printed circuit board structure |
-
2007
- 2007-07-13 KR KR1020070070443A patent/KR100874172B1/en not_active IP Right Cessation
- 2007-09-14 CN CN200710152135XA patent/CN101346043B/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101021344B1 (en) | 2009-10-19 | 2011-03-14 | (주)인터플렉스 | Method of manufacturing flexible printed circuit board |
KR101305596B1 (en) * | 2011-08-09 | 2013-09-09 | 엘지이노텍 주식회사 | LED module |
CN105611738A (en) * | 2016-03-09 | 2016-05-25 | 深圳市信维通信股份有限公司 | Manufacturing method of corrosion-resistant FPC |
Also Published As
Publication number | Publication date |
---|---|
CN101346043B (en) | 2010-12-29 |
CN101346043A (en) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100874172B1 (en) | Method for manufacturing flexible printed circuit board and metallic wiring pattern of flexible printed circuit board using thereof | |
KR100733253B1 (en) | High density printed circuit board and manufacturing method thereof | |
US20120073865A1 (en) | Carrier member for transmitting circuits, coreless printed circuit board using the carrier member, and method of manufacturing the same | |
JP4741616B2 (en) | Method for forming photoresist laminated substrate | |
KR101089959B1 (en) | Printed circuit board and fabricating method of the same | |
WO2008004382A1 (en) | Method for manufacturing multilayer printed wiring board | |
WO2011132463A1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
JP4129166B2 (en) | Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof | |
KR20120007909A (en) | Printed wiring board manufacturing method | |
KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
KR101862243B1 (en) | Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method | |
KR20090025546A (en) | Manufacturing method of a flexible printed circuit board | |
KR100525589B1 (en) | Printed circuit board and its manufacturing method | |
KR101987378B1 (en) | Method of manufacturing printed circuit board | |
JP4549807B2 (en) | Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device | |
KR100752023B1 (en) | Method for manufacturing Rigid-flexible Printed Circuit Board | |
US20200288570A1 (en) | Circuit Board with Improved Thermal, Moisture Resistance, and Electrical Properties | |
KR20220082480A (en) | Metal Wiring Patterns of Flexible Printed Circuit Board Using the Manufacturing Method and the Soft Printed Circuit Board | |
JPS5910770Y2 (en) | printed wiring board | |
US7955485B2 (en) | Planar laminate substrate and method for fabricating organic laminate substrate PCBS, semiconductors, semiconductor wafers and semiconductor devices having miniaturized electrical pathways | |
US20200288569A1 (en) | Circuit Board with Improved Thermal, Moisture Resistance, and Electrical Properties | |
JP2022144913A (en) | Printed wiring board and manufacturing method thereof | |
KR101154700B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101231343B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101154567B1 (en) | Method for manufacturing of a printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111109 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |