KR100873666B1 - Method of processing double-sided core for printed circuit board - Google Patents
Method of processing double-sided core for printed circuit board Download PDFInfo
- Publication number
- KR100873666B1 KR100873666B1 KR1020070061972A KR20070061972A KR100873666B1 KR 100873666 B1 KR100873666 B1 KR 100873666B1 KR 1020070061972 A KR1020070061972 A KR 1020070061972A KR 20070061972 A KR20070061972 A KR 20070061972A KR 100873666 B1 KR100873666 B1 KR 100873666B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- substrate
- printed circuit
- thickness
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
도1은 종래 기술에 따라 얇은 동박을 지닌 내층 코어 기판에 레이저 가공을 하는 과정을 나타낸 도면.1 is a view showing a process of laser processing the inner core substrate having a thin copper foil according to the prior art.
도2a 내지 도2g는 종래 기술에 따른 미세 회로 패턴을 지닌 내층 코어 기판을 제작하는 과정을 나타낸 도면.2A to 2G illustrate a process of fabricating an inner layer core substrate having a fine circuit pattern according to the prior art.
도3a 내지 도3c는 본 발명의 양호한 실시예에 따라 내층 코어 기판을 제조하는 과정을 나타낸 도면.3A-3C illustrate a process for fabricating an inner core core substrate in accordance with a preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 절연층 10: insulation layer
20 : 상부면 동박 20: upper surface copper foil
30 : 하부면 동박 30: lower surface copper foil
40, 60 : 드라이 필름40, 60: dry film
50, 110 : 관통 홀50, 110: through hole
80 : 금속 접착제 80: metal adhesive
90, 100 : 캐리어 동박90, 100: carrier copper foil
본 발명은 인쇄 회로 기판 제조에 관한 것으로, 양면 회로 내층 코어(double-sided core) 기판에 상층과 하층 사이의 통전용 관통 홀을 제작하는 공법에 관한 것이다. 더욱 상세하게는, 본 발명은 피치 간격이 수 마이크로미터 수준의 미세 회로 패턴 형성이 요구되는 인쇄 회로 기판의 내층 코어 기판을 제작하는 방법에 관한 것으로, 관통 홀 제작을 위한 레이저 가공 과정에 있어서 열전도 문제를 해결하면서도 동박의 두께를 박막으로 유지할 수 있는 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of printed circuit boards, and to a process for producing through holes for energization between an upper layer and a lower layer on a double-sided core substrate. More specifically, the present invention relates to a method for fabricating an inner layer core substrate of a printed circuit board in which a pitch interval of several micrometers is required to form a fine circuit pattern, and a thermal conduction problem in a laser processing process for manufacturing a through hole. It relates to a manufacturing technology that can maintain the thickness of the copper foil while solving the problem.
최근 들어, 전자 제품이 소형화되고 경량화되어 감에 따라 인쇄 회로 기판의 회로 선폭 길이가 수 마이크로미터 수준인 미세 동박 회로 패턴의 형성이 요구되고 있다. 인쇄 회로 기판의 동박에 피치 간격이 수 마이크로미터 수준인 회로를 형성하기 위해서는 동박의 두께가 수 마이크로미터 수준이 되도록 박막화 되어야 한다.In recent years, as electronic products become smaller and lighter, it is required to form fine copper foil circuit patterns having a circuit line width of several micrometers on a printed circuit board. In order to form a circuit having a pitch interval of several micrometers on a copper foil of a printed circuit board, the thickness of the copper foil must be thinned to several micrometers.
왜냐하면, 동박 회로를 형성하기 위한 식각 공정 과정에서 동박의 두께가 두꺼운 경우 수직 방향뿐 아니라 수평 방향으로도 식각되는 등방성 식각 특성으로 인하여 동박의 수직 두께가 두꺼운 경우 수직 방향으로의 식각을 위해 수평 방향의 회로 패턴을 모두 식각 제거하여야 하는 문제가 발생하기 때문이다.This is because, in the etching process for forming the copper foil circuit, when the copper foil is thick, the isotropic etching characteristic is etched not only in the vertical direction but also in the horizontal direction. This is because a problem arises in that all circuit patterns must be etched away.
그런데 절연층을 사이에 두고 양면에 동박이 형성되어 있는 내층 코어 기판에 관통 홀 제작을 위해 레이저 가공을 진행하는 경우, 하부면 동박의 두께가 수 마이크로미터(예를 들어, 3 ~ 5 μm)인 경우, 열 방사가 원활하지 않아서 동박이 뚫어지는 문제가 발생할 수 있다. However, when laser processing is carried out to fabricate through holes in an inner core substrate having copper foils formed on both surfaces with an insulating layer interposed therebetween, the thickness of the lower surface copper foil is several micrometers (for example, 3 to 5 μm). In this case, there is a problem that the copper foil is drilled because the heat radiation is not smooth.
도1은 종래 기술에 따라 얇은 동박을 지닌 내층 코어 기판에 레이저 가공을 하는 과정을 나타낸 도면이다. 도1을 참조하면, 내층 코어를 구성하는 양면의 동박(20)을 해프 에칭해서 수 마이크로미터 정도로 박막화 하는 경우 레이저 빔으로 인해 발생하는 주울 열을 방출할 동박의 전도도가 양호하지 않으므로 동박이 용융되고 결국에는 하부 동박에 구멍이 뚫리게 되는 불량이 발생할 수 있다.1 is a view showing a process of laser processing the inner core substrate having a thin copper foil according to the prior art. Referring to FIG. 1, when the
그렇다고 해서, 동박의 두께를 증가시키는 경우 앞서 지적한 바와 같이 수 마이크로미터 급의 피치 간격을 지닌 미세 동박 회로 패턴 형성이 불가능하게 된다. 이러한 문제를 해결하기 위한 종래 기술로서 드라이 필름을 이용한 단면 마스크 단계와 해프 에칭 과정을 조합한 아래의 기술이 당업계에서 통용되고 있다. 도2a 내지 도2g는 종래 기술에 따라 미세 회로 패턴을 지닌 내층 코어 기판을 제작하는 과정을 나타낸 도면이다.However, when the thickness of the copper foil is increased, as described above, it is impossible to form a fine copper foil circuit pattern having a pitch interval of several micrometers. As a conventional technique for solving such a problem, the following technique combining a single-sided mask step using a dry film and a half etching process is commonly used in the art. 2A to 2G illustrate a process of fabricating an inner layer core substrate having a fine circuit pattern according to the prior art.
도2a를 참조하면, 절연층(10) 상부면과 하부면에 동박으로 덮여있는 내층 기판의 상부면을 이미지 과정을 통해 동박을 오픈 하여 동박 회로(20)를 형성한다. 이어서, 하부면에 덮여있는 동박(30)은 보호하기 위하여 하부면 단면에만 드라이 필름(40)을 덮어 텐트(tent)한다.Referring to FIG. 2A, a
도2b를 참조하면, 하부면 동박(30)이 드라이 필름(40)에 의해 텐트 되어 있는 내층 코어 기판의 상부면 동박 회로(20)의 동박 두께를 낮추기 위해 해프 에칭(half etching)을 진행한다.Referring to FIG. 2B, half etching is performed to lower the thickness of the copper foil of the upper
이어서 도2c를 참조하면, 상부면 회로와 하부면 회로 사이에 통전을 위한 관 통 홀(50)을 제작하기 위한 목적에서 레이저 드릴을 수행한다. 이때에, 해프 에칭 된 상부면 동박(20)과 달리 하부면 동박(30)의 두께는 두꺼우므로 열전도가 원활히 이루어지게 되어서 동박이 뚫어지는 문제가 발생하지 않게 된다.Next, referring to FIG. 2C, a laser drill is performed for the purpose of manufacturing a through
도2d를 참조하면, 하부면 동박(30)을 보호하기 위해 텐트 하였던 드라이 필름(40)을 박리 제거한다. 이어서, 하부면 동박(30)의 두께를 얇게 만들기 위해 도2e와 같이 상부면 동박(20) 위에 드라이 필름(60)을 텐트 한다.Referring to Figure 2d, to remove the peeled
도2f를 참조하면, 내층 코어 기판의 상부면 동박(20)이 드라이 필름(60)에 의해 텐트 되고 나면, 해프 에칭을 통해 하부면 동박(30)의 두께를 얇게 식각한다. 최종적으로 도2g에서와 같이 드라이 필름을 박리 제거한다.Referring to FIG. 2F, after the upper
그런데 도2a 내지 도2g에 도시된 종래 기술은 인쇄 회로 기판 양산 과정에서 많은 불량을 발생시키는 문제가 있다. 즉, 도2a, 도2b, 도2e 및 도2f의 단계에서 기판의 일면에만 드라이 필름을 텐트 하는 경우 양면 장력 차이로 인하여 기판이 휘어지는 현상이 발생하고 이로 인하여 제품 불량이 발생하는 문제점이 있다.However, the prior art illustrated in FIGS. 2A to 2G has a problem of generating a large number of defects in the process of mass production of a printed circuit board. That is, when the dry film is tented only on one surface of the substrate in the steps of FIGS. 2A, 2B, 2E, and 2F, the substrate may be bent due to a difference in both sides tension, and thus, a product defect may occur.
따라서, 본 발명의 제1 목적은 관통 홀 제작을 위한 레이저 가공시에 열 방사 불량 문제로 인하여 동박이 천공되지 않도록 하는 내층 코어 기판 제조 공법을 제공하는 데 있다. Accordingly, a first object of the present invention is to provide a method for manufacturing an inner core core substrate such that the copper foil is not perforated due to poor thermal radiation during laser processing for the manufacture of through holes.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 드라이 필름을 사용해서 텐트하는 과정 없이 미세 동박 회로를 형성할 수 있는 내층 코어 기판 제조 공법을 제공하는 데 있다. A second object of the present invention is to provide a method for producing an inner layer core substrate that can form a fine copper foil circuit without the process of tenting using a dry film in addition to the first object.
상기 목적을 달성하기 위하여, 본 발명은 다층 인쇄 회로 기판을 구성하는 내층 코어 기판을 가공하는 방법에 있어서 절연층을 사이에 두고 상층면 및 하층면에 각각 제1 동박을 구비하고, 상기 제1 동박 위에 금속 접착제를 사이에 두고 제2 동박을 위에 구비한 내층 코어 기판의 일 표면에 대해 이미지 작업으로 패턴을 형성하여 선택적으로 상기 제2 동박 표면을 노출하고, 상기 제1 동박과 제2 동박을 상기 패턴에 따라 노출된 부위를 선택적으로 식각하여 상기 절연막을 선택적으로 개구하여 노출하는 단계, 상기 개구되어 노출된 절연막 위에 레이저를 조사하여 관통 홀을 제작하는 단계, 및 상기 금속 접착제를 벗겨 내어 상기 제2 동박을 박리 제거함으로써 상기 제1 동박을 노출하는 단계를 포함한 방법을 제공한다.In order to achieve the above object, the present invention provides a first copper foil on the upper and lower layers, respectively, in the method of processing the inner core substrate constituting the multilayer printed circuit board, with an insulating layer interposed therebetween, and the first copper foil. A pattern is formed on an image of one surface of the inner layer core substrate provided with the second copper foil therebetween with a metal adhesive thereon to selectively expose the second copper foil surface, and the first copper foil and the second copper foil are Selectively etching the exposed portion according to a pattern to selectively open and expose the insulating layer, manufacturing a through hole by irradiating a laser onto the opened and exposed insulating layer, and peeling off the metal adhesive to remove the second adhesive. It provides a method comprising the step of exposing the first copper foil by peeling off the copper foil.
또한, 본 발명의 양호한 실시예로서, 제1 동박의 두께는 내층 코어 기판에 형성할 회로 패턴의 피치 길이에 의해 결정될 수 있으며, 제2 동박의 두께는 제1 동박의 두께보다 두껍도록 할 수 있다. Further, as a preferred embodiment of the present invention, the thickness of the first copper foil may be determined by the pitch length of the circuit pattern to be formed on the inner layer core substrate, and the thickness of the second copper foil may be thicker than the thickness of the first copper foil. .
이하에서는, 첨부 도면 도3a 내지 도3c를 참조하여 본 발명에 따른 내층 코어 기판 제조방법을 상세히 설명한다. 본 발명은 얇은 두께(예를 들어, 3 ~ 5 μm)의 동박을 양면에 피복한 절연층으로 구성된 구조에 두꺼운 두께(예를 들어 16 μm이상)의 캐리어 동박이 상기 얇은 동박 위에 금속성 접착제에 의해 밀착된 구조를 이용해서 내층 코어 기판을 제조하는 것을 기술상의 요지로 한다.Hereinafter, a method of manufacturing an inner layer core substrate according to the present invention will be described in detail with reference to FIGS. 3A to 3C. The present invention has a structure consisting of an insulating layer coated on both sides of a thin foil (for example, 3 to 5 μm) of copper foil, a carrier copper foil of a thick thickness (for example 16 μm or more) by a metallic adhesive on the thin copper foil It is a technical point to manufacture an inner-layer core board | substrate using the close_contact | adherence structure.
도3a 내지 도3c는 본 발명의 양호한 실시예에 따라 내층 코어 기판을 제조하는 과정을 나타낸 도면이다. 도3a를 참조하면, 본 발명에 따른 내층 코어 기판은 레진 또는 수지 계통의 절연층(10)의 앙면에 얇은 두께의 제1 동박(20, 30)을 피복 하여 구비하고 있으며, 여기에 금속 접착제(80)를 사이에 두고 두꺼운 두께의 제2 동박(90, 100)이 형성되어 있다.3A to 3C illustrate a process of manufacturing an inner core substrate in accordance with a preferred embodiment of the present invention. Referring to FIG. 3A, the inner core board according to the present invention is provided with a
여기서, 본 발명의 제1 동박(20, 30)은 실제로 미세 회로 패턴이 형성될 동박이며, 제1 동박(20, 30)의 두께는 수 마이크로미터(예를 들어, 3 ~ 5 μm) 정도로 미세 패턴의 피치 길이에 따라 변동되어 결정된다. 또한, 본 발명에 따른 제2 동박(90, 100)은 캐리어 동박이라 부를 수 있으며, 제1 동박(20, 30) 위에 제2 동박(90, 100)이 캐리어(carrier)로서 덧대어진 형태를 띠게 된다. Here, the
여기서, 제2 동박(90, 100)은 레이저 가공시에 열을 분산하여 방사시키는 역할을 하게 되며, 그 결과 종래 기술과 달리 방열 문제로 인하여 제1 동박(20, 30)이 천공되는 문제를 해결할 수 있다. 이때에, 제1 동박(20, 30)과 제2 동박(90,100) 사이에는 금속성 접착제로 밀착되도록 함으로써 열전도 문제를 해결할 수 있으며, 공정을 완료하고나면 캐리어 동박을 벗겨내어 제거하게 된다. Here, the second copper foil (90, 100) serves to disperse and radiate heat during laser processing, and as a result solve the problem that the first copper foil (20, 30) is perforated due to heat dissipation problem, unlike the prior art Can be. At this time, the heat conduction problem can be solved by making the
다시 도3a를 참조하면, 본 발명에 따른 내층 코어 구조의 상부면 동박을 개구 한다. 이때에, 상부면의 캐리어 동박으로서 제2 동박(90)과 회로 패턴이 형성될 제1 동박(20)이 동시에 이미지 작업에 의해 식각 패턴 형성된다.Referring again to FIG. 3A, the upper surface copper foil of the inner core structure according to the present invention is opened. At this time, as the carrier copper foil of the upper surface, the
이어서, 도3b를 참조하면 레이저 드릴 공정을 수행하여 관통 홀(110)을 제작한다. 이때에, 본 발명의 경우 하부면 동박은 캐리어 동박 역할을 하는 제2 동박(100)에 의해 열 방사가 원활히 이루어지므로 동박 천공의 우려가 전혀 없다. 또한, 미세 두께의 제1 동박(30)을 보호하기 위한 드라이 필름의 텐트 공법도 필요하지 않으므로 인장 계수 차이로 인한 기판의 구부러짐 문제는 전혀 없다3B, the through
마지막으로, 도3c를 참조하면 레이저 공정이 완료되고 나면 관통 홀(110)이 형성되고 캐리어 동박(90,100)을 벗겨 제거함으로써 미세 패턴이 형성될 제1 동박(20, 30)만이 노출된다. 이어서, 화학동, 전기동 등 회로 형성을 위한 후공정이 종래 기술에 따라 진행될 수 있다.Finally, referring to FIG. 3C, after the laser process is completed, the through
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.
이상과 같이, 본 발명은 종래 기술과 달리 해프 에칭 또는 드라이 필름 텐트 공정과 같은 공정 단계를 사용하지 않음으로써 공정을 단순화하고 드라이 필름 텐 트 적용으로 인한 기판의 구부러짐 문제를 미연에 차단하는 효과가 있다. 더욱이, 본 발명은 분리 제거 가능한 캐리어 동박을 회로 패턴을 형성할 얇은 동박 위에 덧대어서 사용함으로써 레이저 가공시에 열 방사 불량으로 동박이 천공되는 문제를 해결한다.As described above, the present invention simplifies the process and prevents the bending problem of the substrate due to the dry film tent application by not using a process step such as a half etching or a dry film tent process unlike the prior art. . Moreover, the present invention solves the problem that the copper foil is perforated due to poor thermal radiation during laser processing by using a removable removable copper foil over a thin copper foil to form a circuit pattern.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061972A KR100873666B1 (en) | 2007-06-25 | 2007-06-25 | Method of processing double-sided core for printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061972A KR100873666B1 (en) | 2007-06-25 | 2007-06-25 | Method of processing double-sided core for printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100873666B1 true KR100873666B1 (en) | 2008-12-11 |
Family
ID=40372494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070061972A KR100873666B1 (en) | 2007-06-25 | 2007-06-25 | Method of processing double-sided core for printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100873666B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101071618B1 (en) | 2009-09-07 | 2011-10-10 | 주식회사 에스아이 플렉스 | Fabricationg method of flexable printed circuit board |
CN108463065A (en) * | 2017-02-17 | 2018-08-28 | 三星电机株式会社 | Substrate and method for manufacturing the substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000028359A (en) | 1998-10-31 | 2000-05-25 | 김규현 | Semiconductor device |
JP2003283140A (en) * | 2002-03-20 | 2003-10-03 | Mitsubishi Electric Corp | Material for multilayer printed wiring board and method of manufacturing multiplayer printed wiring board using the same |
JP2004158672A (en) * | 2002-11-07 | 2004-06-03 | Eito Kogyo:Kk | Method for manufacturing multilayer board |
JP2005317953A (en) * | 2004-03-31 | 2005-11-10 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and manufacturing method of the multilayer interconnection board |
-
2007
- 2007-06-25 KR KR1020070061972A patent/KR100873666B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000028359A (en) | 1998-10-31 | 2000-05-25 | 김규현 | Semiconductor device |
JP2003283140A (en) * | 2002-03-20 | 2003-10-03 | Mitsubishi Electric Corp | Material for multilayer printed wiring board and method of manufacturing multiplayer printed wiring board using the same |
JP2004158672A (en) * | 2002-11-07 | 2004-06-03 | Eito Kogyo:Kk | Method for manufacturing multilayer board |
JP2005317953A (en) * | 2004-03-31 | 2005-11-10 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and manufacturing method of the multilayer interconnection board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101071618B1 (en) | 2009-09-07 | 2011-10-10 | 주식회사 에스아이 플렉스 | Fabricationg method of flexable printed circuit board |
CN108463065A (en) * | 2017-02-17 | 2018-08-28 | 三星电机株式会社 | Substrate and method for manufacturing the substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4476226B2 (en) | Circuit board and circuit board manufacturing method | |
JP2007096312A (en) | Manufacturing method of high-density printed circuit board | |
CN101257773B (en) | Method of manufacturing multi-layered printed circuit board | |
JP2008235801A (en) | Multi-layer printed wiring board and manufacturing method therefor | |
KR101058695B1 (en) | Copper foil coated laminate used for printed circuit board manufactured by copper direct laser processing and manufacturing method of printed circuit board using same | |
JP2009283671A (en) | Method of manufacturing printed-wiring board | |
JP2007287920A (en) | Manufacturing method of double sided wiring board, and double sided wiring board | |
JPH1013028A (en) | Single-sides circuit board for multilayered printed wiring board and multilayered printed wiring board and its manufacture | |
JP4857433B2 (en) | Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method | |
KR100873666B1 (en) | Method of processing double-sided core for printed circuit board | |
KR101987378B1 (en) | Method of manufacturing printed circuit board | |
JP2011171353A (en) | Method of manufacturing printed board, and printed board using this | |
JP2005236194A (en) | Manufacturing method for printed-wiring board | |
JP2009188154A (en) | Printed circuit board and its production process | |
JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
JP2013051325A (en) | Rigid flexible printed wiring board manufacturing method | |
KR100888562B1 (en) | Method of fabricating an active device embedded printer circuit board | |
JP2007311484A (en) | Printed-wiring board, and manufacturing method therefor | |
JP2002299386A (en) | Double-sided wiring film carrier and manufacturing method therefor | |
JP2005228946A (en) | Multilayer wiring board and its production process | |
JP2012169523A (en) | Manufacturing method of rigid flexible printed wiring board | |
JP5251900B2 (en) | Wiring board manufacturing method | |
CN103917045A (en) | Printed circuit board and method for manufacturing the same | |
JP2007311723A (en) | Multi-layer circuit board | |
JP2008159870A (en) | Method for manufacturing wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131216 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |