KR100871377B1 - 파이프 래치 장치 및 파이프 래치 방법 - Google Patents

파이프 래치 장치 및 파이프 래치 방법 Download PDF

Info

Publication number
KR100871377B1
KR100871377B1 KR1020070015563A KR20070015563A KR100871377B1 KR 100871377 B1 KR100871377 B1 KR 100871377B1 KR 1020070015563 A KR1020070015563 A KR 1020070015563A KR 20070015563 A KR20070015563 A KR 20070015563A KR 100871377 B1 KR100871377 B1 KR 100871377B1
Authority
KR
South Korea
Prior art keywords
signal
output
unit
input
pipe latch
Prior art date
Application number
KR1020070015563A
Other languages
English (en)
Other versions
KR20080076087A (ko
Inventor
이형욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070015563A priority Critical patent/KR100871377B1/ko
Publication of KR20080076087A publication Critical patent/KR20080076087A/ko
Application granted granted Critical
Publication of KR100871377B1 publication Critical patent/KR100871377B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)

Abstract

본 발명은 리드 명령에 의해 셀 영역에서 출력되는 데이터를 래치하여 출력하는 파이프 래치 장치 및 파이프 래치 방법에 관하여 개시한다. 개시된 본 발명은 클럭 신호의 주파수를 판단하여 주파수 판단신호를 출력하는 주파수 판단부; 상기 주파수 판단신호에 대응하여 데이터의 래치 및 출력을 제어하기 위한 제어신호를 제공하는 제 1 제어부; 상기 제어신호에 의하여 입력되는 상기 데이터의 래치 및 출력이 제어되는 파이프 래치부;를 포함하여 구성되며, 주파수에 상응하여 파이프 래치 회로에 래치된 데이터의 출력 시점을 제어함으로써 리드 데이터의 안정성을 개선하는 파이프 래치 장치를 제공하는 효과가 있다.

Description

파이프 래치 장치 및 파이프 래치 방법{Pipe latch circuit and pipe latch method}
도 1은 종래 기술에 따른 반도체 메모리 장치의 파이프 래치 장치를 나타내는 블록 구성도.
도 2는 도 1의 파이프 래치부를 구성하는 파이프 래치 회로의 상세 회로도.
도 3은 고주파에서 도 1의 파이프 래치 장치의 동작 파형도.
도 4는 저주파에서 도 1의 파이프 래치 장치의 동작 파형도.
도 5는 본 발명의 실시예에 따른 동기식 메모리 장치의 파이프 래치 장치를 나타내는 블록 구성도.
도 6은 도 5의 주파수 판단부를 구성하는 블록 구성도.
도 7은 도 6의 펄스 발생부를 나타내는 상세 회로도.
도 8은 도 6의 주파수 비교부를 나타내는 상세 회로도.
도 9는 도 6의 제어부를 나타내는 상세 회로도.
도 10은 고주파에서 도 6의 주파수 판단부의 동작 파형도.
도 11은 저주파에서 도 6의 주파수 판단부의 동작 파형도.
도 12는 도 5의 출력 신호 생성부를 구성하는 블록 구성도.
도 13은 도 12의 제 1 출력 신호 생성부를 구성하는 상세 회로도.
도 14는 도 5의 파이프 래치부를 구성하는 파이프 래치 회로의 상세 회로도.
도 15는 저주파에서 도 5의 파이프 래치 장치의 동작 파형도.
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 리드 명령에 의해 셀 영역에서 출력되는 데이터를 래치하여 출력하는 파이프 래치 장치 및 파이프 래치 방법에 관한 것이다.
일반적으로 동기식 반도체 장치는 셀 영역에서 전달된 데이터를 저장하였다가 클럭에 동기시켜 연속적으로 출력하기 위해 파이프 래치 장치를 갖는다.
도 1을 참조하면, 종래 기술에 따른 반도체 메모리 장치의 파이프 래치 장치는 클럭 신호 CLK와 버스트 랭스 BL과 명령어 신호 READ 등을 입력받아 디코딩하는 명령어 해석부(12)와, 명령어 해석부(12)의 출력 신호 IOSASTB, RDCMD와 카스 레이턴시 CL을 입력받아 입력 신호 PIN<0:N>와 출력 신호 POUT<0:N>를 출력하는 파이프 래치 제어부(14) 및 입력 신호 PIN<0:N>와 출력 신호 POUT<0:N>에 동기되어 셀 영역(미도시)에서 출력되는 데이터 DATA_IN을 순차적으로 입력받아 출력 버퍼(미도시)로 출력하는 파이프 래치부(18)를 구비한다.
구체적으로, 명령어 해석부(12)는 리드 명령 READ와 버스트 랭스(Burst Length; BL)를 디코딩하여 입출력 센스앰프 스트로브 신호 IOSASTB와 내부 리드 신호 RDCMD를 출력한다.
여기서, 버스트 랭스 BL는 내브 리드 신호 RDCMD의 활성화 구간을 설정한다. 예컨데, DDR(dual data rate) 반도체 장치에서 버스트 랭스 BL4이면 내부 리드 신호 RDCMD는 2CLK의 활성화 펄스 폭을 가지며, 버스트 랭스 BL8이면 내부 리드 신호 RDCMD는 4CLK의 활성화 펄스 폭을 갖는다.
파이프 래치 제어부(14)는 입력 신호 생성부(15)와 출력 인에이블 신호 생성부(16) 및 출력 신호 생성부(17)를 포함하여 구성된다.
입력 신호 생성부(15)는 입출력 센스앰프 스트로브 신호 IOSASTB의 입력을 카운트하여 순차적으로 활성화되는 입력 신호 PIN<0:N>를 출력하고, 출력 인에이블 신호 생성부(16)는 내부 리드 신호 RDCMD로부터 클럭 CLK를 카운트하여 카스 레이턴시 CL에 해당되는 시점에서 활성화되는 출력 인에이블 신호 OUTEN를 출력하며, 출력 신호 생성부(17)는 출력 인에이블 신호 OUTEN의 입력을 카운트하여 순차적으로 활성화되는 출력 신호 POUT<0:N>를 출력한다.
파이프 래치부(18)는 입력 신호 PIN<0:N>에 동기되어 데이터 DATA_IN를 래치하고 출력 신호 POUT<0:N>에 동기되어 래치된 데이터를 출력하는 다수의 파이프 래치 회로(도 2)로 구성된다.
도 2를 참조하면, 파이프 래치 회로(20)는 입력 신호 PIN에 응답하여 데이터 DATA_IN를 래치하는 입력부(22)와 출력 신호 POUT에 응답하여 래치된 신호를 출력하는 출력부(24)로 구성된다.
여기서, 파이프 래치 회로(20)의 개수는 래치하는 데이터의 수에 따라 달라지는데, 래치하는 데이터의 수는 카스 레이턴시(CAS Latency; CL)에 의해 결정된 다. 카스 레이턴시 CL은 반도체 장치가 리드 명령 시점으로부터 셀 영역에서 해당되는 데이터를 독출하여 출력 패드까지 전송하는데 발생하는 지연 시간을 보상하기 위해 리드 명령 이후 임의의 지연 클럭 후 데이터가 출력됨을 규정한 신호이다.
예컨데, 버스트 랭스 BL4로 동작하는 반도체 장치는 카스 레이턴시 CL10인 경우 2CLK 간격으로 연속적인 5개의 리드 명령을 수행할 수 있으므로, 파이프 래치부(14)는 5개의 파이프 래치 회로로 구성될 수 있다.
도 3 내지 도 4를 참조하여 파이프 래치 장치의 동작을 살펴본다.
이하, 반도체 장치는 버스트 랭스 BL4, 카스 레이턴시 CL10로 하며, 그에 따라 파이프 래치부(14)는 5개의 파이프 래치 회로를 구비하며, 초기에 입력 신호 PIN<0>이 로우 레벨 상태로 활성화되고 나머지 입력 신호 PIN<1:4>는 하이 레벨 상태로 비활성화된 것으로 가정한다.
파이프 래치 장치의 동작을 구체적으로 살펴보면, 명령어 해석부(12)는 2CLK 간격으로 연속하여 입력되는 각 리드 명령 READ<0:4>의 입력 시점으로부터 소정 시간 tPIN 이후 대응되는 센스앰프 스트로브 신호 IOSASTB와 내부 리드 신호 RDCOM을 발생한다.
여기서, 소정 시간 tPIN은 리드 명령 READ가 발생하여 셀 영역에서 독출된 데이터가 글로벌 입출력 라인으로 전달되는데 걸리는 시간이다.
입력 신호 생성부(15)는 센스앰프 스트로브 신호 IOSASTB를 카운트하여 순차적으로 입력 신호 PIN<0:4>을 활성화시켜 출력하고, 출력 인에이블 신호 생성부(16)는 내부 리드 신호 RDCMD의 입력 시점부터 클럭 CLK를 카운트하여 카스 레이 턴시 CL10에 동기시켜 출력 인에이블 신호 OUTEN을 출력하며, 출력 신호 생성부(17)는 출력 인에이블 신호 OUTEN의 입력을 카운트하여 순차적으로 출력 신호 POUT<0:4>를 활성화시켜 출력한다.
여기서, 출력 신호 POUT의 활성화 시간은 버스트 랭스 BL4에 의한 내부 리드 신호 RDCMD의 인에이블 구간과 동일하므로 2tCK가 된다.
파이프 래치부(18)는 입력 신호 PIN<0:4>에 동기시켜 글로벌 입출력 라인의 데이터 DATA_IN을 해당되는 파이프 래치 회로<0:4>에 순차적으로 래치하고, 출력 신호 POUT<0:4>에 동기시켜 파이프 래치 회로<0:4>에 래치된 데이터를 순차적으로 출력 버퍼로 출력한다.
한편, 상술한 바와 같이 동작하는 파이프 래치 장치는 연속하여 리드 명령 READ<5>가 입력되는 경우 데이터를 파이프 래치 회로<0>로 래치시켜야 한다.
이때, 도 3 같이, 클럭 주기 tCK가 작은 고주파의 경우, 리드 명령 READ<0>에 의해 파이프 래치 회로<0>에 래치된 데이터가 출력 신호 POUT<0>에 의해 완전히 출력된 이후, 리드 명령 READ<5>에 의한 입력 신호 PIN<0>에 동기되어 데이터가 래치되므로 데이터의 불량이 발생하지 않는다.
반면, 도 4와 같이, 클럭 주기 tCK가 큰 저주파의 경우, 리드 명령 READ<0>에 의해 파이프 래치 회로<0>에 래치된 데이터라 출력 신호 POUT<0>에 의해 완전히 출력되기 전, 리드 명령 READ<5>에 의한 입력 신호 PIN<0>에 동기되어 데이터가 래치되므로 출력 데이터와 입력 데이터가 충돌하여 불량이 발생한다.
이와 같이, 종래의 파이프 래치 장치는 리드 명령 READ<5>가 발생하여 셀 영 역에서 독출된 데이터가 글로벌 입출력 라인으로 전달되는데 걸리는 시간 tPIN 보다 출력 신호 POUT<0>의 활성화시간 2tCK이 더 큰 저주파의 경우 이전 데이터가 출력되기 다른 데이터가 입력되므로 데이터 불량이 발생할 수 있다.
이를 해결하기 위해 파이프 래치 회로를 증가시킬 수 있으나, 카스 레이턴시 증가에 상응하여 각 출력 패드마다 파이프 래치 회로를 증가시켜야 하며 이를 제어하기 위한 신호라인 또한 증가시켜야하므로 회로가 복잡해지고 면적이 커지는 문제가 있다.
따라서, 본 발명의 목적은 주파수에 상응하여 파이프 래치 회로에 래치된 데이터의 출력 시점을 제어함으로써 리드 데이터의 안정성을 개선하는 파이프 래치 장치 및 파이프 래치 방법을 제공하는 데 있다.
본 발명의 다른 목적은 동일한 수의 파이프 래치 회로로 구성된 파이프 래치 장치의 저주파수 동작 제한 카스 레이턴시 크기를 증가시키는 데 있다.
본 발명의 또다른 목적은 동일한 저주파 동작 제한 카스 레이턴시 크기를 갖는 파이프 래치 장치의 면적을 개선하는 데 있다.
상기한 목적을 달성하기 위해 본 발명은 클럭 신호의 주파수를 판단하여 주파수 판단신호를 출력하는 주파수 판단부; 상기 주파수 판단신호에 대응하여 데이터의 래치 및 출력을 제어하기 위한 입력 신호들과 제 1 출력 신호들 및 제 2 출력신호들을 제공하는 제 1 제어부; 및 상기 입력 신호들과 상기 제 1 출력 신호들 및 상기 제 2 출력신호들에 의하여 입력되는 상기 데이터의 래치 및 출력을 제어하는 파이프 래치부;를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 제 1 제어부는 입력되는 명령어를 해석하여 대응되는 입출력 센스앰프 스트로브 신호 및 내부 리드 신호를 출력하는 명령어 해석부; 상기 입출력 센스앰프 스트로브 신호를 카운트하여 순차적으로 활성화되는 상기 입력 신호들을 출력하는 입력 신호 생성부; 및 상기 내부 리드 신호와 카스 레이턴시 신호 및 상기 주파수 판단 신호에 의해 상기 제 1 출력 신호들 및 상기 제 2 출력 신호들을 출력하는 출력 신호 생성부;를 포함하여 구성된다.
그리고, 상기 명령어 해석부는 리드 명령과 버스트 랭스 신호를 입력받아 제 1 시간 이후 상기 입출력 센스앰프 스트로브 신호를 출력하며, 상기 제 1 시간은 상기 리드 명령 이후 셀 어레이로부터 상기 데이터가 독출되어 상기 파이프 래치부에 전달되는 시간임이 바람직하다.
또한, 상기 주파수 판단부는 상기 클럭 신호에 동기되는 펄스 인에이블 신호와 소정 주기를 갖는 다수의 펄스를 발생하는 펄스 발생부; 상기 펄스 발생부의 제 1 펄스와 제 2 펄스에 의해 주파수 판단 신호를 출력하는 주파수 비교부; 및 상기 제 2 펄스에 동기되어 상기 펄스 발생부의 동작을 정지하는 정지 신호를 출력하는 제 2 제어부;를 포함하여 구성된다.
여기서, 상기 펄스 발생부는 상기 클럭 신호에 동기되어 상기 펄스 인에이블 신호를 출력하고 상기 정지 신호에 동기되어 상기 펄스 인에이블 신호의 출력을 제어하는 펄스 인에이블 신호 제어부; 및 상기 클럭 신호에 동기되어 순차적으로 활성화되는 다수의 상기 펄스를 출력하는 플립플롭부;를 포함하여 구성된다.
상기 제 2 펄스는 상기 제 1 펄스와 버스트 랭스에 따른 내부 리드 신호의 활성화 시간에 해당하는 위상차를 갖는 펄스임이 바람직하다.
또한, 상기 주파수 비교부는 상기 제 1 펄스를 반전시켜 제 2 시간 지연시켜 지연된 펄스를 발생하는 지연부; 상기 반전된 제 1 펄스와 상기 지연된 펄스를 래치하는 래치부; 상기 래치부의 출력을 상기 제 2 펄스에 동기시켜 다수의 검출 펄스를 발생하는 검출 펄스 발생부; 및 상기 다수의 검출 펄스가 모두 동일 레벨일 때 상기 주파수 판단 신호를 출력하는 출력부;를 포함하여 구성된다.
상기 제 2 시간은 리드 명령 이후 셀 어레이로부터 상기 데이터가 독출되어 상기 파이프 래치부로 전달되는 시간보다 긴 시간임이 바람직하다.
상기 검출 펄스 발생부는 최소한 3개 이상의 상기 검출 펄스를 발생하는 직렬 연결된 플립플롭들로 구성됨이 바람직하다.
상기 출력부는 상기 검출 펄스들을 입력받아 풀업 신호로 출력하는 낸드게이트; 상기 검출 펄스들을 입력받아 풀다운 신호로 출력하는 노아게이트; 전원 전압단과 출력노드 사이에 연결되고 게이트로 상기 풀업 신호를 인가받는 PMOS 트랜지스터; 상기 출력노드와 접지 전압단 사이에 연결되고 게이트로 상기 풀다운 신호를 인가받는 NMOS 트랜지스터; 상기 출력노드의 신호를 래치하는 래치부; 및 상기 래치부의 출력을 반전시켜 상기 주파수 판단 신호로 출력하는 인버터;를 포함하여 구성된다.
상기 제 2 제어부는 상기 제 2 펄스에 동기되어 순차적으로 활성화되는 다수의 정지 펄스를 발생하는 정지 펄스 발생부; 및 상기 다수의 정지 펄스가 동일 레벨일 때를 판단하여 상기 정지 신호를 활성화시켜 출력하는 출력부;를 포함하여 구성된다.
상기 정지 펄스 발생부는 최소한 3개 이상의 상기 정지 펄스를 발생하는 직렬 연결된 플립플롭들로 구성됨이 바람직하다.
상기 출력 신호 생성부는 상기 내부 리드 신호와 상기 카스 레이턴시 신호에 상응하여 제 1 및 제 2 출력 인에이블 신호를 생성하는 출력 인에이블 신호 생성부; 상기 제 1 출력 인에이블 신호와 상기 주파수 판단 신호에 응답하여 다수의 상기 제 1 출력 신호를 생성하는 제 1 출력 신호 생성부; 및 상기 제 2 출력 인에이블 신호에 응답하여 순차적으로 활성화되는 다수의 상기 제 2 출력 신호를 생성하는 제 2 출력 신호 생성부;를 포함하여 구성됨을 특징으로 한다.
상기 제 2 출력 인에이블 신호는 상기 카스 레이턴시 신호에 동기되어 활성화되는 신호이고, 상기 제 1 출력 인에이블 신호는 상기 제 2 출력 인에이블 신호의 활성화 시점보다 보다 소정 위상차를 두고 앞선 시점에서 활성화되는 신호이며, 상기 위상차는 버스트 랭스에 대응되는 클럭에 해당함이 바람직하다.
상기 제 1 출력 신호 생성부는 상기 제 1 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 다수의 프리 출력 신호를 생성하는 프리 출력 신호 생성부; 및 상기 주파수 판단 신호에 응답하여 각각의 상기 프리 출력 신호와 접지 신호 중 어느 하나를 선택적으로 상기 제 1 출력 신호로 출력하는 다수의 출력부;를 포함하여 구성됨을 특징으로 한다.
상기 다수의 출력부는 상기 주파수 판단 신호가 활성화될 때 상기 각각의 프리 출력 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 1 전송수단; 및 상기 주파수 판단 신호가 비활성화될 때 상기 접지 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 2 전송수단;을 포함하여 구성되며, 상기 제 1 및 제 2 전송수단은 전송 게이트로 구성됨이 바람직하다.
상기 파이프 래치부는 다수의 래치 회로를 포함하고 상기 각 래치 회로는 상기 입력 신호에 동기시켜 상기 데이터를 래치하는 입력부; 상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 래치하는 래치형 전송부; 및 상기 제 2 출력 신호에 동기시켜 상기 래치형 전송부의 신호를 출력하는 출력부;를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 입력부는 상기 데이터를 버퍼링하는 버퍼부; 상기 각 입력 신호에 응답하여 상기 버퍼부의 출력을 구동하는 구동부; 및 상기 구동부의 출력을 래치하는 래치부;를 포함하여 구성됨을 특징으로 한다.
그리고, 상기 래치형 전송부는 상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 전달하는 전송수단; 및 상기 전송수단의 출력을 래치하는 래치부;를 포함하여 구성됨을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 파이프 래치 장치는 데이터의 래치 및 출력을 제어하는 입력 신호와 제 1 및 제 2 출력 신호를 출력하는 파이프 래치 제어부; 및 상기 입력 신호에 동기되어 상기 데이터를 래치하고, 상기 제 1 및 제 2 출력 신호에 동기되어 상기 데이터의 출력을 제어하는 파이프 래치부;를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 파이프 래치부는 다수개의 파이프 래치 회로를 포함하며, 상기 각각의 파이프 래치 회로는, 상기 입력 신호에 동기시켜 상기 데이터를 래치하는 입력부;상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 전송 및 래치하는 래치형 전송부; 상기 제 2 출력 신호에 동기되어 상기 래치형 전송부의 신호를 출력하는 출력부;를 포함하여 구성된다.
상기 입력부는 상기 데이터를 버퍼링하는 버퍼부; 상기 입력 신호에 동기되어 상기 버퍼부의 출력을 구동하는 구동부; 및 상기 구동부의 출력을 래치하는 래치부;를 포함하여 구성된다.
상기 래치형 전송부는 상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 전송하는 전송수단; 및 상기 전송수단의 출력을 래치하는 래치부;를 포함하여 구성된다.
또한, 상기 파이프 래치 제어부는 외부로부터 리드 명령이 인가되고 제 1 시간 후에 활성화되는 입출력 센스앰프 스트로브 신호를 카운트하여 순차적으로 활성화되는 다수의 상기 입력 신호를 생성하는 입력 신호 생성부; 내부 리드 신호와 카스 레이턴시 신호에 응답하여 제 1 및 제 2 출력 인에이블 신호를 생성하는 출력 인에이블 신호 생성부; 상기 제 1 출력 인에이블 신호와 주파수 판단 신호에 의해 다수의 상기 제 1 출력 신호를 출력하는 제 1 출력 신호 생성부; 및 상기 제 2 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 다수의 상기 제 2 출력 신호를 생성하는 제 2 출력 신호 생성부;를 포함하여 구성됨을 특징으로 한다.
상기 주파수 판단 신호는 입력 클럭 신호의 주파수가 기준 클럭 신호의 주파수보다 긴 주기를 갖을 때 활성화되는 신호이며, 상기 기준 클럭 신호의 주파수는 상기 제 1 시간 동안 버스트 랭스에 대응되는 클럭이 제공되는 주파수임이 바람직하다.
상기 제 1 출력 인에이블 신호는 상기 제 2 출력 인에이블 신호의 활성화 시점 보다 버스트 랭스에 대응되는 클럭에 해당하는 위상차를 갖고 앞선 시점에서 활성화되는 신호임이 바람직하다.
상기 제 1 출력 신호 생성부는 상기 제 1 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 다수의 프리 출력 신호를 생성하는 프리 출력 신호 생성부; 및 상기 주파수 판단 신호에 응답하여 각 상기 프리 출력 신호와 접지 신호 중 어느 하나를 선택적으로 상기 제 1 출력 신호로 출력하는 출력부;를 포함하여 구성됨을 특징으로 한다.
상기 출력부는 상기 주파수 판단 신호가 활성화될 때 상기 프리 출력 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 1 전송수단; 및 상기 주파수 판단 신호가 비활성화될 때 상기 접지 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 2 전송수단;을 포함하여 구성되며, 상기 제 1 및 제 2 전송수단은 전송 게이트로 구성됨이 바람직하다.
본 발명의 목적을 달성하기 위한 또 다른 파이프 래치 장치는 입력 신호에 동기시켜 데이터를 래치하고 클럭 신호의 주파수에 응답하는 제어 신호에 대응하여 상기 래치된 데이터의 출력 시점을 제어하는 입력부; 및 상기 입력부의 출력을 래치하고 출력 신호에 동기시켜 상기 래치된 데이터를 출력하는 출력부;를 포함하여 구성됨을 특징으로 한다.
상기 제어 신호는 입력 클럭 신호의 주파수가 기준 클럭 신호의 주파수 보다 긴 주기를 갖을 때 상기 출력 신호의 활성화 시점 이전에 소정 위상차를 두고 활성화되는 신호이며, 상기 위상차는 버스트 랭스에 대응되는 클럭 주기에 대응됨이 바람직하다.
상기 입력부는 상기 데이터를 버퍼링하는 버퍼부; 상기 입력 신호에 동기되어 상기 버퍼부의 출력을 구동하는 구동부; 상기 구동부의 출력을 래치하는 래치부; 및 상기 제어 신호에 상응하여 상기 래치부의 출력 시점을 제어하는 제어부;를 포함하여 구성됨을 특징으로 한다.
상기 버퍼부는 다수의 인버터로 구성됨이 바람직하다.
본 발명의 다른 목적을 달성하기 위한 파이프 래치 방법은 클럭 신호의 주파수와 기준 클럭 신호의 주파수를 비교하여 주파수 판단 신호를 출력하는 제 1 단계; 상기 주파수 판단 신호에 대응하여 상기 데이터의 래치 및 전송을 제어하는 제어 신호를 출력하는 제 2 단계; 및 상기 제어 신호에 의하여 상기 데이터의 래치 및 전송하는 제 3 단계;를 포함하여 구성됨을 특징으로 한다.
상기 제 2 단계는 외부로부터 리드 명령이 인가되고 소정시간 후 활성화되는 입출력 센스앰프 스트로브 신호를 카운트하여 순차적으로 활성화되는 다수의 입력 신호를 생성하는 단계; 내부 리드 신호와 카스 레이턴시 신호에 응답하여 활성화되는 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 다수의 출력 신호를 생성하는 단계; 및 상기 주파수 판단 신호에 응답하여 상기 출력 인에이블 신호의 활성화 시점보다 제 1 시간 앞서 활성화되는 상기 다수의 제어 신호를 생성하는 단계;를 포함하여 구성된다.
여기서, 상기 제 1 시간은 버스트 래스에 대응되는 클럭에 대응되는 시간임이 바람직하다.
제 3 단계는 상기 각 입력 신호에 동기시켜 순차적으로 입력되는 상기 데이터를 제 1 래치하는 단계; 상기 각 제어 신호에 의해 상기 제 1 래치된 데이터를 입력받아 제 2 래치하는 단계; 및 상기 각 출력 신호에 동기시켜 상기 제 2 래치된 데이터를 출력하는 단계;를 포함하여 구성된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 파이프 래치 장치의 면적 증가를 최소화하면서 저주파에서 카스 레이턴시에 따른 동작 제한 범위를 넓혀 리드 데이터의 안정성을 확보하는 파이프 래치 장치에 관한 것으로 바람직한 실시예로 도 5를 제시한다.
도 5를 참조하면, 본 발명의 실시예에 따른 파이프 래치 장치는, 명령어 해석부(120), 주파수 판단부(130), 파이프 래치 제어부(140) 및 파이프 래치부(180) 를 포함하여 구성된다.
구체적으로, 명령어 해석부(120)는 연속적으로 입력되는 리드 명령 READ와 버스트 랭스 BL을 해석하여 대응되는 입출력 센스앰프 스트로브 신호 IOSASTB와 내부 리드 신호 RDCMD를 출력한다.
여기서, 입출력 센스앰프 스트로브 신호 IOSASTB는 리드 명령 READ 이후 셀 어레이로부터 데이터가 독출되어 파이프 래치부(180)에 도달되는 소정 시간 tPIN 이후 활성화되는 신호이다. 그리고, 내부 리드 신호 RDCMD는 버스트 랭스 BL에 대응되는 의해 활성화 펄스 폭을 갖는다. 예를들어, 버스트 랭스 BL4이면, 내부 리드 신호 RDCMD의 활성화 펄스 폭은 2tCK가 된다.
주파수 판단부(130)는 반도체 장치에 입력되는 클럭 신호 CLK의 주파수를 임의로 설정된 기준 주파수와 비교하여 고주파 또는 저주파를 판단하고 그에 따라 주파수 판단 신호 SEL을 출력한다.
파이프 래치 제어부(140)는 입출력 센스앰프 스트로브 신호 IOSASTB를 카운트하여 순차적으로 활성화되는 입력 신호 PIN<0:N>을 출력하는 입력 신호 생성부(150)와, 내부 리드 신호 RDCMD와 카스 레이턴시 신호 CL 및 주파수 판단 신호SEL에 의해 출력 신호 POUT_F<0:N>, POUT_S<0:N>를 출력하는 출력 신호 생성부(160)를 구비한다.
파이프 래치부(180)는 입력 신호 PIN<0:4>과 출력 신호 POUT_F<0:4>, POUT_S<0:4>에 응답하여 셀 영역으로부터 독출되어 글로벌 입출력 라인에 실린 데이터 DATA_IN을 래치하고 순차적으로 출력하는 다수의 파이프 래치 회로를 구비한다.
도 6을 참조하면, 주파수 판단부(130)는 리셋 신호 RESET에 의해 초기화되는 펄스 발생부(220), 주파수 비교부(240) 및 제어부(260)를 포함하여 구성된다.
펄스 발생부(220)는 클럭 신호 CLK에 동기되며 소정 주기를 갖는 다수의 펄스를 발생하며, 주파수 비교부(240)는 펄스 발생부(220)에서 출력되는 펄스 P1, PK 에 의해 주파수 판단 신호 SEL을 출력하며, 제어부(260)는 펄스 P3에 동기되어 펄스 발생부(220)로 정지 신호 STOP를 출력한다.
여기서, 펄스 PK는 펄스 P1와 버스트 랭스 BL에 따른 내부 리드 신호 RDCMD의 활성화 시간에 해당하는 위상차를 갖는다. 예를들어, 버스트 랭스 BL4인 경우 펄스 PK는 펄스 P1과 2tCK 위상차를 갖는 P3이 된다.
도 7을 참조하면, 펄스 발생부(220)는 반전된 클럭 신호 CLKB에 동기되어 펄스 인에이블 신호 PEN를 출력하고 정지 신호 STOP에 응답하여 펄스 인에이블 신호 PEN의 출력을 제어하는 펄스 인에이블 신호 제어부(222)와, 펄스 인에이블 신호 PEN을 반전된 클럭 신호 CLKB에 동기시켜 순차적으로 활성화되는 다수의 펄스 P1 내지 PN로 출력하는 플립플롭부(224)를 포함하여 구성된다.
도 8을 참조하면, 주파수 비교부(240)는 펄스 P1을 반전시켜 소정 시간 지연하여 지연 펄스 PB1D를 출력하는 지연부(242)와, 반전된 펄스 PB1와 지연된 펄스 PB1D를 래치하여 기준 주파수 PUL을 출력하는 래치부(244)와, 기준주파수 PUL을 펄스 PK에 동기시켜 검출 펄스 D, E, F를 생성하는 검출 펄스 발생부(246), 및 검출 펄스 D, E, F가 모두 동일 레벨일 때 주파수 판단 신호 SEL을 출력하는 출력부(248)를 포함하여 구성된다.
여기서, 지연부(242)의 지연 시간 tD은 리드 명령 이후 입출력 센스앰프 스트로브 신호가 발생하는 시간 tPIN 보다 최소한 길게 설정함이 바람직하다.
그리고, 기준 주파수 PUL은 클럭 신호 CLK의 주파수에 상응하여 가변 주기를 갖는 반면, 로우 레벨로 활성화되는 펄스 폭이 지연 시간 tD에 의해 고정된다.
검출 펄스 발생부(246)는 최소한 3개 이상의 검출 펄스 D, E, F를 발생하는 직렬 연결된 플립플롭들로 구성됨으로써 노이즈에 의한 주파수 판단 신호 SEL의 오류를 방지한다.
출력부(248)는 검출 펄스 D, E, F를 입력받아 풀업 신호로 출력하는 낸드게이트(NAND1)와 검출 펄스 D, E, F를 입력받아 풀다운 신호로 출력하는 노아게이트(NOR1)와, 전원 전압단 VDD와 출력 노드 ND1 사이에 연결되고 게이트로 풀업 신호를 인가받는 PMOS 트랜지스터(PM1)와, 출력 노드 ND1와 접지 전압단 VSS 사이에 연결되고 게이트로 풀다운 신호를 인가받는 NMOS 트랜지스터(NM1)와, 출력 노드 ND1의 신호를 래치하는 래치부(249) 및 래치부(249)의 출력을 반전시켜 주파수 판단 신호 SEL로 출력하는 인버터(INV1)를 포함하여 구성된다.
도 9를 참조하면, 제어부(260)는 전원 전압 신호 VDD를 펄스 PK에 동기시켜 순차적으로 활성화되어는 정지 펄스 A, B, C로 생성하는 정지 펄스 발생부(262) 및 정지 펄스 A, B, C가 동일 레벨일 때를 판단하여 정지 신호 STOP를 활성화시켜 출력하는 출력부(264)를 포함하여 구성된다.
여기서, 정지 펄스 발생부(262)는 최소한 3개 이상의 정지 펄스 A, B, C를 발생하는 직렬 연결된 플립플롭들로 구성됨이 바람직하다.
도 10 내지 도 11을 참조하여 주파수 판단부(130)의 동작을 살펴본다. 단, 버스트 랭스 BL4이며, 펄스 PK는 펄스 P3에 해당한다.
펄스 PUL이 로우 레벨로 활성화되는 시간은 주파수에 관계 없이 지연부(242)의 지연시간 tD에 상응한다. 그러나, 펄스 P3이 하이 레벨로 활성화되는 시간은 펄스 PB1으로부터 2CLK 이후이므로, 도 10과 같이 지연시간 tD가 2CLK 보다 큰 경우, 펄스 PUL의 활성화 구간내에서 하이 레벨로 활성화되는 반면, 도 11과 같이 지연시간 tD가 2CLK 보다 작은 경우, 펄스 PUL의 비활성화 구간 내에서 하이 레벨로 활성화된다. 그리고, 검출 펄스 D 내지 F는 펄스 P3가 활성화될 때 펄스 PUL 레벨이 출력되므로 도 10의 검출 펄스 D 내지 F는 펄스 P3에 동기되어 로우 레벨로 출력되고, 도 11의 검출 펄스 D내지 F는 펄스 P3에 동기되어 하이 레벨로 출력된다. 따라서, 주파수 판단 신호 SEL은 검출 펄스 D 내지 F가 로우 레벨일 때 로우 레벨로 출력되고, 검출 펄스 D 내지 F가 하이 레벨일 때 하이 레벨로 출력된다.
즉, 주파수 판단부(130)은 입력 주파수 2CLK 보다 tPIN이 긴 경우 고주파로 판단하고, 입력 주파수 2CLK 보다 tPIN이 짧은 경우 저주파로 판단한다.
도 12를 참조하면, 출력 신호 생성부(160)는 내부 리드 신호 RDCMD와 카스 레이턴시 신호 CL에 상응하여 출력 인에이블 신호 OUTEN_PRE, OUTEN을 생성하는 출력 인에이블 신호 생성부(320)와, 출력 인에이블 신호 OUTEN_PRE와 주파수 판단 신호 SEL에 응답하여 출력 신호 POUT_F<0:N>를 출력하는 제 1 출력 신호 생성부(340) 및 출력 인에이블 신호 OUTEN에 응답하여 순차적으로 활성화되는 출력 신호 POUT_S<0:N>를 출력하는 제 2 출력 신호 생성부(360)을 포함하여 구성된다.
여기서, 출력 인에이블 신호 OUTEN은 카스 레이턴시 신호 CL에 동기되어 활성화되며, 출력 인에이블 신호 OUTEN_PRE는 출력 인에이블 신호 OUTEN의 활성화 시점보다 소정 주기 앞선 시점에서 활성화된다. 예를 들어, 버스트 랭스 BL4인 경우 출력 인에이블 신호 OUTEN_PRE는 출력 인에이블 신호 OUTEN 보다 2CLK 앞선 시점에 서 활성화된다. 여기서, 2CLK은 버스트 랭스 BL4에 따른 출력 신호 POUT_S의 활성화 구간과 동일하다.
도 13을 참조하면, 제 1 출력 신호 생성부(340)는 출력 인에이블 신호 OUTEN_PRE를 카운트하여 순차적으로 활성화되는 프리 출력 신호 POUT_PRE<0:N>를 생성하는 프리 출력 신호 생성부(342) 및 주파수 판단 신호 SEL에 응답하여 프리 출력 신호 POUT_PRE<0:N>와 접지 신호 VSS 중 어느 하나를 선택적으로 출력 신호 POUT_F로 출력하는 다수의 출력부(344)를 포함하여 구성된다.
출력부(344)는 주파수 판단 신호 SEL가 활성화될 때, 즉 저주파수에서 프리 출력 신호 POUT_PRE<0>를 출력 신호 POUT_F<0>로 선택하여 출력하는 전송 게이트(PG1)와, 주파수 판단 신호 SEL가 비활성화될 때, 즉 고주파수에서 접지 신호 VSS를 출력 신호 POUT_F<0>로 선택하여 출력하는 전송 게이트(PG2)를 포함하여 구성된다.
도 14를 참조하면, 파이프 래치부(180)는 다수개의 파이프 래치 회로를 포함하여 구성되며, 각 파이프 래치 회로는 입력 신호 PIN<0>에 동기시켜 데이터 DATA_IN를 래치하는 입력부(420)와, 출력 신호 POUT_F<0>에 응답하여 입력부의 출력을 래치하는 래치형 전송부(440) 및 출력 신호 POUT_S<0>에 동기시켜 래치부형 전송부의 신호를 출력하는 출력부(460)을 포함하여 구성된다.
구체적으로, 입력부(420)는 데이터 DATA_IN을 버퍼링하는 버퍼부(422)와 입력 신호 PIN<0>에 동기시켜 버퍼부의 출력을 구동하는 구동부(424) 및 구동부의 출력을 래치하는 래치부(426)을 포함하여 구성된다.
래치형 전송부(440)는 출력 신호 POUT_F에 응답하여 입력부의 출력을 전달하는 전송 게이트(PG3)와 전송 게이트의 출력을 래치하는 래치부(442)를 포함하여 구성된다.
여기서, 전송 게이트(PG3)는 PMOS 트랜지스터의 게이트로 출력 신호 POUT_F가 인가되고 NMOS 트랜지스터의 게이트로 반전된 출력 신호 POUT_FB가 인가된다.
출력부(460)는 출력 신호 POUT_S에 응답하여 래치형 전송부의 출력을 전송하는 전송 게이트(PG4)로 구성되며, 전송 게이트(PG4)는 NMOS 트랜지스터의 게이트로 출력 신호 POUT_S가 인가되고, PMOS 트랜지스터의 게이트로 반전된 출력 신호 POUT_SB가 인가된다.
도 15를 참조하여 본 발명의 파이프 래치 장치의 저주파 동작을 살펴본다.
단, 버스트 랭스 BL4, 카스 레이턴시 CL10이며 5개의 파이프 래치 회로로 파이프 래치부가 구성되며, 초기에 입력 신호 PIN<0>가 로우 레벨 상태로 활성화되고 나머지 입력 신호 PIN<1:4>가 하이 레벨 상태로 비활성화됨으로 가정한다.
리드 명령 READ<0:4>가 2CLK 간격으로 연속적으로 입력되면, 명령어 해석부(120)은 각 리드 명령 READ<0:4>의 입력 시점으로부터 소정 시간 tPIN 이후 대응되는 센스앰프 스트로브 신호 IOSASTB와 내부 리드 신호 RDCMD을 발생한다.
입력 신호 생성부(150)는 센스앰프 스트로브 신호 IOSASTB를 카운트하여 순차적으로 입력 신호 PIN<0:4>를 활성화시켜 출력한다.
출력 인에이블 신호 생성부(320)는 내부 리드 신호 RDCMD의 입력 시점부터 클럭 CLK를 카운트하여 카스 레이턴시 CL10에 상응하여 출력 인에이블 신호 OUTEN 를 활성화시켜 출력하며, 출력 인에이블 신호 OUTEN_PRE는 출력 인에이블 신호 OUTEN의 활성화 시점보다 2tCK 앞서 활성화시켜 출력한다.
제 1 출력 신호 생성부(340)는 저주파이므로 하이 레벨로 출력되는 주파수 판단 신호 SEL에 의해 출력 인에이블 신호 OUTEN_PRE를 카운트하여 순차적으로 활성화되는 프리 출력 신호 POUT_PRE를 출력 신호 POUT_F로 출력한다.
제 2 출력 신호 생성부(360)는 출력 인에이블 신호 OUTEN을 카운트하여 순차적으로 활성화되는 출력 신호 POUT_S를 출력한다.
파이프 래치부(180)는 입력 신호 PIN<0:4>에 동기되어 글로벌 입출력 라인의 데이터 DATA_IN를 해당되는 각 파이프 래치 회로의 입력부(424)에 순차적으로 래치하고, 출력 신호 POUT_F<0:4>에 동기되어 래치부(도 9의 426)의 출력을 래치부(도 9의 442)에 순차적으로 래치한다. 그리고, 출력 신호 POUT_S<0:4>에 동기되어 래치부(도 9의 442)에 래치된 신호를 출력 버퍼로 출력한다.
연속하여, 리드 명령 READ<5>가 입력될 때 입력 신호 PIN<0>에 동기되어 데이터가 래치되기 전에 출력 신호 POUT_F<0>에 응답하여 래치부(도 9의 426)의 출력이 래치부(도 9의 442)로 전송되어 래치되므로 출력 신호 POUT_S<0>에 의해 출력되는 데이터와 입력되는 데이터의 충돌을 방지할 수 있다.
이와 같이, 본 발명의 파이프 래치 장치는 카스 레이턴시가 크고 버스트 동작을 수행하며 연속적으로 리드 명령이 수행될 때, 입력 신호 PIN의 활성화 시간을 제어하는 시간 tPIN 보다 출력 신호 POUT_S의 활성화 시간(여기서는 2tCK)가 더 큰 저주파에서 파이프 래치 회로의 개수를 증가시키지 않으면서 입력 데이터와 출력 데이터의 충돌을 방지하며, 고주파에서 데이터 출력 속도 저하를 방지할 수 있다.
따라서, 본 발명에 의하면 주파수에 상응하여 파이프 래치 회로에 래치된 데이터의 출력 시점을 제어함으로써 리드 데이터의 안정성을 개선하는 파이프 래치 장치를 제공하는 효과가 있다.
또한, 본 발명에 의하면 동일한 수의 파이프 래치 회로로 구성된 파이프 래치 장치의 저주파수 동작 제한 카스 레이턴시의 크기를 증가시키는 효과가 있다.
또한, 본 발명에 의하면 동일한 저주파 동작 제한 카스 레이턴시 크기를 갖는 파이프 래치 장치의 면적을 개선하는 효과가 있다.

Claims (44)

  1. 클럭 신호의 주파수를 판단하여 주파수 판단신호를 출력하는 주파수 판단부;
    상기 주파수 판단신호에 대응하여 데이터의 래치 및 출력을 제어하기 위한 입력 신호들과 제 1 출력 신호들 및 제 2 출력신호들을 제공하는 제 1 제어부; 및
    상기 입력 신호들과 상기 제 1 출력 신호들 및 상기 제 2 출력신호들에 의하여 입력되는 상기 데이터의 래치 및 출력을 제어하는 파이프 래치부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  2. 제 1 항에 있어서,
    상기 제 1 제어부는
    입력되는 명령어를 해석하여 대응되는 입출력 센스앰프 스트로브 신호 및 내부 리드 신호를 출력하는 명령어 해석부;
    상기 입출력 센스앰프 스트로브 신호를 카운트하여 순차적으로 활성화되는 상기 입력 신호들을 출력하는 입력 신호 생성부; 및
    상기 내부 리드 신호와 카스 레이턴시 신호 및 상기 주파수 판단 신호에 의해 상기 제 1 출력 신호들과 상기 제 2 출력 신호들을 출력하는 출력 신호 생성부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  3. 제 2 항에 있어서,
    상기 명령어 해석부는 리드 명령과 버스트 랭스 신호를 입력받아 제 1 시간 이후 상기 입출력 센스앰프 스트로브 신호를 출력함을 특징으로 하는 파이프 래치 장치.
  4. 제 3 항에 있어서,
    상기 제 1 시간은 상기 리드 명령 이후 셀 어레이로부터 상기 데이터가 독출되어 상기 파이프 래치부에 전달되는 시간임을 특징으로 하는 파이프 래치 장치.
  5. 제 1 항에 있어서,
    상기 주파수 판단부는
    상기 클럭 신호에 동기되는 펄스 인에이블 신호와 소정 주기를 갖는 다수의 펄스를 발생하는 펄스 발생부;
    상기 펄스 발생부의 제 1 펄스와 제 2 펄스에 의해 주파수 판단 신호를 출력하는 주파수 비교부; 및
    상기 제 2 펄스에 동기되어 상기 펄스 발생부의 동작을 정지하는 정지 신호를 출력하는 제 2 제어부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  6. 제 5 항에 있어서,
    상기 펄스 발생부는
    상기 클럭 신호에 동기되어 상기 펄스 인에이블 신호를 출력하고 상기 정지 신호에 동기되어 상기 펄스 인에이블 신호의 출력을 제어하는 펄스 인에이블 신호 제어부; 및
    상기 클럭 신호에 동기되어 순차적으로 활성화되는 다수의 상기 펄스를 출력하는 플립플롭부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  7. 제 5 항에 있어서,
    상기 제 2 펄스는 상기 제 1 펄스와 버스트 랭스에 따른 내부 리드 신호의 활성화 시간에 해당하는 위상차를 갖는 펄스임을 특징으로 하는 파이프 래치 장치.
  8. 제 5 항에 있어서,
    상기 주파수 비교부는
    상기 제 1 펄스를 반전시켜 제 2 시간 지연시켜 지연된 펄스를 발생하는 지연부;
    상기 반전된 제 1 펄스와 상기 지연된 펄스를 래치하는 래치부;
    상기 래치부의 출력을 상기 제 2 펄스에 동기시켜 다수의 검출 펄스를 발생하는 검출 펄스 발생부; 및
    상기 다수의 검출 펄스가 모두 동일 레벨일 때 상기 주파수 판단 신호를 출력하는 출력부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  9. 제 8 항에 있어서,
    상기 제 2 시간은 리드 명령 이후 셀 어레이로부터 상기 데이터가 독출되어 상기 파이프 래치부로 전달되는 시간보다 긴 시간임을 특징으로 하는 파이프 래치 장치.
  10. 제 8 항에 있어서,
    상기 검출 펄스 발생부는 최소한 3개 이상의 상기 검출 펄스를 발생하는 직렬 연결된 플립플롭들로 구성됨을 특징으로 하는 파이프 래치 장치.
  11. 제 8 항에 있어서,
    상기 출력부는
    상기 검출 펄스들을 입력받아 풀업 신호로 출력하는 낸드게이트;
    상기 검출 펄스들을 입력받아 풀다운 신호로 출력하는 노아게이트;
    전원 전압단과 출력노드 사이에 연결되고 게이트로 상기 풀업 신호를 인가받는 PMOS 트랜지스터;
    상기 출력노드와 접지 전압단 사이에 연결되고 게이트로 상기 풀다운 신호를 인가받는 NMOS 트랜지스터;
    상기 출력노드의 신호를 래치하는 래치부; 및
    상기 래치부의 출력을 반전시켜 상기 주파수 판단 신호로 출력하는 인버터;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  12. 제 5 항에 있어서,
    상기 제 2 제어부는
    상기 제 2 펄스에 동기되어 순차적으로 활성화되는 다수의 정지 펄스를 발생하는 정지 펄스 발생부; 및
    상기 다수의 정지 펄스가 동일 레벨일 때를 판단하여 상기 정지 신호를 활성화시켜 출력하는 출력부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  13. 제 12 항에 있어서,
    상기 정지 펄스 발생부는 최소한 3개 이상의 상기 정지 펄스를 발생하는 직렬 연결된 플립플롭들로 구성됨을 특징으로 하는 파이프 래치 장치.
  14. 제 2 항에 있어서,
    상기 출력 신호 생성부는
    상기 내부 리드 신호와 상기 카스 레이턴시 신호에 상응하여 제 1 및 제 2 출력 인에이블 신호를 생성하는 출력 인에이블 신호 생성부;
    상기 제 1 출력 인에이블 신호와 상기 주파수 판단 신호에 응답하여 다수의 상기 제 1 출력 신호를 생성하는 제 1 출력 신호 생성부; 및
    상기 제 2 출력 인에이블 신호에 응답하여 순차적으로 활성화되는 다수의 상기 제 2 출력 신호를 생성하는 제 2 출력 신호 생성부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  15. 제 14 항에 있어서,
    상기 제 2 출력 인에이블 신호는 상기 카스 레이턴시 신호에 동기되어 활성화되는 신호임을 특징으로 하는 파이프 래치 장치.
  16. 제 14 항에 있어서,
    상기 제 1 출력 인에이블 신호는 상기 제 2 출력 인에이블 신호의 활성화 시점보다 보다 소정 위상차를 두고 앞선 시점에서 활성화되는 신호임을 특징으로 하는 파이프 래치 장치.
  17. 제 16 항에 있어서,
    상기 위상차는 버스트 랭스에 대응되는 클럭에 해당함을 특징으로 하는 파이프 래치 장치.
  18. 제 14 항에 있어서,
    상기 제 1 출력 신호 생성부는
    상기 제 1 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 각각의 프리 출력 신호를 생성하는 프리 출력 신호 생성부; 및
    상기 주파수 판단 신호에 응답하여 상기 프리 출력 신호와 접지 신호 중 어느 하나를 선택적으로 상기 제 1 출력 신호로 출력하는 다수의 출력부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  19. 제 18 항에 있어서,
    상기 출력부는
    상기 주파수 판단 신호가 활성화될 때 상기 프리 출력 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 1 전송수단; 및
    상기 주파수 판단 신호가 비활성화될 때 상기 접지 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 2 전송수단;
    을 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  20. 제 19 항에 있어서,
    상기 제 1 및 제 2 전송수단은 전송 게이트로 구성됨을 특징으로 하는 파이프 래치 장치.
  21. 제 1 항에 있어서,
    상기 파이프 래치부는,
    다수의 래치 회로를 포함하고 상기 각 래치 회로는
    상기 입력 신호에 동기시켜 상기 데이터를 래치하는 입력부;
    상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 래치하는 래치형 전송부; 및
    상기 제 2 출력 신호에 동기시켜 상기 래치형 전송부의 신호를 출력하는 출력부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  22. 제 21 항에 있어서,
    상기 입력부는
    상기 데이터를 버퍼링하는 버퍼부;
    상기 입력 신호에 응답하여 상기 버퍼부의 출력을 구동하는 구동부; 및
    상기 구동부의 출력을 래치하는 래치부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  23. 제 21 항에 있어서,
    상기 래치형 전송부는
    상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 전달하는 전송수단; 및
    상기 전송수단의 출력을 래치하는 래치부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  24. 데이터의 래치 및 출력을 제어하는 입력 신호와 제 1 및 제 2 출력 신호를 출력하는 파이프 래치 제어부; 및
    상기 입력 신호에 동기되어 상기 데이터를 래치하고, 상기 제 1 및 제 2 출력 신호에 동기되어 상기 데이터의 출력을 제어하는 파이프 래치부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  25. 제 24 항에 있어서,
    상기 파이프 래치부는 다수개의 파이프 래치 회로를 포함하며, 상기 각각의 파이프 래치 회로는,
    상기 입력 신호에 동기시켜 상기 데이터를 래치하는 입력부;
    상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 전송 및 래치하는 래치형 전송부;
    상기 제 2 출력 신호에 동기되어 상기 래치형 전송부의 신호를 출력하는 출력부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  26. 제 25 항에 있어서,
    상기 입력부는
    상기 데이터를 버퍼링하는 버퍼부;
    상기 입력 신호에 동기되어 상기 버퍼부의 출력을 구동하는 구동부; 및
    상기 구동부의 출력을 래치하는 래치부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  27. 제 25 항에 있어서,
    상기 래치형 전송부는
    상기 제 1 출력 신호에 응답하여 상기 입력부의 출력을 전송하는 전송수단; 및
    상기 전송수단의 출력을 래치하는 래치부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  28. 제 24 항에 있어서,
    상기 파이프 래치 제어부는
    외부로부터 리드 명령이 인가되고 제 1 시간 후에 활성화되는 입출력 센스앰프 스트로브 신호를 카운트하여 순차적으로 활성화되는 다수의 상기 입력 신호를 생성하는 입력 신호 생성부;
    내부 리드 신호와 카스 레이턴시 신호에 응답하여 제 1 및 제 2 출력 인에이블 신호를 생성하는 출력 인에이블 신호 생성부;
    상기 제 1 출력 인에이블 신호와 주파수 판단 신호에 의해 다수의 상기 제 1 출력 신호를 출력하는 제 1 출력 신호 생성부; 및
    상기 제 2 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 다수의 상기 제 2 출력 신호를 생성하는 제 2 출력 신호 생성부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  29. 제 28 항에 있어서,
    상기 주파수 판단 신호는 입력 클럭 신호의 주파수가 기준 클럭 신호의 주파수보다 긴 주기를 갖을 때 활성화되는 신호임을 특징으로 하는 파이프 래치 장치.
  30. 제 29 항에 있어서,
    상기 기준 클럭 신호의 주파수는 상기 제 1 시간 동안 버스트 랭스에 대응되는 클럭이 제공되는 주파수임을 특징으로 하는 파이프 래치 장치.
  31. 제 28 항에 있어서,
    상기 제 2 출력 인에이블 신호는 상기 카스 레이턴시 신호에 동기되어 활성화되는 신호임을 특징으로 하는 파이프 래치 장치.
  32. 제 28 항에 있어서,
    상기 제 1 출력 인에이블 신호는 상기 제 2 출력 인에이블 신호의 활성화 시점보다 버스트 랭스에 대응되는 클럭에 해당하는 위상차를 갖고 앞선 시점에서 활성화되는 신호임을 특징으로 하는 파이프 래치 장치.
  33. 제 28 항에 있어서,
    상기 제 1 출력 신호 생성부는
    상기 제 1 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 다수의 프리 출력 신호를 생성하는 프리 출력 신호 생성부; 및
    상기 주파수 판단 신호에 응답하여 각 상기 프리 출력 신호와 접지 신호 중 어느 하나를 선택적으로 상기 제 1 출력 신호로 출력하는 다수의 출력부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  34. 제 33 항에 있어서,
    상기 출력부는
    상기 주파수 판단 신호가 활성화될 때 상기 프리 출력 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 1 전송수단; 및
    상기 주파수 판단 신호가 비활성화될 때 상기 접지 신호를 상기 제 1 출력 신호로 선택하여 출력하는 제 2 전송수단;
    을 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  35. 제 34 항에 있어서,
    상기 제 1 및 제 2 전송수단은 전송 게이트로 구성됨을 특징으로 하는 파이프 래치 장치.
  36. 입력 신호에 동기시켜 데이터를 래치하고 클럭 신호의 주파수에 응답하는 제어 신호에 대응하여 상기 래치된 데이터의 출력 시점을 제어하는 입력부; 및
    상기 입력부의 출력을 래치하고 출력 신호에 동기시켜 상기 래치된 데이터를 출력하는 출력부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  37. 제 36 항에 있어서,
    상기 제어 신호는 입력 클럭 신호의 주파수가 기준 클럭 신호의 주파수 보다 긴 주기를 갖을 때 상기 출력 신호의 활성화 시점 이전에 소정 위상차를 두고 활성화되는 신호임을 특징으로 하는 파이프 래치 장치.
  38. 제 37 항에 있어서,
    상기 위상차는 버스트 랭스에 대응되는 클럭에 대응되는 클럭 주기임을 특징으로 하는 파이프 래치 장치.
  39. 제 36 항에 있어서,
    상기 입력부는
    상기 데이터를 버퍼링하는 버퍼부;
    상기 입력 신호에 동기되어 상기 버퍼부의 출력을 구동하는 구동부;
    상기 구동부의 출력을 래치하는 래치부; 및
    상기 제어 신호에 상응하여 상기 래치부의 출력 시점을 제어하는 제어부;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 장치.
  40. 제 39 항에 있어서,
    상기 버퍼부는 다수의 인버터로 구성됨을 특징으로 하는 파이프 래치 장치.
  41. 클럭 신호의 주파수와 기준 클럭 신호의 주파수를 비교하여 주파수 판단 신호를 출력하는 제 1 단계;
    상기 주파수 판단 신호에 대응하여 데이터의 래치 및 전송을 제어하는 제어 신호를 출력하는 제 2 단계; 및
    상기 제어 신호에 의하여 상기 데이터의 래치 및 전송하는 제 3 단계;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 방법.
  42. 제 41 항에 있어서,
    상기 제 2 단계는
    외부로부터 리드 명령이 인가되고 소정시간 후 활성화되는 입출력 센스앰프 스트로브 신호를 카운트하여 순차적으로 활성화되는 다수의 입력 신호를 생성하는 단계;
    내부 리드 신호와 카스 레이턴시 신호에 응답하여 활성화되는 출력 인에이블 신호를 카운트하여 순차적으로 활성화되는 다수의 출력 신호를 생성하는 단계; 및
    상기 주파수 판단 신호에 응답하여 상기 출력 인에이블 신호의 활성화 시점보다 제 1 시간 앞서 활성화되는 상기 다수의 제어 신호를 생성하는 단계;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 방법.
  43. 제 42 항에 있어서,
    상기 제 1 시간은 버스트 랭스에 대응되는 클럭에 대응됨을 특징으로 하는 파이프 래치 방법.
  44. 제 41 항에 있어서,
    제 3 단계는
    상기 각 입력 신호에 동기시켜 순차적으로 입력되는 상기 데이터를 제 1 래치하는 단계;
    상기 각 제어 신호에 의해 상기 제 1 래치된 데이터를 입력받아 제 2 래치하는 단계; 및
    상기 각 출력 신호에 동기시켜 상기 제 2 래치된 데이터를 출력하는 단계;
    를 포함하여 구성됨을 특징으로 하는 파이프 래치 방법.
KR1020070015563A 2007-02-14 2007-02-14 파이프 래치 장치 및 파이프 래치 방법 KR100871377B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070015563A KR100871377B1 (ko) 2007-02-14 2007-02-14 파이프 래치 장치 및 파이프 래치 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015563A KR100871377B1 (ko) 2007-02-14 2007-02-14 파이프 래치 장치 및 파이프 래치 방법

Publications (2)

Publication Number Publication Date
KR20080076087A KR20080076087A (ko) 2008-08-20
KR100871377B1 true KR100871377B1 (ko) 2008-12-02

Family

ID=39879405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070015563A KR100871377B1 (ko) 2007-02-14 2007-02-14 파이프 래치 장치 및 파이프 래치 방법

Country Status (1)

Country Link
KR (1) KR100871377B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390776B1 (en) 2014-12-22 2016-07-12 SK Hynix Inc. Data strobing circuit and semiconductor apparatus using the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634245B2 (en) 2008-08-08 2014-01-21 Hynix Semiconductor Inc. Control circuit of read operation for semiconductor memory apparatus
KR100915832B1 (ko) * 2008-08-08 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 리드 동작 제어 회로
KR101004686B1 (ko) * 2008-11-06 2011-01-04 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
KR101096222B1 (ko) 2009-12-30 2011-12-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR20150130065A (ko) 2014-05-13 2015-11-23 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102517462B1 (ko) * 2018-04-23 2023-04-05 에스케이하이닉스 주식회사 반도체장치
KR20200033691A (ko) * 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 반도체장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037673A (ko) * 2001-11-07 2003-05-14 삼성전자주식회사 웨이브 파이프라인 구조를 갖는 동기식 반도체 메모리장치및 웨이브 파이프라인 제어방법
KR20040019599A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 외부클럭의 주파수에 따라서 데이터의 셋업시간 및홀드시간을 제어하는 데이터 입력회로 및 데이터 입력방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037673A (ko) * 2001-11-07 2003-05-14 삼성전자주식회사 웨이브 파이프라인 구조를 갖는 동기식 반도체 메모리장치및 웨이브 파이프라인 제어방법
KR20040019599A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 외부클럭의 주파수에 따라서 데이터의 셋업시간 및홀드시간을 제어하는 데이터 입력회로 및 데이터 입력방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390776B1 (en) 2014-12-22 2016-07-12 SK Hynix Inc. Data strobing circuit and semiconductor apparatus using the same

Also Published As

Publication number Publication date
KR20080076087A (ko) 2008-08-20

Similar Documents

Publication Publication Date Title
KR100871377B1 (ko) 파이프 래치 장치 및 파이프 래치 방법
KR100303775B1 (ko) 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치
US6724684B2 (en) Apparatus for pipe latch control circuit in synchronous memory device
JP6068064B2 (ja) 半導体システムおよびコマンドアドレスのセットアップ／ホールドタイム調整方法
US10102890B2 (en) Semiconductor device and semiconductor system
KR101008993B1 (ko) 파이프래치 회로 및 이를 이용한 반도체 메모리 장치
KR101679036B1 (ko) Ｏｄｔ 레이턴시 클럭 제어회로 및 제어방법
US9275700B2 (en) Semiconductor device
JP2007242236A (ja) 半導体メモリ装置及びその動作方法
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
US7773709B2 (en) Semiconductor memory device and method for operating the same
US8754688B2 (en) Signal output circuit and semiconductor device including the same
KR20110133308A (ko) 반도체 메모리 장치 및 집적회로
KR101096261B1 (ko) 내부커맨드생성회로
KR100968150B1 (ko) 클럭제어회로 및 이를 이용한 반도체 메모리 장치
KR100831677B1 (ko) 카운터 제어신호 생성회로
KR101017759B1 (ko) 클럭 펄스 제어 장치
US7349290B2 (en) Semiconductor memory device
US8248863B2 (en) Data buffer control circuit and semiconductor memory apparatus including the same
KR100646202B1 (ko) 구동 주파수를 조절할 수 있는 반도체메모리소자
KR100558031B1 (ko) 어드레스 신호의 처리를 테스팅할 수 있는 반도체 메모리장치
KR100930418B1 (ko) 데이터 레지스터 제어 회로 및 이를 포함하는 데이터 레지스터 회로
CN113628646A (zh) 控制时钟发生的电子器件
JP2014078313A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee