KR100870163B1 - 매립 그리드 태양 전지 상에 금속 접점을 증착하는 방법및 이 방법에 의해 얻어진 태양 전지 - Google Patents

매립 그리드 태양 전지 상에 금속 접점을 증착하는 방법및 이 방법에 의해 얻어진 태양 전지 Download PDF

Info

Publication number
KR100870163B1
KR100870163B1 KR1020037001923A KR20037001923A KR100870163B1 KR 100870163 B1 KR100870163 B1 KR 100870163B1 KR 1020037001923 A KR1020037001923 A KR 1020037001923A KR 20037001923 A KR20037001923 A KR 20037001923A KR 100870163 B1 KR100870163 B1 KR 100870163B1
Authority
KR
South Korea
Prior art keywords
layer
grooves
groove
group
solar cell
Prior art date
Application number
KR1020037001923A
Other languages
English (en)
Other versions
KR20030027015A (ko
Inventor
옌센옌스달
묄러페르
마손니겔브루넬
러셀리차드왈터존
베르호헤벤페터
Original Assignee
아이피유, 인스티튜테트 포 프로덕투드비클링
엔쏜-오엠아이 (베네룩스) 비.브이.
비피 얼터내이티브 에너지 인터내셔널 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이피유, 인스티튜테트 포 프로덕투드비클링, 엔쏜-오엠아이 (베네룩스) 비.브이., 비피 얼터내이티브 에너지 인터내셔널 리미티드 filed Critical 아이피유, 인스티튜테트 포 프로덕투드비클링
Publication of KR20030027015A publication Critical patent/KR20030027015A/ko
Application granted granted Critical
Publication of KR100870163B1 publication Critical patent/KR100870163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Photovoltaic Devices (AREA)

Abstract

매립 그리드 태양 전지는 도핑된 반도체 재료의 본체를 갖는 매립 그리드 태양 전지의 하나 이상의 금속 접점을 금속화하는 처리에 의해 제조되며, 상기 금속 접점은 전도성 재료를 이하의 단계, 즉 홈 내의 노출된 반도체 재료 상에 시드층을 무전해 도금한 후 소결함으로써 도포하는 단계와, 상기 시드층의 상부에 무전해 도금함으로써 전기 전도성 베이스층을 도포하는 단계와, 레벨링 첨가제와 억제용 첨가제를 더 포함하는 통상의 전해조를 사용하며 실질적으로 일정한 전지 전압을 사용하여 전해 도금함으로써 전기 전도성의 접점 형성 재료로 상기 홈을 채우는 단계에 의해 상기 반도체 재료 안으로 하나 이상의 홈의 패턴으로 배열시킴으로써 마련된다.

Description

매립 그리드 태양 전지 상에 금속 접점을 증착하는 방법 및 이 방법에 의해 얻어진 태양 전지{A PROCESS FOR DEPOSITING METAL CONTACTS ON A BURIED GRID SOLAR CELL AND A SOLAR CELL OBTAINED BY THE PROCESS}
본 발명은, 매립 그리드 태양 전지(buried grid solar cell)가 도핑된 반도체 재료의 본체를 구비하며, 이 본체는 하나 이상의 전기 접점이 모두에 마련된 광입사면과 배면을 형성하는 2개의 양측 주면을 구비하고, 상기 본체는 상기 양측 주면들 사이에 하나 이상의 가장자리를 더 구비하며, 광입사면의 전기 접점 또는 접점들은 전도성 재료를 상기 광입사면에서의 반도체 재료 안으로 하나 이상의 홈의 패턴에 배열함으로써 형성되는, 매립 그리드 태양 전지의 하나 이상의 접점을 금속화(metallising), 다시 말하면 금속을 증착하는 방법에 관한 것이다. 또한, 본 발명은 그러한 방법에 의해 제조된 매립 그리드 태양 전지에 관한 것이다.
지상용 광기전력(PV) 태양 전지의 생산 비용은 제조 공정에서의 개혁과 제품 성능에서의 향상을 통해 1980년 이래로 7배 감소하였다. 그러나, 제조 비용을 더 감소시킨 후에야, 재생 가능한 에너지 시장에서 PV 태양 전지의 폭넓은 사용을 기대할 수 있다. 따라서, 향상된 공정 기술에 의한 태양 전지 제조에 있어서의 추가의 비용 절감이 여전히 요구된다.
모든 태양 전지의 공통된 특징은, 소자의 음극 및 양극 표면 모두에 부착되어, 빛에 의해 생성된 전류를 전달하는 금속 접점을 요구한다는 것이다. 이 접점은 강건하며 높은 전도성을 가져야하며, 특히 비용이 적게 들면서 제조하기에 간단하며 효율적이어야 한다. 구리 도금 접점이 PV 태양 전지를 제조하는 데에 사용된다. 구리의 높은 전기 전도성은 이러한 용도로 이상적이지만, 무전해 도금(electroless plating)에 의한 현행의 증착 공정은 다소 늦고 비효율적이다. 또한, 많은 양의 화학 물질에 대한 비용 및 취급은 무전해 구리 도금과 관련된 문제점을 증대시킨다.
PV 태양 전지는 일반적으로 도핑된 반도체 재료를 사용하는 것을 기본으로 한다. 태양 전지의 한가지 형태에서, 실리콘이 반도체로서 사용된다. 이러한 종류의 태양 전지는 통상적으로 미리 제조된 p-형 도핑 실리콘 웨이퍼를 포함한다. 태양 전지를 제조하기 위해, 이 웨이퍼는 광입사면으로부터 도핑되어 그 표면에 n-형 실리콘을 형성한다. 이러한 식으로, p-n 접합으로 불려지는, n-형 실리콘과 p-형 실리콘 간의 기울기 계면(gradient interface)이 얻어진다. 그 p-n 접합은 전하 캐리어가 한 방향으로 이동하게 하는 전기장을 생성한다. 전지로부터 멀리 전류를 전도할 수 있도록 하기 위해, 금속 접점이 전지상에 마련된다. 이들 접점은 전지에서 양극 및 음극 접점으로 작용한다. 그러나, 금속 접점을 광입사면에 배열함으로써, 이들 접점은 태양 전지의 광입사면 상의 활성 영역을 감소시키고, 이로 인해 전지의 효율을 감소시킨다. 따라서, 그러한 금속 접점의 차폐 효과를 최소화하는 것이 중요하다.
미국 특허 제4,762,850호 및 제4,748,130호 및 대응하는 오스트레일리아 특허 제570,309호[그린(Green), 웬햄(Wenham), 1984년]에는 광입사면 상의 금속 접점이 그 광입사면 내의 홈에 매립되어, 차폐 효과를 감소시키고 반도체와의 전기적 접촉을 향상시킨 매립 그리드 태양 전지가 개시되어 있다. 이들 특허 명세서에서, 금속 접점을 제공하는 다수의 방법이 기재되어 있다. 이들은, 홈 안으로의 은 페이스트의 스위핑(sweeping), 땜납 딥핑(dipping), 전해 도금을 포함한다. 그러나, 전해 도금 방법은 상기 특허 명세서에 설명되어 있지 않다.
전술한 공지의 매립 그리드 태양 전지에 사용되는 형태의 홈에 매립된 접점 재료를 마련하기 위해 통상적인 전해 도금 방법을 사용하는 것은 금속 접점 재료가 노출된 표면상에서 성장할 때 홈의 내부 공간에 원하지 않는 공극의 형성을 초래할 수 있다. 이러한 공극은 전기 전도체로서의 효율을 감소시킬 것이다. 추가로, 접점 재료가 홈에 인접한 영역의 전기 절연 광투과성 층에서도 성장하여, 태양 전지로 입사되는 빛을 차폐하고 태양 전지의 효율을 감소시킬 것이다. 따라서, 매립된 접점을 마련하는 데에 있어 전해 도금을 사용하는 것을 1984년에 허여된 그린 및 웬햄 명의의 특허에서 언급하였지만, 이러한 기법은 본 발명의 이전에 더 발전되지 않았다.
전해 도금 산업에서, 전해 도금 배스(bath)에 특정 첨가제를 사용하여 실시하는 것이 통상적이다. 전해 구리 도금에 사용되는 그 자체로 공지된 첨가제는 레벨링 첨가제(levelling additive)가 있다. 이들 레벨링 첨가제는 전해 도금층의 성장 중에 적층물의 성장을 보장하며, 전해 도금되는 기본 재료에 미소 스크래치(scratch)를 고르게 하는 데에 효과적이다. 그러한 스크래치는 통상적으 로 0.1 내지 5㎛의 폭과 0.1 내지 5㎛의 깊이 정도이다.
전해 구리 도금에 사용되는 다른 종류의 공지된 첨가제는 확산 제어된 도금 억제제로 작용하는 억제용 첨가제(suppressing additive)가 있다. 그러한 억제용 첨가제는, 아노드에 가장 근접한 융기 영역에서와 같은 보다 큰 장의 세기(field intensity)를 갖는 영역에서 금속의 성장을 억제한다.
도금 및 표면 마무리(Plating & Surface Finishing)의 2000년 3월호의 81-85면의 미콜라(Mikkola) 등의 논문에는, 반도체 소자 영역에서 상호 접속을 위해 사용되는 서브미크론(sub-micron) 치수의 트렌치(trench)의 간극을 공극이 없게 매우기 위해 광택제(brightener), 레벨러(leveller) 및 억제제를 사용하는 구리 전해 도금 처리가 개시되어 있다. 이 논문에서, 전류 밀도 및 첨가 정도를 제어하는 것은 간극 충전 기구에 극적인 효과를 갖는다는 것을 강조하고 있다. 그러나, 전해조의 특정 조성에 관한 상세한 정보는 제공되어 있지 않으며, 약 20 내지 50㎛의 깊이와 10 내지 30㎛의 폭의 홈과 같이 보다 큰 홈에 대한 어떠한 정보도 제공하지 않는다.
따라서, 본 발명의 이전에는, 양호한 전기 전도성을 가지면서 매립 그리드 태양 전지 상의 홈의 치수(폭)에 의해 정해지는 것 이상의 추가적인 차폐를 형성하지 않는 전기 접점을 제공하기 위한 방법이 필요하였다.
그 자체로 공지된 첨가제의 특정 조합과 함께 종래의 전해 도금 배스를 수반하는 간단한 전해 도금 기법을 사용하여, 통상적으로 20 내지 50㎛의 깊이와 10 내지 30㎛의 폭의 홈이 있는 형태의 태양 전지에서 그 홈을 완전히 매워, 공극이 없고 홈의 외측의 광입사면에 오버 도금(overplating)을 형성하지 않는 효과적인 매립 전도체를 얻는 것이 가능하다는 것이 이제 발견되었다.
따라서, 본 발명은, 매립 그리드 태양 전지의 하나 이상의 접점을 금속화하는 방법에 관한 것으로, 매립 그리드 태양 전지는 도핑된 반도체 재료의 본체를 구비하고, 상기 본체는 광입사면과 배면을 형성하는 2개의 양측 주면을 구비하며, 이들 광입사면과 배면 모두에는 하나 이상의 전기 접점이 마련되고, 상기 본체는 상기 양측 주면들 사이에 하나 이상의 가장자리를 더 구비하며, 상기 광입사면의 전기 접점 또는 접점들은 전도성 재료를 상기 광입사면에서 반도체 재료 안으로의 하나 이상의 홈의 패턴 내에 배열함으로써 형성되며, 상기 방법은
a) 상기 광입사면 상에 및 선택적으로는 다른 표면상에 광투과성이 있으며 무전해 도금을 위해 촉매 작용을 하지 않는 전기 절연층 및 p-n 접합을 갖는 반도체 본체를 제공하는 단계와,
b) 상기 가장자리 중 하나 이상의 가장자리에 노출된 표면을 마련하는 단계와,
c) 광입사면에서부터 절연층을 통과하여 반도체 본체 안으로 20 내지 50㎛의 깊이와, 광입사면의 높이에서 10 내지 30㎛의 폭을 갖는 하나 이상의 홈을 마련하는 단계와,
d) 홈 내의 표면 아래의 재료에 p-n 접합을 다시 생성하도록 단계 c)에서 얻어진 홈 내의 노출된 재료를 도핑하는 단계와,
e) 무전해 도금하고, 이어서 소결함으로써 상기 홈 내의 노출된 반도체 재료 상에 시드층을 도포하는 단계와,
f) 단계 e)에서 얻어진 시드층의 상부에 무전해 도금함으로써 전기 전도성 베이스층을 도포하는 단계와,
g) 레벨링 첨가제, 억제용 첨가제를 더 포함하는 통상적인 전해조를 사용하고 실질적으로 일정한 전지 전압을 사용하여 전해 도금함으로써, 상기 홈을 전기 전도성 접점 형성 재료로 채우는 단계를 포함한다.
또한, 본 발명은 광입사면과 배면을 형성하는 2개의 양측 주면을 구비한 도핑된 반도체 재료의 본체를 포함하는 매립 그리드 태양 전지에 관한 것으로, 상기 광입사면과 배면 모두에는 하나 이상의 전기 접점이 마련되고, 상기 본체는 상기 양측 주면들 사이에 하나 이상의 가장자리를 더 구비하며, 광입사면의 전기 접점 또는 접점들은 전도성 재료를 상기 광입사면에서의 반도체 재료 안으로 하나 이상의 홈의 패턴으로 배열함으로써 형성되고, 광입사면에는 홈에 의해 중단되는 전기 절연 광투과성의 코팅층이 마련되며, 상기 홈은 20 내지 50㎛의 깊이와 광입사면의 높이에서 10 내지 30㎛의 폭을 가지며, 홈 내의 표면을 코팅하는 시드층을 구비하고, 이 시드층의 상부에서 상기 홈은 전기 전도성 베이스층을 구비하며, 이 베이스층의 상부에서 상기 홈은 다시 본질적으로 공극이 없으며 전기 절연 광투과성 층에 오버 도금을 형성하지 않는 전기 전도성 접점 형성 재료로 채워진다.
본 발명에 따른 방법의 주요 특징은 일정한 전지 전압과 조합하여 레벨링 첨가제 및 억제용 첨가제를 사용한다는 것이다.
본 발명의 바람직한 실시예에 있어서의 다른 주요 특징은, 상기 홈 내에 및 사용되는 전해 도금 장치의 지그에 대한 접점을 형성하는 적어도 하나의 가장자리 상에 모두 무전해 도금함으로써 얻어진 시드층과 그 후속된 전기 전도성 베이스층의 조합으로, 전해 도금 단계 동안에 유효 전기 접점을 얻는 방법이다.
따라서, 접점 형성 재료가 증착되는 본 발명에 따른 전해 도금 단계에서, 접점 재료의 성장은 레벨링 첨가제와 억제용 첨가제로 인해 홈의 바닥에서부터 진행되며, 그 접점 재료의 성장은 본질적으로는 그 재료의 층위에 층이 증착되는 식으로 진행한다. 그 증착은 본질적으로 홈이 완전히 채워지는 경우 중지된다.
태양 전지의 광입사면의 홈에 금속 접점을 마련하는 무전해 구리 도금에 대해 전술한 그린 및 웬햄의 종래 기술의 방법에 의해, 사용되는 구리 용액 배스의 구리 이온은 화학적 환원제의 사용에 의해 유리 금속으로 환원된다. 통상적으로 포름알데히드, 또는 수성 용액으로 사용되는 경우에는 포르말린이 채용되며, 이러한 화합물의 사용은 이 화합물에 의해 제기되는 건강상 위험으로 인해 안전한 취급 및 처리를 위한 특별한 유의를 요한다. 본 발명의 방법에서, 구리 이온의 원소 구리로의 환원은 외부 전력 공급에 의한 전자에 의해 이루어지며, 어떠한 화학적 환원제도 존재하지 않아 본 발명의 방법의 사용으로 인한 어떠한 건강상 위험도 없다.
일반적으로, 본 발명의 방법은 종래 기술의 무전해 도금에 비해 환경적으로 안전하다. 예를 들면, 종래 기술의 방법에 있어서는 용액 내의 구리의 약 70%만이 웨이퍼상에 증착되기 때문에 용액 내의 구리의 약 30%를 폐기하여야 하는 반면에, 본 발명의 방법에서는 사용된 용액 내의 거의 100%의 구리가 웨이퍼 상에 증착된다는 것을 언급할 수 있다. 종래 기술의 기법에서의 단지 70% 만이 사용되는 이유는 구리 용액이 너무 자주 새로이 보급되기 때문이다. 또한, 용액 내에 구리 이온을 매우 효율적으로 보전하는 복합 보조제 때문에 폐기된 용액으로부터 구리 이온을 제거한다는 것은 매우 곤란하다. 따라서, 이는 종래 기술의 방법에 환경적 문제점도 추가하게 된다.
본 발명의 방법의 다른 이점은, 도금 속도가 종래 기술의 무전해 기법에 비해 30배정도 빠르다는 데에 있다. 다시 말하면, 웨이퍼 상의 홈 내에 및 다른 원하는 지점에 구리 금속을 충분한 양으로 증착하는 것을 단지 3분만에 완성할 수 있다. 이러한 짧은 처리 시간의 결과로, 그리고 증착되는 구리의 양이 구리 애노드(양극)로부터 용해되는 동량의 구리에 의해 보상되기 때문에 배스 내의 구리 이온의 농도가 거의 일정하게 유지된다는 점으로 인해, 본 발명의 방법의 이러한 단계는 연속 이송 프로세스에 적합하다.
종래 기술에 대한 본 발명의 방법의 또 다른 이점은, 전해 구리 증착을 위해 사용되는 화학 물질이 무전해 구리 증착에 사용되는 화학 물질보다 일반적으로 저렴하다는 것이다.
마지막으로, 종래 기술에 따른 무전해 도금 기법에 앞서, 광입사면에 유전층을 통과하는 스크래치가 나타나는 경우, 이들 스크래치는 상기 무전해 도금 중에 구리로 자동적으로 도금되어, 약간의 차폐 효과 및 원하지 않는 외관을 초래한다. 이러한 문제점은, 전해 도금은 무전해 도금과 같은 자동 촉매 처리(autocatalytic process)가 아니기 때문에, 본 발명에 따른 전해 도금 처리로 도금되는 반도체 본체에는 존재하지 않는다. 따라서, 전해 도금은 정류기의 캐소드(음극)와 전기적 접촉 상태에 있는 영역에서만 발생할 것이다.
대략적인 평가는 종기 기술의 방법에 비해 상당한 비용 절감이 본 발명의 방법에 의해 달성될 수 있음을 암시한다. 향후 5년에 걸쳐 매립 그리드 태양 전지의 생산이 전세계적으로 4 내지 5배 증가할 것으로 예상되기 때문에, 전술한 본 발명의 이점은 환경적 측면뿐만아니라 비용적 측면에서도 상당한 이점이 될 것이 확실하다.
본 발명의 응용 범위는 이하의 상세한 설명에 드러난다. 그러나, 도면 및 특정예를 동반한 상세한 설명은 단지 바람직한 실시예를 설명하기 위한 것이며, 보호 범위 내의 다양한 변형례 및 수정예는 상세한 설명을 기초로 당업자들에게 명확해질 것이다.
도 1a는 본 발명에 따른 전해 구리 도금에 의해 채워진 홈의 주사전자현미경(SEM) 사진이며,
도 1b는 본 발명의 따른 전해 구리 도금에 의해 단지 절반이 채워진 홈의 SEM 사진이고,
도 2는 종래 기술에 따른 무전해 구리 도금에 의해 채워진 홈의 SEM 사진이다.
본 발명은 도핑된 반도체 재료의 웨이퍼와 같은 본체를 기초로 하며, 그 정면에 매립된 접점이 마련된 형태의 광기전력의 매립 그리드 태양 전지의 개선에 관한 것이다. 본 발명은 또한 이러한 태양 전지의 제조 방법의 개선에 관한 것이다.
바람직한 실시예에 따르면, 태양 전지는 활성 반도체 소자와 같은 도핑 실리콘으로 제조된다. 일반적으로, 이는 통상 150 x 150 ㎜의 정사각형 형상 또는 직경 150 ㎜의 원형의 두께가 약 250 내지 400㎛인 실리콘 웨이퍼 형상이다. 그 실리콘은 (단결정으로 알려진) 단일 결정 또는 (다결정으로 불려지는) 많은 수의 작은 결정을 포함할 수 있다.
통상적으로 사용되는 실리콘 웨이퍼는 p-형 실리콘 웨이퍼를 포함한다. 웨이퍼의 광입사면은 이를 n-형으로 만들고 태양 전지의 활성 구성 요소인 기본 p/n 접합을 생성하도록, 800 내지 900℃에서 POCl3과 같은 인 화합물을 사용하여 도핑된다.
빛에 의해 생성된 자유 전자가 태양 전지로부터 멀리 운반될 수 있도록, 금속 접점은 빛이 입사되는 정면(n-형 표면)과 배면(p-형 표면)에 부착된다. 정면에서, 빛이 실리콘 안으로 통할 수 있도록 그 표면의 최소 영역을 접점이 덮는 것이 중요하다.
이는, 소위 매립 그리드 태양 전지에 있어서, 미국 특허 제4,726,850호 및 제4,748,130호에 개시된 바와 같은 태양 전지 웨이퍼의 정면에 그리드 패턴으로 새겨진 홈 내에 매립되는 전기 전도성 재료에 의해 보장된다. 홈 내의 매립된 전도 성 재료는 전기 전도성의 그리드 라인 부재의 패턴을 형성한다.
이 그리드 라인 부재는 가능한 좁게 하여, 이 그리드 라인 부재에 의해 차폐되는 광입사면의 부분을 최소화하여야 한다. 차폐되는 광입사면의 비율이 작을수록, 태양 전지의 성능은 보다 향상된다. 전지의 성능은 통상적으로 표준 테스트 조건에서 전기 에너지 출력을 총 입사 태양광 에너지로 나눈 효율의 항으로 측정한다.
홈을 정면에 새기기 전에, 이 면에는 광투과성이며 무전해 도금에 대해 촉매 작용을 하지 않는 전기 절연층의 상면 코팅이 마련된다. 이 코팅은 반사 방지층으로 작용한다. 본 발명과 관련하여, 전기 절연층은 유전(비전도성) 층이 광입사 정면의 원하지 않는 영역에서의 금속 도금을 방지하기 때문에 더욱 중요하다. 바람직한 실시예에서, 전기 절연층은 실리콘 표면 상의 실리콘 질화물 코팅이다. 대안적인 전기 절연층은 실리콘 이산화물일 수 있다.
본 발명의 바람직한 실시예에서, 홈은 레이저를 이용하여 웨이퍼의 정면에 새긴다. 대안으로, 홈은 다이아몬드 톱을 사용하여 기계적으로 형성될 수 있다. 또 다른 대안은 화학적으로 에칭된 홈 또는 플라즈마 에칭된 홈을 포함한다.
상기 홈은 깊이가 광입사면에서부터 20 내지 50㎛이며, 이로 인해 절연 실리콘 질화물층을 통하여 반도체 본체 안으로 통과한다. 그 폭은 광입사면의 높이에서 10 내지 30㎛이다. 이러한 식으로, p-형 실리콘이 홈 내에 노출될 수 있으며, 그런 경우에 n-형 실리콘을 획득하여 p-n 접합을 회복시키도록 홈 내측의 표면을 도핑할 필요가 있다.
본 발명의 본질적인 특징은 금속 접점을 형성한다는 점, 특히 정면 상의 홈에 매립된 그리드 라인 부재를 마련한다는 점이지만, 다른 바람직한 실시예에서는 또한 배면에 접점을 마련할 수 있다. 이러한 전기 전도성의 금속 접점의 형성은 또한 금속화로 불려진다.
전술한 미국 특허 제4,726,850호 및 제4,748,130호에 따라 제조된 상업용 매립 그리드 태양 전지에서, 그리드 라인 부재는, 무전해 니켈 도금에 의해 얇은(통상 0.1㎛) 니켈 시드층을 증착하고 그 니켈 층을 불활성 분위기(질소, 아르곤 또는 형성 가스)에서 통상 400℃의 온도로 실리콘 표면상에 소결하여, 큰 기계적 접착으로 실리콘에 대한 옴 접촉(ohmic contact)을 생성함으로써 마련된다. 니켈의 얇은 시드층의 상부에는 약 0.1㎛의 니켈 베이스층이 무전해 도금에 의해 증착된다. 그 후에, 그리드 라인 부재의 주요 전기 전도 부분이 무전해 구리 도금에 의한 주요 구리 전도체(통상 5㎛)의 증착으로 마련된다. 이러한 상업적 방법에 따라 마련되는 무전해 구리 도금된 홈의 SEM 사진이 도 2에 도시되어 있다. 그 홈에 인접한 표면 또한 오버 도금이 형성되어 광입사면의 일부가 차폐되어 있다는 것을 도 2로부터 알 수 있다. 또한, 그 홈은 단면의 중앙부에 공극이 있기 때문에 접점을 형성하는 구리로 채워지지 않는다. 그러한 공극 부분은 그리드 라인 부재의 전기 전도성을 감소시킨다.
또한, 도금 처리 중에 형성된 공극은 제조 단계 후의 테스트 공정에서 검출이 곤란하거나 불가능하다는 감춰진 문제점을 부여할 수 있다. 부식성 도금 용액이 그 공극 내에 포집되거나 둘러싸여, 세정으로 제거하는 것이 어렵거나 불가능할 수 있다. 그러한 도금 용액은 나중에 누출될 수 있으며, 이는 접점, 땜납 등을 부식시킴으로써 태양 전지를 변색시키고, 심지어 손상시킬 수 있다.
본 발명에 있어서, 금속화는 상업적인 방법과 같은 방식으로 먼저 무전해 니켈의 얇은 시드층을 도포하고, 이어서 소결함으로써 달성된다. 이어서, 약 2㎛의 비교적 두꺼운 니켈 베이스층이 상기 시드층의 상부에 무전해 증착 처리에 의해 증착된다. 이 베이스층은 후속하는 구리 도금을 위한 전도체로서 작용하며, 또한 그 두께에 따라서는 실리콘 안으로의 구리 확산에 대한 장벽으로 기능을 할 수 있다. 최종적으로, 홈은 전해 구리 도금으로 채워진다. 도 1a로부터 알 수 있는 바와 같이, 이제 공극 없이 그리고 광입사면에 오버 도금 형성 없이 홈을 채우는 것이 가능하다.
상기 두 가지의 무전해 도금 단계는 서로 상이하다. 따라서, 시드층의 목적은 후속하는 도금에서 촉매 작용하는 시드뿐만 아니라 실리콘에 대한 접점을 생성하는 것이다. "시드층"이라는 용어를 노출된 실리콘 표면을 덮는 연속된 층으로 이해해서는 안된다. 따라서, 대게는 노출된 실리콘 표면상에 분포된 금속 "입자(grain)" 클러스터(cluster)의 배열에 불과할 것이다. 각 클러스터는 후속한 베이스층의 무전해 도금을 위한 촉매 작용의 시드가 될 것이며, 그 베이스층은 실질적인 연속층이다. 니켈 시드층의 마련을 위해 적절한 시스템으로 EnthoneTM-OMI로부터의 AL100 배스가 있다.
상기 베이스층은 후속하는 전해 구리 도금 단계에서는 캐소드로서, 그리고 최종 태양 전지에서는 실리콘과 접점 형성 재료 사이의 접점 부재로서 기능을 하는 높은 전도성의 층이어야 한다. 이는 최종 무전해 증착 시에 낮은 함량의 인을 사용함으로써 보장된다. 또한, 상기 베이스층은 기계적 내부 응력이 낮아야 한다. 베이스층의 배스가 취급 및 조작하기에 안정하고 용이하다면 바람직할 것이다. 니켈 베이스층의 마련을 위해 적절한 낮은 인, 낮은 온도, 고속의 무전해 처리는 EnthoneTM-OMI로부터의 EnplateTM Ni 429 E 배스가 있다.
무전해 니켈의 얇은 시드층을 먼저 도포하는 것은 공지의 상업적 방법과 본 발명에 따른 방법에서 공통적이다. 이 단계는 무전해 도금을 위해 촉매 작용을 하는 표면을 요구한다. 그러한 촉매 작용 표면은 홈 내의 노출된 실리콘 표면인 반면에, 광입사면의 실리콘 질화물층은 무전해 도금을 위한 촉매 작용이 없다. 전해 구리 도금 단계에서 사용되는 전해 도금 장치의 클램핑 지그에 대한 양호한 접촉을 보장하기 위해, 시드층이 도포되기 전의 홈의 적어도 일단부에 인접한 실리콘 웨이퍼의 가장자리 중 적어도 하나에 노출된 실리콘 표면이 마련된다. 이러한 식으로, 시드층은 홈 내에 뿐만 아니라 상기 가장자리 또는 복수의 가장자리 상의 노출된 표면에 도포된다. 이러한 식으로, 시드층 상부의 베이스층은 홈의 표면 및 가장자리 또는 복수의 가장자리를 모두 연통 방식으로 덮어 일체화된 전기 전도성 층이 될 것이다.
일반적인 전지 처리 순서에서, 실리콘 질화물이 또한 웨이퍼의 가장자리 둘레에 코팅될 수 있다. 전기 절연 실리콘 질화물이 적절한 위치에 남겨지게 되면, 웨이퍼에 대한 전기적 접촉을 불량하게 할 것이다. 따라서, 실리콘 표면을 노출시키기 위해, 실리콘 질화물은 웨이퍼의 가장자리로부터 예를 들면 C2F6-산소 플라즈마로 플라즈마 에칭함으로써 제거된다. 웨이퍼는 "동전처럼 쌓아져(coin-stacked)", 웨이퍼의 단지 가장자리만을 플라즈마에 노출시키게 된다. 연마 또는 고속 워터 제트 방법을 비롯하여, 실리콘 질화물을 제거하기 위한 기타 기법들이 고려될 수 있다.
전술한 바와 같이, 노출된 Si 가장자리는 먼저 시드층으로 도금되며, 이어서 무전해 도금 니켈의 더 두꺼운 베이스층으로 도금된다. 후속 단계에서, 웨이퍼의 그러한 니켈 도금된 가장자리는 전해 구리 도금 처리 중에 도금 지그에 대한 양호한 전기 접촉을 형성한다.
무전해 니켈 도금 후에, 황화 구리(CuSO4.5H2O) 및 황산(H2SO4)을 기초로 한 통상의 전해조를 사용하며, 레벨링 첨가제와 억제용 첨가제를 더 포함하고 실질적으로 일정한 전지 전압을 사용하는 전해 구리 도금 처리 시에 상기 홈이 채워진다.
본 발명의 방법에서 유용한 것으로 알려진 레벨링 첨가제(레벨러)는 티오카르바미드기[-C(S)-NH-] 또는 이에 상응하는 상호 변이성의 메르캅토형을 함유하는 화합물을 포함한다. 이러한 화합물의 예로서, 1-에틸티오유레아, 1,3-디에틸티오유레아, 1-페닐티오유레아 등(예를 들면, 미국 특허 제3,682,788호 참조) 및 2-이미다졸리딘티온, 2-티아졸리딘티온, 2-피리미딘티올 등(예를 들면, 미국 특허 제3,542,655호 참조) 같은 티오유레아 및 이것의 유도체가 있다.
본 발명의 방법에서 레벨링 첨가제로 유용한 화합물의 다른 형태에는, 예를 들면 야누스 그린, 야누스 블랙, 넵튠 블루 등으로 알려진 화합물의 페나조늄 염료와 같이 비교적 고분자량을 갖는 양이온(cation)이 있다. 또한, 폴리머성 페나조늄 화합물은 매우 강한 레벨링 특성을 갖는 것으로 나타났다. 이들의 예에는, 폴리(6-메틸-7-디메틸아미노-5-페닐-페나조늄 황산염), 폴리(2-메틸-7-디메틸아미노-5-페닐-페나조늄 황산염), 폴리(2,5,8-트리페닐-7-디메틸아미노-5-페닐-페나조늄 황산염)이 포함된다. 또한, 폴리알킬렌 이민과 같은 임의의 양이온성 폴리머, 2-비닐피리딘 및/또는 2-메틸-5-비닐페리딘의 폴리머 및 코폴리머가 본 발명의 방법에서 레벨링 첨가제로 유용하다.
알킬기가 통상 1 내지 5개의 탄소 원자를 포함하고 있는(미국 특허 제3,798,138호 참조), N,N-디알킬-디티오카르밤 산-n-프로필에스테르-ω-나트륨 술포네이트 및 N-알킬-디티오카르밤 산-n-프로필에스테르-ω-나트륨 술포네이트와 같은 디티오카르밤 산의 유도체가 또한 본 발명의 방법에 따른 레벨링 첨가제로 유용하다.
본 발명의 방법에서 전술한 화합물의 농도는 통상 0.001g/ℓ 내지 0.05g/ℓ 범위이다. 그러나, 디티오카르밤 산은 상당히 높은 농도로 사용될 수 있다. 전술한 화합물 중 가장 강력한 레벨러는 페나조늄 화합물이다.
애노드에 근접한 영역(예를 들면, 홈의 상측 연부)에서 오버 도금을 방지하기 위해, 억제용 첨가제(억제제)가 본 발명의 방법에 사용되는 전해조에 더 포함된다. R1-S-S-R2 형태의 무기 이황화물(R1, R2는 동일하거나 상이할 수 있는 알킬 술포네이트기)이 억제용 첨가제로 매우 유용하다는 것이 발견되었다. 본 발명의 방법에서 유용한 억제용 첨가제의 예로서, 비스(나트륨프로필술폰 산)이황화물이 있다. 이 억제용 첨가제의 농도는 통상적으로 10 내지 20㎎/ℓ 범위이다.
선택적으로, 캐리어 광택제가 본 발명의 방법의 배스 조성 내에 포함될 수 있다. 캐리어 광택제의 특성은 균일하며 작은 입자의 광택 증착물을 제공함으로써, 명암뿐만 아니라 기타 첨가제의 성능을 개선한다. 산소를 함유하는 고분자량(1000 내지 20,000의 분자량)의 화합물의 그룹이 우수한 광택 특성을 제공하는 것으로 나타났다. 이 그룹은 폴리비닐 알콜, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 알킬페놀폴리클리콜에테르(알킬기는 통상 옥틸, 노닐 또는 도데실임), 폴리에틸렌-폴리플로필렌글리콜 블록 폴리머, 그리고 마지막으로 에틸렌 산화물 및 프로필렌 산화물의 코폴리머를 포함한다. 이들 특정 캐리어 광택제가 포함되는 경우, 그 농도는 0.001 내지 1g/ℓ 정도이다.
홈에 인접한 표면이 실리콘 질화물의 전기 절연층을 구비한다는 점과 첨가제의 사용으로 인해, 홈을 전해 구리 도금 기법으로 공극 및 오버 도금 형성 없이 채우는 것이 가능하다. 통상적인 전해 처리는 주어진 선택 전류 밀도에서 행해진다. 본 발명에 의해, 0.5 내지 5V 또는 그 이상, 바람직하게는 0.8 내지 3V, 보다 바람직하게는 1 내지 2V와 같은 일정한 전지 전압이 사용되며, 이는 증착물이 성장함에 따라 초기 전류 밀도가 급속하게 낮아지거나 상승한다는 것을 의미한다.
바람직한 실시예에서, 웨이퍼에 마련된 홈은, (i) 광입사면의 대부분에 걸쳐 서로 일정 간격을 두고 분포된 복수 개의 거의 평행한 홈으로 이루어진 제1 그룹과, (ii) 상기 제1 그룹의 홈(i)을 가로지르면서 좁게 간격을 두고 배치된 홈들의 하나 이상의 묶음의 제2 그룹을 포함한다. 이 경우에, 금속화 단계는 매립된 전도체의 대응하는 제1 그룹과, 매립된 전도체의 대응하는 제2 그룹을 제공하며, 제2 그룹의 전도체는 제1 그룹의 매립된 전도체에 대한 교차 지점에서 전기적으로 연결된 하나 이상의 묶음의 버스 바아(bus-bar)를 형성한다. 이러한 패턴의 매립 전도체 또는 그리드 라인 부재는 전도에 대해 이점을 가지며, 따라서 태양 전지에서 생성된 전류의 이용에 이점이 있다.
적어도 하나의 단부에서의 하나 이상의 홈 내의 반도체 재료의 노출된 표면은 금속화 전의 적어도 하나의 인접한 노출 가장자리 표면의 적어도 일부까지 연장하는 것이 바람직하다. 이러한 식으로, 단계 (e) 및 (f)에서 마련된 시드층 및 전기 전도성 베이스층은 각각 홈 내의 노출된 표면뿐만 아니라 가장자리 상의 연통하는 노출 표면상에 도포될 것이다. 이는 홈 내에 형성된 베이스층과 가장자리의 상기 부분에 형성된 베이스층 간에 전기적 접촉을 보장하며, 이는 다시 전해 구리 도금 단계 (g)에서 사용되는 전해 도금 장치의 클램핑 지그로부터 상기 가장자리 상의 베이스층을 통해 홈 내의 베이스층으로의 양호한 전기적 접촉을 보장한다.
이미 전술한 바와 같이, 태양 전지에는 또한 배면 상에 접점이 마련된다. 웬햄 및 그린의 특허(미국 특허 제4,748,103호 및 제4,726,850호)에 따라 제조된 전술한 상업적 매립 그리드 태양 전지에서, 그러한 배면 접점은 증발에 의해 웨이퍼 배면 상에 알루미늄을 증착하고, 이어서 금속화 단계 전에 소결함으로써 마련된다. 이러한 방식에서, 무전해 니켈 및 구리 도금은 또한 최종 배면 접점인 배면 상의 알루미늄 증착물을 덮을 것이다. 배면 상의 소결된 알루미늄 코팅의 활성화 를 위한 산세척(pickling) 단계는 전체 금속 적용 범위를 원하는 경우라면 도금 처리에 앞서 선택적으로 실행될 수 있다. 이러한 활성화는 소결된 알루미늄 산화물을 HF 및 H2SO4의 혼합물로 에칭하는 것을 포함하는 특별한 전처리에 의해 이루어질 수 있다.
본 발명의 바람직한 실시예에서, 금속화에 대한 본 발명의 원리는 또한 배면에도 사용된다. 따라서, 본 발명의 방법은, 단계 e)에서의 시드층의 도포에 선행하는 단계에서 알루미늄 코팅이 배면상에 마련된 반도체 본체를 사용하여 실행될 수 있다. 이러한 경우, 알루미늄 코팅은 선택적으로 활성화되며, 단계 (e+f+g)는 알루미늄 코팅상에 시드층의 도포, 베이스층의 도포, 접점 재료 증착물의 도포를 각각 더 포함한다. 이러한 식으로, 홈, 가장자리, 그리고 배면 상의 전기 전도성 베어스 층은 단계 (f)에서 일체화된 전기적 통전 유닛으로서 형성되며, 단계 (g)에서 접점 형성 재료가 일체화된 전기적 통전 증착물로서 홈 내에, 가장자리(들) 상에, 그리고 배면 상에 증착된다. 금속화 단계 후에, 단계 (e+f+g)에서 형성된 가장자리(들) 상의 전기 전도성 층의 일부를 제거하여, 반도체의 2개의 양측의 주면 상의 전기 접점들 간에 가장자리 상의 전기 전도성 층을 통한 단락을 제거해야 한다.
전기적 단락을 피하도록 도금 후에 태양 전지의 가장자리의 금속(니켈 및 구리 층)을 제거하는 바람직한 방법은 웨이퍼의 가장자리로부터 약간, 통상은 1㎜ 떨어져 웨이퍼의 두께의 약 1/3 정도로 정면 또는 배면에 홈을 레이저로 새기는 것이다. 전지의 금속화된 가장자리는 이어서 가장자리 스트립을 잘라냄으로써[틈을 냄 으로써(cleaving)] 제거된다. 기계적 연마 또는 반응성 플라즈마 에칭을 비롯하여, 가장자리로부터 금속을 제거하는 다른 방법이 고려될 수 있다.
(i) 광입사면의 대부분에 걸쳐 서로 일정 간격을 두고 분포된 복수 개의 거의 평행한 홈으로 이루어진 제1 그룹과, (ii) 상기 제1 그룹의 홈(i)을 가로지르면서 좁게 간격을 두고 배치된 홈들의 하나 이상의 묶음의 제2 그룹을 포함하는 2개의 그룹의 홈을 구비하며, 대응하는 제2 그룹의 전도체는 제1 그룹의 매립 전도체에 전기적으로 연결된 하나 이상의 묶음의 버스 바아를 형성하는 전술한 실시예에서, 전해 도금 단계는, 제2 그룹의 하나 이상의 홈과 연통하는 가장자리들 중 하나의 가장자리 상의 전기 전도성 층에 지그가 클램핑되며, 반도체 본체가 도금 단계 (g) 중에 전해조로부터 상승 및 그 전해조 안으로 하강하여 상기 가장자리 상의 전기 전도성 층으로부터 멀리 떨어져 위치하는 제1 그룹의 홈들이 상기 가장자리에 더 근접한 제1 그룹의 홈들에 비해 전해조에 장기간 잠기게 하는 것과 같은 조건하에서 실시될 수 있다. 이로 인해, 동일한 침지 시간의 경우에는 보다 큰 증착이 이루지는 지그에 대해 근접한 부분들 보다 지그에 대해 멀리 있는 홈 표면 부분들이 긴 시간 동안 침지될 것이기 때문에 홈 내에 원하는 균일한 증착물을 보장한다.
반도체 재료의 본체는 도핑된 실리콘으로 제조하는 것이 바람직하다. 그러나, 임의의 반도체 재료가 본 발명의 태양 전지에 사용될 수 있다. 기타 반도체 재료의 예로서, 갈륨 비화물, 인듐 인화물, 구리 인듐 셀레나이드, 아연 산화물이 있다.
시드층은 후속하는 금속화 단계를 위한 시드로 작용한다. 바람직한 시드층 은 니켈 또는 그 합금으로 형성된다. 시드층을 위한 기타 가능한 금속의 예로서, Pd, Au, Ag, Co, Sn, 및 그 합금들을 포함한다.
반도체 재료 안으로의 확산에 의한 구리의 이동이 태양 전지의 "수명 킬러"이기 때문에, 베이스층은 그러한 이동에 대한 불활성 장벽으로 작용할 수 있다. 또한, 베이스층은 충분한 전도성이 있어야 하며, 낮은 기계적 내부 응력을 가져야 하고, 열응력에 저항하기에 충분한 연성을 나타내어야 한다. 시드층과 관련하여 바람직한 베이스층은 니켈 또는 그 합금으로 이루어진다. 베이스층을 위한 기타 가능한 재료의 예로서, Pd, Au, Ag, Co, Sn, 및 그 합금들을 포함한다.
매립 전도체로서 홈을 채우는 접점 형성 재료는 높은 전도성을 갖는 재료여야 한다. 이를 위해, 바람직한 재료는 구리이다.
본 명세서에서, 바람직한 실시예에 따른 무전해 니켈 도금과 관련하여 두 가지의 무전해 도금 단계가 주로 기재되어 있다. 그러나, 시드층 및 전도성 베이스층으로서 양호한 특성을 갖는 적절한 금속을 각각 사용하는 다른 무전해 금속 도금 또한 고려될 수 있다. 그러한 대안적 금속의 경우에, 배스의 조성을 비롯한 도금 조건은 해당 금속에 대해 조정되어야 한다. 그러한 조정은 당업자의 능력 내에 있으며, 적절한 배스 시스템을 시중에서 입수할 수 있다. 대안적인 금속의 예로서, Pd, Au, Ag, Co, Sn, 그리고 Ni과의 합금을 비롯한 그 합금들을 포함한다.
마찬가지로, 전해 도금 또한 현재 바람직한 실시예인 전해 구리 도금과 관련하여 기재되어 있다. 그러나, 양호한 전기 전도 특성을 갖는 금속을 사용하는 다른 전해 금속 도금이 고려될 수 있다. 그러한 대안적 금속의 경우, 배스의 조성을 비롯한 도금의 조건은 해당 금속에 대해 조정되어야 한다. 레벨링 첨가제 및 억제용 첨가제의 선택을 비롯한 그러한 조정은 당업자의 능력 내에 있으며, 적절한 배스 시스템을 시중에서 입수할 수 있다. 접점 형성 재료를 위한 대안적인 금속의 예로서, Au, Ag, Sn 및 Ni를 포함한다.
예
시작 재료
라운드진 모서리를 갖는 약 13 x 13㎝의 정사각형 형태이고 두께는 300㎛인 도핑된 p-형의 통상적인 실리콘 웨이퍼가 사용되었다. 이러한 웨이퍼는 예를 들면 바이어 솔라 게엠베하(Bayer Solar GmbH) 또는 피브이 실리콘 게엠베하(PV Silicon GmbH)에 의해 시판되고 있다.
p-도핑 및 SiN x 증착
그 웨이퍼는 에칭되고 조직화되며(textured) (그 웨이퍼를 90℃ 정도의 온도에서 염기, 물, 산, 그리고 물에 연속하여 담금으로써) 세정되었다. 이어서, 정면, 즉 광입사면은 백 투 백(back-to-back) 방식으로 웨이퍼를 쌓아 약 800 내지 900℃의 석영 관상로(tube furnace)에서 POCl3으로 처리하여, 정면에 n-형 도핑 실리콘 층을 마련하였다. 그 후에, 실리콘 질화물이 저압하의 800 내지 900℃의 제2 석영 관상로에서 디클로로실린+NH3 가스를 사용하는 LPVCD(저압 화학 기상 증착)에 의해 증착되어, 웨이퍼의 정면 및 가장자리 상에 실리콘 질화물(SiNx)의 층을 얻었다. 이 실리콘 질화물층은 전기적으로 절연이며, 광투과성이고, 무전해 도금을 위 한 촉매 작용이 없으며, 태양 전지를 위한 반사 방지 코팅으로 작용한다.
이어서, 웨이퍼는 상기 면을 보호하고 가장자리가 드러나도록 동전처럼 쌓고(coin stacked), C2F6+산소를 사용하여 플라즈마 에칭함으로써 실리콘 질화물층을 제거하여 가장자리를 노출시켰다.
배면은 플라즈마 에칭에 의해 노출되었다.
레이저 구루빙(laser grooving)
그 후에, 복수의 홈이 실리콘 질화물층을 통과하여 정면에 레이저로 새겨져 홈의 그리드를 형성하였다. 각 홈은 20㎛의 폭과 30㎛의 깊이를 갖는 직사각형 부분과, 총 깊이가 40㎛가 되게 하는 바닥의 V 또는 U자형 단면을 포함하는 횡단면을 갖는다. 홈의 패턴은 정면에 걸쳐 분포된 80개의 평행한 홈(1.5㎜의 피치)의 제1 그룹과, 서로로부터 약 6㎝의 거리를 두고 2개의 묶음으로 결합되고 제1 그룹에 대해 직각인 홈들의 제2 그룹을 포함한다. 각 묶음은 약 1.5 내지 2㎜의 폭 내에 14개의 평행한 홈을 포함한다.
레이저로 새긴 홈들은 서브미크론의 실리콘 질화물층과 n-형 실리콘을 통과하는 데, 이는 홈 내의 실리콘이 주로 p-형 실리콘이라는 것을 의미한다.
n-형 실리콘을 형성하기 위해, 50℃ 정도의 온도에서 염기, 물, 산 및 물에 웨이퍼를 담금으로써, 먼저 상기 홈들을 에칭하였다. 이어서, 홈 내의 표면은 약 1000℃의 석영 관상로에서 POCl3으로 처리하여, 홈 내에 n-형 도핑 실리콘 층을 마련하였다.
알루미늄 증착
알루미늄 증착물은 PVD(물리 기상 증착)에 의해 배면상에 마련되었고, 그 증착물은 석영 관상로에서 700℃로 소결되었다.
시드층
무전해 니켈의 시드층은 EnthoneTM-OMI로부터의 타입 AL100 배스를 사용하여 홈 내의 노출된 표면, 가장자리, 그리고 배면 상에 도금되었다. 그 시스템은 6g/ℓ의 함량의 Ni2+와 20g/ℓ의 함량의 하이포아인산 나트륨을 구비하며, 추가로 착화제(complexing agent)와 완충제를 더 포함하는 니켈 황산염계 용액이다. 이 용액의 pH는 수산화물 용액을 사용하여 9.7 내지 10으로 조정되었으며, 도금 처리는 50 내지 51℃에서 100초간 실시되었다. 도금된 시드층의 두께는 약 0.1㎛이었다. 이어서, 그 시드층은 질소의 불활성 분위기에서 400℃로 실리콘 표면에 소결시켰다.
전기 전도성 베이스층
무전해 니켈의 전기 전도성 베이스층은 EnthoneTM-OMI로부터의 EnplateTM Ni 429 E 배스를 사용하여 시드층의 상부에 도금되었다. 그 시스템은 6g/ℓ의 함량의 Ni2+와 20g/ℓ의 함량의 하이포아인산 나트륨을 구비하며, 추가로 착화제(20g/ℓ), 안정제 및 완충제를 더 함유하는 니켈 황산염계 용액이며, 도금 처리는 75 내지 78℃, pH 6.0 내지 6.2에서 12분간 실시되었다. 도금된 베이스층의 두께는 약 2㎛이었다.
전해 구리 도금
제2 그룹의 홈, 즉 2개의 묶음의 홈을 형성하는 홈의 일단부에 인접한 가장자리 중 하나의 가장자리에 마련된 니켈 층을 클램핑하는 캐소드 지그에 각 웨이퍼를 고정시켰다. 니켈 층위로, EnthoneTM-OMI로부터의 UBACTM ER 배스를 사용하여 2볼트의 일정한 전지 전압으로 약 6분간 구리 도금하였다. UBACTM ER 배스의 용액은 180 내지 240g/ℓ의 구리 황산염(CuSO4.5H2O), 45 내지 90g/ℓ의 황산(H2SO 4), 20 내지 80㎎/ℓ의 염소 이온(Cl-), 1.5 내지 2.5㎖/ℓ의 UBACTM ER M 광택제 및 0.1 내지 0.5㎖/ℓ의 UBACTM ER L 광택제를 함유한다. 이 시스템의 광택제는 억제용 첨가제로 작용하는 R1-S-S-R2 형태의 무기 황 화합물(R1, R2는 알킬 술포네이트기)과, 레벨링 첨가제로 작용하는 페나조늄 염료와, 마지막으로 대략 2000의 분자량을 갖는 에틸렌 산화물과 프로필렌 산화물의 블록 코폴리머 형태의 캐리어 광택제를 포함한다.
도금에 의해, 홈은 도 1a에 도시되어 있는 바와 같이 구리로 완전히 채워졌고, 구리의 층이 배면과 가장자리에 증착되었다.
본 발명의 처리에 의해 채워졌으며, 그 처리를 중간 정도에서 중지시킨 홈의 SEM 사진인 도 1b는 홈의 충전이 본질적으로 상기 홈의 바닥으로부터 진행한다는 것을 보여준다. 이와 달리, 종래 기술의 무전해 처리에 의해 채워진 홈의 SEM 사진인 도 2는 홈의 충전이 광입사면에 오버 도금외에도 공극의 형성을 수반하는 것을 보여준다.
레이저 가장자리 격리(laser edge isolation)
가장자리 상의 원하지 않는 전기 전도성의 니켈 및 구리 증착물은 파괴 및 후속된 절단선으로 기능을 하는 홈을 레이저로 새김으로써 제거되었다. 이러한 식으로, 정면의 매립된 구리 접점과 배면의 구리 접점 간의 단락을 제거하였다. 태양 전지의 테스트는 16.5%의 효율을 입증하였다.
얻어진 웨이퍼는 태양 전지 패널을 형성하도록 직렬로 연결될 수 있다.
본 발명의 전술한 상세한 설명이 수많은 방식으로 변형될 수 있다는 것은 명백하다. 그러한 변형례를 본 발명의 범위에서 벗어나는 것으로 간주하여서는 안되며, 당업자들에게 명백한 모든 변형례는 또한 이하의 청구 범위의 보호 범위에 의해 포함되는 것으로 간주하여야 한다.

Claims (17)

  1. 매립 그리드 태양 전지(buried grid solar cell)의 하나 이상의 접점을 금속화(metallising)하는 방법으로서, 상기 매립 그리드 태양 전지는 도핑된 반도체 재료의 본체를 구비하며, 상기 본체는 광입사면과 배면을 형성하는 2개의 양측 주면을 구비하고, 이들 광입사면과 배면 모두에는 하나 이상의 전기 접점이 마련되며, 상기 본체는 상기 양측 주면들 사이에 하나 이상의 가장자리를 더 구비하고, 상기 광입사면의 하나 이상의 전기 접점은 전도성 재료를 상기 광입사면에서 반도체 재료 안으로의 하나 이상 홈의 패턴 내에 배열함으로써 형성되며, 상기 금속화 방법은
    a) 광투과성이 있으며 무전해 도금을 위한 촉매 작용을 하지 않는 전기 절연층 및 p-n 접합을 광입사면 상에 구비하는 반도체 본체를 제공하는 단계와,
    b) 상기 하나 이상의 가장자리에 노출된 표면을 마련하는 단계와,
    c) 상기 광입사면에서부터 상기 절연층을 통과하여 상기 반도체 본체 안으로 20 내지 50㎛의 깊이와, 상기 광입사면의 높이에서 10 내지 30㎛의 폭을 갖는 하나 이상의 홈을 마련하는 단계와,
    d) 상기 홈 내의 표면 아래의 재료에 p-n 접합을 다시 생성하도록 단계 c)에서 얻어진 홈 내의 노출된 재료를 도핑하는 단계와,
    e) 무전해 도금하고, 이어서 소결시킴으로써 상기 홈 내의 노출된 반도체 재료 상에 시드층을 도포하는 단계와,
    f) 단계 e)에서 얻어진 시드층의 상부에 무전해 도금함으로써 전기 전도성 베이스층을 도포하는 단계와,
    g) 레벨링 첨가제(leveling additive), 억제용 첨가제(suppressing additive)를 더 포함하는 전해조를 사용하고 일정한 전지 전압을 사용하여 전해 도금함으로써, 상기 홈을 전기 전도성의 접점 형성 재료로 채우는 단계
    를 포함하는 것인 금속화 방법.
  2. 제1항에 있어서, 상기 단계 (c)에서 마련된 홈은
    (i) 광입사면의 일부분 또는 전체에 걸쳐 서로 일정 간격을 두고 분포된 복수 개의 평행한 홈으로 이루어진 제1 그룹과,
    (ii) 상기 제1 그룹의 홈(i)보다 좁은 간격으로 배치되고 제1 그룹의 홈을 가로지르는 홈들의 하나 이상의 묶음의 제2 그룹을 포함하며,
    단계 (e+f+g)에서 마련된 재료는 대응하는 제1 그룹의 매립 전도체(embedded conductors)와, 대응하는 제2 그룹의 매립 전도체를 형성하며, 제2 그룹의 전도체는 제1 그룹의 매립 전도체에 전기적으로 연결된 하나 이상 묶음의 버스 바아(bus-bar)를 형성하는 것인 금속화 방법.
  3. 제1항에 있어서, 적어도 하나의 단부에서의 하나 이상의 홈 내의 반도체 재료의 노출된 표면은 적어도 하나의 인접한 노출된 가장자리 표면의 적어도 일부분까지 연장하며, 이와 같이 연통하는 노출 표면상에 상기 단계 (e) 및 (f)에서 각각 마련된 시드층 및 전기 전도성 베이스층이 도포되어, 홈 내에 형성된 베이스층과 상기 노출된 가장자리 표면의 일부분에 형성된 베이스층 간에 전기적 접촉을 보장하여, 상기 단계 (g)에서 사용되는 전해 도금 장치의 클램핑 지그로부터 상기 가장자리 상의 베이스층을 통해 홈 내의 베이스층으로의 양호한 전기적 접촉을 보장하는 것인 금속화 방법.
  4. 제3항에 있어서, 상기 단계 (e)에 선행하는 단계에서 알루미늄 코팅이 배면 상에 제공된 반도체 본체를 사용하고,
    상기 알루미늄 코팅은 알루미늄 산화물 층을 에칭함으로써 선택적으로 활성화되며,
    상기 단계 (e+f+g)는 시드층, 베이스층, 그리고 접점 형성 재료의 증착물을 각각 상기 알루미늄 코팅 상에 도포하는 단계를 더 포함하고, 상기 홈, 가장자리, 그리고 배면 상의 전기적으로 통전하는 베이스 층은 상기 단계 (f)에서 형성되며, 상기 홈 내의, 가장자리 상의, 그리고 배면 상의 접점 형성 재료의 전기적으로 통전하는 증착물은 상기 단계 (g)에서 형성되고, 상기 단계 (e+f+g)에서 형성된 가장자리(들) 상의 전기 전도성 층의 일부를 제거하여, 반도체의 2개의 양측 주면 상의 전기 접점들 간에 가장자리 상의 전기 전도층을 통한 단락을 제거하는 것인 금속화 방법.
  5. 제2항에 있어서, 상기 제2 그룹의 하나 이상의 홈과 연통하는 가장자리 중 하나의 가장자리 상의 전기 전도성 층에 지그를 클램핑하며, 상기 단계 (g) 중에 상기 반도체 본체를 전해조로부터 상승 및 그 전해조 안으로 하강시켜 상기 가장자리 상의 전기 전도성 층으로부터 멀리 떨어져 위치하는 제1 그룹의 홈들이 상기 가장자리 상의 전기 전도성 층에 근접한 제1 그룹의 홈들에 비해 전해조에 장기간 침지되게 하는 것인 금속화 방법.
  6. 제1항에 있어서, 상기 홈 내의 접점 형성 재료는 전기적 절연의 광투과성 층에 오버 도금(overplating)을 형성하지 않으면서 상기 홈을 채우는 것인 금속화 방법.
  7. 제1항에 있어서, 상기 반도체 재료의 본체는 실리콘, 갈륨 비화물, 인듐 인화물, 구리 인듐 셀레나이드, 그리고 아연 산화물로 이루어진 군(群) 중 하나를 포함하는 것인 금속화 방법.
  8. 제1항에 있어서, 상기 시드층 및 상기 베이스층 중 하나 이상은 Pd, Au, Ag, Co, Sn, Ni, 및 이들의 합금으로 이루어진 군 중 하나를 포함하는 것인 금속화 방법.
  9. 제1항에 있어서, 상기 접점 형성 재료는 Cu를 포함하는 것인 금속화 방법.
  10. 광입사면과 배면을 형성하는 2개의 양측 주면을 구비한 도핑된 반도체 재료의 본체를 포함하며, 상기 광입사면과 배면 모두에는 하나 이상의 전기 접점이 마련되고, 상기 본체는 상기 양측 주면들 사이에 하나 이상의 가장자리를 더 구비하며, 상기 광입사면의 전기 접점 또는 접점들은 전도성 재료를 상기 광입사면에서 반도체 재료 안으로의 하나 이상의 홈의 패턴 내에 배열함으로써 형성되고, 광입사면에는 홈에 의해 중단되는 전기 절연의 광투과성 코팅층이 마련되며, 상기 홈은 20 내지 50㎛의 깊이와 광입사면의 높이에서 10 내지 30㎛의 폭을 가지며 홈 내의 표면을 코팅하는 시드층을 구비하고, 이 시드층의 상부에서 상기 홈은 전기 전도성 베이스층을 구비하며, 이 베이스층의 상부에서 상기 홈은 또한 공극이 없으며 전기 절연의 광투과성 층에 오버 도금을 형성하지 않는 전기 전도성의 접점 형성 재료로 채워지는 것인 매립 그리드 태양 전지.
  11. 제10항에 있어서, 상기 시드층과 전기 전도성 베이스층은 모두 무전해 도금에 의해 마련되며, 상기 전기 전도성 접점 형성 재료는 레벨링 첨가제와 억제용 첨가제를 더 포함하는 전해조에서 일정한 전지 전압을 사용하여 전해 도금함으로써 마련되는 것인 매립 그리드 태양 전지.
  12. 제10항에 있어서, 상기 반도체 재료는 실리콘, 갈륨 비화물, 인듐 인화물, 구리 인듐 셀레나이드, 그리고 아연 산화물로 이루어진 군 중 하나를 포함하는 것인 매립 그리드 태양 전지.
  13. 제10항에 있어서, 상기 접점 형성 재료는 Cu를 포함하는 것인 매립 그리드 태양 전지.
  14. 제10항에 있어서, 상기 시드층은 Pd, Au, Ag, Co, Sn, Ni, 및 이들의 합금으로 이루어진 군 중 하나를 포함하는 것인 매립 그리드 태양 전지.
  15. 제10항에 있어서, 상기 전기 전도성 베이스층은 Pd, Au, Ag, Co, Sn, Ni, 및 이들의 합금으로 이루어진 군 중 하나를 포함하는 것인 매립 그리드 태양 전지.
  16. 제10항에 있어서, 상기 반도체 재료의 본체는 도핑된 웨이퍼인 것인 매립 그리드 태양 전지.
  17. 삭제
KR1020037001923A 2000-08-14 2001-08-14 매립 그리드 태양 전지 상에 금속 접점을 증착하는 방법및 이 방법에 의해 얻어진 태양 전지 KR100870163B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00610081.2 2000-08-14
EP00610081A EP1182709A1 (en) 2000-08-14 2000-08-14 A process for depositing metal contacts on a buried grid solar cell and a solar cell obtained by the process
PCT/DK2001/000536 WO2002015282A1 (en) 2000-08-14 2001-08-14 A process for depositing metal contacts on a buried grid solar cell and a solar cell obtained by the process

Publications (2)

Publication Number Publication Date
KR20030027015A KR20030027015A (ko) 2003-04-03
KR100870163B1 true KR100870163B1 (ko) 2008-11-25

Family

ID=8174404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037001923A KR100870163B1 (ko) 2000-08-14 2001-08-14 매립 그리드 태양 전지 상에 금속 접점을 증착하는 방법및 이 방법에 의해 얻어진 태양 전지

Country Status (7)

Country Link
US (1) US6881671B2 (ko)
EP (1) EP1182709A1 (ko)
JP (1) JP2004507093A (ko)
KR (1) KR100870163B1 (ko)
CN (1) CN1257558C (ko)
AU (2) AU7960401A (ko)
WO (1) WO2002015282A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114355A (en) * 1993-03-01 2000-09-05 D'amato; Robert Methods and compositions for inhibition of angiogenesis
US6228879B1 (en) 1997-10-16 2001-05-08 The Children's Medical Center Methods and compositions for inhibition of angiogenesis
EP0963200B9 (en) 1996-11-05 2005-11-30 The Children's Medical Center Corporation Compositions for inhibition of angiogenesis comprising thalodomide and a nsaid
US6765174B2 (en) * 2001-02-05 2004-07-20 Denso Corporation Method for machining grooves by a laser and honeycomb structure forming die and method for producing the same die
US20040126548A1 (en) * 2001-05-28 2004-07-01 Waseda University ULSI wiring and method of manufacturing the same
US7893347B2 (en) 2003-10-09 2011-02-22 Helmholtz-Zentrum Berlin Fuer Materialien Und Energie Gmbh Photovoltaic solar cell
DE10347401B4 (de) * 2003-10-09 2010-04-29 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Photovoltaische Solarzelle mit metallischen Nanoemittern und Verfahren zur Herstellung
WO2005083799A1 (en) * 2004-02-24 2005-09-09 Bp Corporation North America Inc Process for manufacturing photovoltaic cells
DE102004034435B4 (de) * 2004-07-16 2007-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit einem auf mindestens einer Oberfläche angeordneten elektrischen Kontakt
US8697987B2 (en) * 2004-10-08 2014-04-15 The Boeing Company Solar cell having front grid metallization that does not contact the active layers
TW200734482A (en) * 2005-03-18 2007-09-16 Applied Materials Inc Electroless deposition process on a contact containing silicon or silicide
US7514353B2 (en) * 2005-03-18 2009-04-07 Applied Materials, Inc. Contact metallization scheme using a barrier layer over a silicide layer
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
KR20080091105A (ko) 2005-11-24 2008-10-09 뉴사우스 이노베이션즈 피티와이 리미티드 고효율 태양전지 제조
EP1955363A4 (en) * 2005-11-24 2010-01-06 Newsouth Innovations Pty Ltd SCREEN PRINTING METAL CONTACT STRUCTURE WITH SMALL SURFACE CONTENT AND METHOD
WO2007060657A1 (en) * 2005-11-25 2007-05-31 Israel Aircraft Industries Ltd. System and method for producing a solar cell array
WO2007085452A1 (de) * 2006-01-25 2007-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur präzisionsbearbeitung von substraten mittels eines in einen flüssigkeitsstrahl eingekoppelten laser und dessen verwendung
CN100576578C (zh) * 2006-04-20 2009-12-30 无锡尚德太阳能电力有限公司 制备太阳电池电极的方法及其电化学沉积装置
GB0614891D0 (en) * 2006-07-27 2006-09-06 Univ Southampton Plasmon-enhanced photo voltaic cell
JP2010507909A (ja) * 2006-10-19 2010-03-11 ソロパワー、インコーポレイテッド 光起電性フィルムの製造のためのロールツーロール電気めっき
US20080092947A1 (en) * 2006-10-24 2008-04-24 Applied Materials, Inc. Pulse plating of a low stress film on a solar cell substrate
US20080121276A1 (en) * 2006-11-29 2008-05-29 Applied Materials, Inc. Selective electroless deposition for solar cells
DE102007010872A1 (de) * 2007-03-06 2008-09-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Präzisionsbearbeitung von Substraten und dessen Verwendung
US20080302653A1 (en) * 2007-03-29 2008-12-11 Applied Materials Inc. Method And Device For Producing An Anti-Reflection Or Passivation Layer For Solar Cells
DE102007031958A1 (de) 2007-07-10 2009-01-15 Deutsche Cell Gmbh Kontakt-Struktur für ein Halbleiter-Bauelement sowie Verfahren zur Herstellung desselben
CN103280485A (zh) * 2007-12-11 2013-09-04 麦克斯纪元公司 制造光电池的方法
US20100000602A1 (en) * 2007-12-11 2010-01-07 Evergreen Solar, Inc. Photovoltaic Cell with Efficient Finger and Tab Layout
EP2279526A4 (en) * 2008-04-18 2015-11-04 1366 Tech Inc METHODS OF FORMING PATTERNS OF DIFFUSION LAYERS IN SOLAR CELLS AND SOLAR CELLS MADE THEREFROM
US7964499B2 (en) * 2008-05-13 2011-06-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor solar cells having front surface electrodes
US8388824B2 (en) * 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
DE102008063558A1 (de) * 2008-12-08 2010-06-10 Gebr. Schmid Gmbh & Co. Verfahren zur Bearbeitung der Oberfläche eines Wafers zur Herstellung einer Solarzelle und Wafer
US20100147383A1 (en) * 2008-12-17 2010-06-17 Carey James E Method and apparatus for laser-processing a semiconductor photovoltaic apparatus
US20110023952A1 (en) * 2009-07-30 2011-02-03 Evergreen Solar, Inc. Photovoltaic cell with semiconductor fingers
US8779280B2 (en) 2009-08-18 2014-07-15 Lg Electronics Inc. Solar cell and method of manufacturing the same
DE102009029558A1 (de) * 2009-09-17 2011-03-31 Schott Solar Ag Elektrolytzusammensetzung
TWI514608B (zh) 2010-01-14 2015-12-21 Dow Global Technologies Llc 具曝露式導電柵格之防溼光伏打裝置
US20110192316A1 (en) * 2010-02-05 2011-08-11 E-Chem Enterprise Corp. Electroless plating solution for providing solar cell electrode
CN102812558B (zh) 2010-02-09 2015-09-09 陶氏环球技术有限责任公司 具有改善的屏障膜粘附的抗湿光伏器件
CN102074618A (zh) * 2010-12-18 2011-05-25 广东爱康太阳能科技有限公司 一种制造细栅晶硅太阳电池的方法
DE102011110171B3 (de) * 2011-08-16 2012-11-29 Rena Gmbh Verfahren zur Ausbildung einer metallischen Leiterstruktur
CN102522459A (zh) * 2011-12-29 2012-06-27 彩虹集团公司 一种晶硅太阳能电池的刻槽埋栅方法
CN102544209A (zh) * 2011-12-29 2012-07-04 彩虹集团公司 一种晶硅太阳能电池的刻槽方法
CN103367468A (zh) * 2012-03-29 2013-10-23 无锡尚德太阳能电力有限公司 一种太阳电池、组件及太阳电池电极的制造方法
KR101889776B1 (ko) * 2012-06-28 2018-08-20 엘지전자 주식회사 태양 전지 및 이의 제조 방법, 그리고 태양 전지 모듈
US10074753B2 (en) 2013-03-15 2018-09-11 Sunpower Corporation Conductivity enhancement of solar cells
CN103726088B (zh) * 2013-12-25 2017-07-28 国电新能源技术研究院 一种改进的晶硅太阳能电池铜电镀方法
CN113659038A (zh) * 2021-08-12 2021-11-16 上海华友金裕微电子有限公司 一种太阳能光伏电池片栅线制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084175A (en) * 1993-05-20 2000-07-04 Amoco/Enron Solar Front contact trenches for polycrystalline photovoltaic devices and semi-conductor devices with buried contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU570309B2 (en) * 1984-03-26 1988-03-10 Unisearch Limited Buried contact solar cell
EP0630525B1 (de) * 1992-03-20 2006-08-30 Shell Solar GmbH Herstellungsverfahren einer Solarzelle mit kombinierter Metallisierung
JP3115950B2 (ja) * 1992-07-29 2000-12-11 シャープ株式会社 光電変換装置およびその製造方法
JP2000212790A (ja) * 1999-01-19 2000-08-02 Nippon Columbia Co Ltd 電鋳方法、電鋳装置および光記録媒体製造用スタンパの製造方法
US6224737B1 (en) * 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084175A (en) * 1993-05-20 2000-07-04 Amoco/Enron Solar Front contact trenches for polycrystalline photovoltaic devices and semi-conductor devices with buried contacts

Also Published As

Publication number Publication date
CN1447989A (zh) 2003-10-08
AU2001279604B2 (en) 2006-07-06
EP1182709A1 (en) 2002-02-27
KR20030027015A (ko) 2003-04-03
US20030172969A1 (en) 2003-09-18
JP2004507093A (ja) 2004-03-04
AU7960401A (en) 2002-02-25
CN1257558C (zh) 2006-05-24
US6881671B2 (en) 2005-04-19
WO2002015282A1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
KR100870163B1 (ko) 매립 그리드 태양 전지 상에 금속 접점을 증착하는 방법및 이 방법에 의해 얻어진 태양 전지
AU2001279604A1 (en) A process for depositing metal contacts on a buried grid solar cell and a solar cell obtained by the process
US7955977B2 (en) Method of light induced plating on semiconductors
CN101257059B (zh) 一种电化学沉积太阳能电池金属电极的方法
EP0156366B1 (en) Buried contact solar cell
US9385247B2 (en) Passivation scheme for solar cells
EP1936698A1 (en) Process for manufacturing photovoltaic cells
EP0136034A2 (en) Method of forming an electrically conductive member
US7736928B2 (en) Precision printing electroplating through plating mask on a solar cell substrate
JP2008057035A (ja) めっき方法
US9076657B2 (en) Electrochemical etching of semiconductors
WO2013016067A1 (en) Light induced plating of metals on silicon photovoltaic cells
Jensen et al. Electrochemical deposition of buried contacts in high-efficiency crystalline silicon photovoltaic cells
US11018272B2 (en) Methods for forming metal electrodes concurrently on silicon regions of opposite polarity
US4401840A (en) Semicrystalline solar cell
Vitanov et al. Low cost multilayer metallization system for silicon solar cells
EP1125007A4 (en) SUBMICRONE METALIZATION USING ELECTROCHEMICAL COATING
Eager et al. Buried contact cell technology-new manufacturing processes with safety and environmental benefits
Eager et al. Environmentally friendly processes in the manufacture of saturn solar cells
Coleman et al. Phase 2 of the automated array assembly task of the low-cost silicon solar array project. Final report, 1 April 1979-31 March 1980

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee