KR100863836B1 - Electronic parts package - Google Patents
Electronic parts package Download PDFInfo
- Publication number
- KR100863836B1 KR100863836B1 KR1020077006141A KR20077006141A KR100863836B1 KR 100863836 B1 KR100863836 B1 KR 100863836B1 KR 1020077006141 A KR1020077006141 A KR 1020077006141A KR 20077006141 A KR20077006141 A KR 20077006141A KR 100863836 B1 KR100863836 B1 KR 100863836B1
- Authority
- KR
- South Korea
- Prior art keywords
- component
- cover
- substrate
- electronic component
- saw duplexer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/25—Constructional features of resonators using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
- H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/125—Driving means, e.g. electrodes, coils
- H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
- H03H9/72—Networks using surface acoustic waves
- H03H9/725—Duplexers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
전자 부품 패키지의 외압에 대한 강도를 향상시킨다. 이를 위해 본 발명은, 실장 기판 상에 배치된 외부 전극을 통해 실장 기판 상에 실장된 전자 부품을 몰드 수지로 덮은 전자 부품 패키지에 있어서, 전자 부품은, 부품 기판의 하면에 배치되어 있는 소자를 덮어 캐비티를 형성하는 부품 커버를 가지고, 부품 커버의 하면에 있어서의 외부 전극과의 접합 부분을 제외한 캐비티에 대향하는 부분에, 몰드 수지보다 탄성율이 작은 보호체를 설치했다.Improve the strength against external pressure of the electronic component package. To this end, the present invention provides an electronic component package in which an electronic component mounted on a mounting substrate is covered with a mold resin through an external electrode disposed on the mounting substrate, wherein the electronic component covers an element disposed on the lower surface of the component substrate. The protective body which has a component cover which forms a cavity, and has a elasticity modulus smaller than a mold resin was provided in the part which opposes a cavity except the junction part with the external electrode in the lower surface of a component cover.
Description
본 발명은 전자 부품 패키지에 관한 것이다.The present invention relates to an electronic component package.
종래의 전자 부품 패키지의 일예인, 표면 탄성파(이하, 「SAW」라고 한다) 장치의 패키지는, 그 단면도를 도 19에 도시한 바와 같이, 부품 기판(101)과, 이 부품 기판(101)의 하면(도 19에 있어서의 하측방으로서, 후술하는 실장 기판(105)과 대향하는 측의 면을 말한다)에 형성한 소자로서의 IDT(Interdigital Transducer) 전극(102)과, 이 IDT 전극(102)과 대향하는 부분에 오목부(103)를 갖는 부품 커버(104)와, 이 부품 커버(104)와 실장 기판(105)을 접합하는 외부 전극(106)을 가진다. 또한, 이러한 종래의 전자 부품 패키지에 관련되는 선행 기술 문헌 정보로는, 예를 들면 일본국 특허공개 2000-261284호 공보, 일본 특허공개 2001-244785호 공보, 일본 특허공개 2003-110391호 공보, 일본 특허공개 2005-318157호 공보 등이 알려져 있다. A package of a surface acoustic wave (hereinafter referred to as "SAW") device, which is one example of a conventional electronic component package, has a
그러나, 종래의 전자 부품 패키지에서는, 몰드 수지 가공 시의 압력 충격에 견디지 못하는 경우가 있었다. However, in the conventional electronic component package, there may be a case where it cannot endure the pressure shock at the time of mold resin processing.
즉, 부품 커버(104)에는, 이 부품 커버(104)와 복수의 IDT 전극(102)이 접촉하지 않도록, 오목부(103)가 형성되고, 이 오목부(103)가 있는 부분은 부품 커버 (104)가 매우 얇게 되어 있다. 이 때문에, 이 SAW 장치를 실장 기판(105) 상에 실장하여 몰드 수지로 피복하는 경우, 부품 커버(104)와 실장 기판(105)과의 사이에 들어간 몰드 수지의 압력이 매우 큰 것에 기인하여, 부품 커버(104)가 손상되었다. That is, the
그래서 본 발명은, 전자 부품 패키지의 외압에 대한 강도를 높이고, 손상을 방지하는 것이다. Therefore, this invention raises the strength with respect to the external pressure of an electronic component package, and prevents damage.
이를 위해, 본 발명은, 실장 기판 상에 배치된 외부 전극을 통해 실장 기판 상에 실장된 전자 부품을 몰드 수지로 덮은 전자 부품 패키지에 있어서, 전자 부품은 부품 기판의 하면(실장 기판과 대향하는 측의 면)에 배치되어 있는 소자를 덮는 캐비티를 형성하는 부품 커버를 가지고, 부품 커버의 하면(실장 기판과 대향하는 측의 면)에 있어서의 외부 전극의 접합 부분을 제외한 캐비티에 대향하는 부분에, 몰드 수지보다 탄성율이 작은 보호체를 설치한 것이다.To this end, the present invention provides an electronic component package in which an electronic component mounted on a mounting substrate is covered with a mold resin through an external electrode disposed on the mounting substrate, wherein the electronic component is a lower surface of the component substrate (a side facing the mounting substrate). A part cover which forms a cavity covering the element disposed on the surface of the part), and a part of the part cover opposite to the cavity except for the joint part of the external electrode on the bottom surface (a surface on the side opposite to the mounting substrate), A protective body having a lower elastic modulus than that of the molded resin is provided.
즉, 본 발명의 전자 부품 패키지는, 실장 기판과, 실장 기판 상에 배치된 외부 전극과, 외부 전극을 통해 실장 기판 상에 실장된 전자 부품과, 전자 부품을 실장 기판 상에 있어서 피복한 몰드 수지를 구비하고, 전자 부품은, 부품 기판과, 부품 기판의 실장 기판에 대향하는 면에 배치되어 있는 소자와, 부품 기판의 실장 기판에 대향하는 면측을 덮는 부품 커버를 가지고, 부품 커버는 소자와 마주보는 부분에 캐비티가 있고, 외부 전극의 접합 부분을 제외한 캐비티에 대향하는 부품 커버의 실장 기판에 대향하는 면에는 몰드 수지보다 탄성율이 작은 보호체를 설치한 것이다.That is, the electronic component package of this invention is a mounting resin, the external electrode arrange | positioned on the mounting substrate, the electronic component mounted on the mounting board via the external electrode, and the mold resin which coat | covered the electronic component on the mounting board | substrate. The electronic component includes a component substrate, an element disposed on a surface of the component substrate that faces the mounting substrate, and a component cover covering a surface side of the component substrate that faces the mounting substrate. There is a cavity in the viewing part, and a protective member having a modulus of elasticity smaller than that of the mold resin is provided on the surface of the component cover opposite to the cavity except for the joint portion of the external electrode.
상기 구성에 의하면, 부품 커버에 오목부가 형성되어 두께가 얇아져도, 부품 커버의 하면에는 몰드 수지보다 탄성율이 작은 보호체가 설치되어 있으므로, 이 보호체가 몰드 수지 충전시에 하측방으로부터 인가되는 압력을 받아 탄성 변형되고, 이 압력을 가로 방향으로 분산시킬 수 있다. 따라서, 외부로부터 전자 부품에 주어지는 응력을 완충시킬 수 있다. According to the above structure, even if the recess is formed in the component cover and the thickness is thin, a protective member having a lower elastic modulus than the mold resin is provided on the lower surface of the component cover, so that the protective member receives the pressure applied from the lower side during the filling of the mold resin. It is elastically deformed and this pressure can be disperse | distributed to a horizontal direction. Therefore, the stress given to the electronic component from the outside can be buffered.
상기의 결과로서, 본 발명은, 전자 부품 패키지의 압력에 대한 강도를 높이고, 손상을 방지할 수 있다. As a result of the above, this invention can raise the intensity | strength with respect to the pressure of an electronic component package, and can prevent damage.
도 1은 실시 형태 1에 있어서의 전자 부품 패키지의 사시도이다. 1 is a perspective view of an electronic component package according to the first embodiment.
도 2는 실시 형태 1에 있어서의 전자 부품 패키지의 단면도이다. 2 is a cross-sectional view of the electronic component package according to the first embodiment.
도 3은 실시 형태 1에 있어서의 전자 부품 패키지를 구성하는 부품 기판의 하면도이다. 3 is a bottom view of the component substrate constituting the electronic component package according to the first embodiment.
도 4는 실시 형태 1에 있어서의 전자 부품 패키지를 구성하는 SAW 듀플렉서의 회로도이다. 4 is a circuit diagram of a SAW duplexer constituting the electronic component package according to the first embodiment.
도 5는 실시 형태 1에 있어서의 전자 부품 패키지를 구성하는 부품 커버의 하면도이다. 5 is a bottom view of a component cover constituting the electronic component package according to the first embodiment.
도 6은 실시 형태 1의 SAW 듀플렉서의 단면도이다. 6 is a cross-sectional view of the SAW duplexer of the first embodiment.
도 7은 실시 형태 1에 있어서의 부품 커버를 형성하는 마스크의 상면도이다. FIG. 7 is a top view of a mask for forming the component cover according to the first embodiment. FIG.
도 8은 실시 형태 1에 있어서의 부품 커버의 하면도이다.8 is a bottom view of the component cover according to the first embodiment.
도 9는 실시 형태 2에 있어서의 전자 부품 패키지의 단면도이다. 9 is a cross-sectional view of the electronic component package according to the second embodiment.
도 10은 실시 형태 2에 있어서의 전자 부품 패키지를 구성하는 부품 기판의 하면도이다. 10 is a bottom view of a component substrate constituting the electronic component package according to the second embodiment.
도 11a는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제1의 도면이다. FIG. 11: A is a 1st figure which shows the manufacturing process of SAW duplexer in Embodiment 2. FIG.
도 11b는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제2의 도면이다. FIG. 11B is a second view showing the manufacturing process of the SAW duplexer in Embodiment 2. FIG.
도 11c는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제3의 도면이다. FIG. 11C is a third diagram showing the manufacturing process of the SAW duplexer in Embodiment 2. FIG.
도 11d는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제4의 도면이다. FIG. 11D is a fourth view showing the manufacturing process of the SAW duplexer in Embodiment 2. FIG.
도 11e는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제5의 도면이다. FIG. 11E is a fifth view showing the manufacturing process of the SAW duplexer in Embodiment 2. FIG.
도 11f는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제6의 도면이다. FIG. 11F is a sixth view showing the manufacturing process of the SAW duplexer in Embodiment 2. FIG.
도 12a는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제7의 도면이다. 12A is a seventh diagram showing the manufacturing process of the SAW duplexer in the second embodiment.
도 12b는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제8의 도면이다. FIG. 12B is an eighth view showing the manufacturing process of the SAW duplexer in the second embodiment. FIG.
도 12c는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제9의 도면이다. FIG. 12C is a ninth diagram illustrating a manufacturing step of the SAW duplexer in the second embodiment. FIG.
도 12d는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제10의 도면이다. 12D is a tenth diagram showing the manufacturing process of the SAW duplexer in the second embodiment.
도 12e는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제11의 도면이다. 12E is an eleventh diagram showing a manufacturing process of the SAW duplexer in the second embodiment.
도 12f는 실시 형태 2에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제12의 도면이다. FIG. 12F is a twelfth diagram showing the manufacturing process of the SAW duplexer in the second embodiment. FIG.
도 13은 실시 형태 3에 있어서의 전자 부품 패키지의 단면도이다. 13 is a cross-sectional view of the electronic component package according to the third embodiment.
도 14는 실시 형태 3에 있어서의 전자 부품 패키지를 구성하는 부품 기판의 하면도이다. 14 is a bottom view of a component substrate constituting the electronic component package according to the third embodiment.
도 15a는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제1의 도면이다. FIG. 15A is a first diagram showing the manufacturing process of the SAW duplexer in
도 15b는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제2의 도면이다. FIG. 15B is a second diagram illustrating the manufacturing process of the SAW duplexer in
도 15c는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제3의 도면이다. FIG. 15C is a third view showing the manufacturing process of the SAW duplexer in
도 15d는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제4의 도면이다. FIG. 15D is a fourth diagram showing the manufacturing process of the SAW duplexer in
도 15e는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제5의 도면이다. 15E is a fifth view showing the manufacturing process of the SAW duplexer in the third embodiment.
도 15f는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제6의 도면이다. 15F is a sixth diagram showing the manufacturing process of the SAW duplexer in the third embodiment.
도 16a는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제7의 도면이다. 16A is a seventh diagram showing the manufacturing process of the SAW duplexer in the third embodiment.
도 16b는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제8의 도면이다. FIG. 16B is an eighth view showing the manufacturing process of the SAW duplexer in the third embodiment. FIG.
도 16c는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제9의 도면이다. FIG. 16C is a ninth diagram illustrating a manufacturing step of the SAW duplexer in
도 16d는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제10의 도면이다. FIG. 16D is a tenth diagram showing the manufacturing process of the SAW duplexer in the third embodiment. FIG.
도 16e는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제11의 도면이다. 16E is an eleventh diagram showing the manufacturing steps of the SAW duplexer in the third embodiment.
도 16f는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제12의 도면이다. FIG. 16F is a twelfth diagram showing the manufacturing process of the SAW duplexer in the third embodiment. FIG.
도 16g는 실시 형태 3에 있어서의 SAW 듀플렉서의 제조 공정을 도시한 제13의 도면이다. FIG. 16G is a thirteenth diagram showing a manufacturing process of the SAW duplexer in
도 17은 실시 형태 3에 있어서의 부품 커버의 하면도이다. FIG. 17 is a bottom view of a component cover in
도 18은 실시 형태 3의 SAW 듀플렉서의 단면도이다. 18 is a cross-sectional view of the SAW duplexer of
도 19는 종래의 전자 부품 패키지의 단면도이다.19 is a cross-sectional view of a conventional electronic component package.
<부호의 설명><Description of the code>
1 : SAW 듀플렉서(전자 부품) 3 : 실장 기판1: SAW duplexer (electronic component) 3: Board
4 : 몰드 수지 5 : 외부 전극4: mold resin 5: external electrode
6 : 부품 기판 7 : IDT 전극(소자)6
8 : 오목부 9 : 부품 커버8: recessed part 9: part cover
10 : 보호체 16 : 캐비티10: protector 16: cavity
20 : 소자 커버 30 : 접착부20: element cover 30: adhesive portion
<발명을 실시하기 위한 최선의 형태>Best Mode for Carrying Out the Invention
(실시 형태 1) (Embodiment 1)
본 발명의 실시 형태 1의 전자 부품 패키지에 대하여, 전자 부품으로서 안테나 공용기용 탄성파 장치(1)(이하, 「SAW 듀플렉서(1)」라고 한다)를 예로 들어 설명한다. EMBODIMENT OF THE INVENTION The electronic component package of
이 전자 부품 패키지를 구성하는 SAW 듀플렉서(1)는, 그 사시도를 도 1에 도시한 바와 같이, 다른 전자 부품(2a∼2c)과 함께 실장 기판(3) 상에 배치되고, 몰드 수지(4)로 피복되어 있다. SAW 듀플렉서(1)는, 그 단면도를 도 2에 도시한 바와 같이, 실장 기판(3) 상에 배치된 외부 전극(5)을 통해 실장 기판(3) 상에 실장되고, 몰드 수지(4)로 피복되어 있다. As shown in FIG. 1, the
또한, SAW 듀플렉서(1)는, 부품 기판(6)과, 이 부품 기판(6)의 하면(도 2에 있어서의 하측방으로서, 실장 기판(3)과 대향하는 측의 면을 말한다, 이하 동일)에 배치되어 있는 복수의 소자로서의 IDT 전극(7)과, 부품 기판(6)의 하면측을 덮고, 또한 IDT 전극(7)과 마주 보는 부분에 오목부(8)를 갖는 부품 커버(9)를 구비하고, 이 부품 커버(9)의 하면에는 수지제의 보호체(10)를 설치한다. 또한, 외부 전극(5)이란, 도 8에 도시한 SAW 듀플렉서(1)의 그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15)와 접합되는, 실장 기판(3)에 설치된 전극을 가리키는데, 상세한 것은 후술한다. In addition,
이하에, 이 전자 부품 패키지의 제조 방법을 설명한다. The manufacturing method of this electronic component package is demonstrated below.
처음에, 도 3에 도시한 바와 같이, 부품 기판(6)의 하면에, IDT 전극(7)과 홈(11)을 형성하고, 도 4에 도시한 SAW 듀플렉서(1)의 회로를 형성한다. 또한, IDT 전극(7)의 양단부에는, 단락 전극을 평행하게 배치한 반사기를 배치하는 것이 일반적인데, 간략화했다. 또한, 홈(11)은 드라이 에칭 가공에 의해 형성한다. 부품 기판(6)의 재료로는 LiTaO3 혹은 LiNbO3, IDT 전극(7)의 재료로는 알루미늄 등의 금속 재료를 이용한다. 또한, 도 4에 도시한 SAW 듀플렉서(1)의 회로에 있어서의 수신 단자(13), 안테나 단자(14), 송신 단자(15), 그라운드 단자(12)는 각각 도 3에 도시한 부품 기판(6)의 하면에 있어서의 수신 단자(13), 안테나 단자(14), 송신 단자(15), 그라운드 단자(12)에 대응한다. First, as shown in FIG. 3, the
한편, IDT 전극(7)을 산화나 습기에 의한 부식으로부터 보호하기 위하여, 도 2에 도시한 바와 같이, 부품 기판(6)의 하면측에는 실리콘 제의 부품 커버(9)를 구비한다. 또한, 도 2는 도 3에 있어서의 A-A 단면을 도시한 것이다. On the other hand, in order to protect the
부품 커버(9)에는 도 5에 도시한 바와 같이, 앞서 기술한 IDT 전극(7)과 마주 보는 부분에 드라이 에칭 가공으로 오목부(8)를 형성한다. 이에 따라, 도 2에 도시한 바와 같이, 부품 커버(9)와 IDT 전극(7)과의 사이에, IDT 전극(7)이 부품 커버(9)와 접촉하는 것을 회피하는 캐비티(16)를 형성할 수 있고, IDT 전극(7)의 진동 공간을 확보할 수 있다. 또한, 도 2 및 도 5와 같이, 1개 혹은 인접한 2개의 IDT 전극(7)마다 캐비티(16)를 설치함으로써, 부품 커버(9)가 얇게 되는 부분의 면적을 작게 할 수 있고, 결과적으로 외압에 대한 강도를 높일 수 있다. In the
다음에, 부품 기판(6)에 부품 커버(9)를 접착하는 공정을 도시한다. Next, the process of adhering the
우선, 도 3에 도시한 부품 기판(6)의 하면(IDT 전극(7)이 설치되는 면이기도 하다)측에 감광성 수지를 도포하고, 다음에 도 7에 도시한 것과 같은 마스크(18)를 얹는다. 도 7의 마스크(18)에서 해칭을 한 부분은, 도 3의 IDT 전극(7)과 도 6의 관통공(17)에 상당하는 부분으로, 이 부분에 구멍이 뚫려 있으므로, 마스크(18) 상에서 노광하여 세정하면, 마스크(18) 상의 해칭을 한 부분만 감광성 수지가 경화하여 남고, 해칭을 하지 않은 부분에는 남지 않는다. First, the photosensitive resin is apply | coated to the lower surface (it is also the surface in which
다음에, 마스크(18)를 떼어내고, 도 3에 도시한 부품 기판(6)의 하면 전체에 SiO2를 도포하고, 감광성수지를 용해, 제거함으로써, 감광성 수지가 없는 부분, 즉 IDT 전극(7)과 관통공(17) 이외의 부분에만 SiO2 가 남는다. 이 남은 SiO2를 통해, 부품 기판(6)과 부품 커버(9)를 상온에서 직접 원자간 결합하면, 도 6에 도시한 것과 같은 SAW 듀플렉서(1)를 형성할 수 있다. 또한, 본 실시 형태 1에서 부품 커버(9)를 접착하는 공정은 진공에서 행했는데, 부품 커버(9)와 부품 기판(6)은 접착제를 이용해 접착할 수도 있고, 그 경우는 질소 분위기 혹은 산소 분위기에서 행할 수 있다. 또한, 산소 분위기로 행하는 경우라도, 본 실시 형태 1에 있어서의 도 2의 캐비티(16)는 매우 작은 공간이므로, 캐비티(16) 내의 산소량도 미량이고, 이 정도의 산소량이면 IDT 전극(7)의 표면에 얇은 금속 산화 피막이 형성될 뿐이고, 오히려 산화하기 어렵게 된다. Next, the
다음에, 도 6에 도시한 바와 같이, 이 부품 커버(9)에, 도 2에 도시한 외부 전극(5)과 부품 기판(6)을 접속하기 위한 관통공(17)을 형성한다. 이 관통공(17)은 드라이 에칭 가공으로 형성할 수 있다. 또한, 도 6은 도 3에 있어서의 B-B 단면을 도시한 것이다. 이 관통공(17)을 스퍼터, 땜납 페이스트 인쇄 등에 의해 금속 재료로 메움으로써, IDT 전극과 외부 전극과의 전기적 접속을 취할 수 있게 된다. Next, as shown in FIG. 6, a through
다음에, 도 8의 해칭을 하지 않은 부분, 즉, 부품 커버(9)의 하면에 설치된 외부 전극(5)과 접합하는 수신 단자(13), 안테나 단자(14), 송신 단자(15), 그라운드 단자(12)를 배치하는 장소를 제외한 부분에, 도 2에 도시한 수지제의 보호체(10)를 설치한다. 이 보호체(10)는 에폭시 수지 혹은 폴리이미드 수지에, 실리콘 고무 등의 고무를 첨가한 고무 변성 가요성 수지를, 인쇄 등에 의해 형성한다. Next, the receiving
그리고 부품 기판(6)과 부품 커버(9)를 접착한 후, 도 8에 도시한 바와 같이, 부품 커버(9)의 하면에 설치한 그라운드 단자(12), 수신 단자(13), 안테나 단자(14) 및 송신 단자(15)를, 도 2에서 도시한 바와 같이, 실장 기판(3)의 외부 전극(5)과 접합시켜, SAW 듀플렉서(1)를 실장 기판(3) 상에 실장한다. After the
마지막으로, 몰드 수지(4)로 SAW 듀플렉서(1)를 피복하는 공정을 설명한다. Finally, the process of covering the
우선, 도 1의 SAW 듀플렉서(1)와 복수의 전자 부품(2a∼2c)을 실장한 피복 전의 복합형 전자 부품을 금형에 넣고, 다음에 이 금형에 가열한 몰드 수지(4)를 주입하고, 그 후 냉각하여 성형한다. 본 실시 형태 1에서는, 몰드 수지(4)에 필러를 분산시킨 에폭시 수지를 이용하고, 몰드 수지(4)의 주입 조건은 수지 온도를 175℃, 주입 압력 50∼100atm으로 했다. First, the composite electronic component before coating in which the
이 몰드 수지(4)가 부품 커버(9)와 실장 기판(3)의 사이에 충전될 때, 부품 커버(9)에는 매우 큰 상향(도 2에 있어서의 상측 방향)의 압력이 인가되는데, 도 2에 도시한 부품 커버(9)의 하면에 설치된 수지제의 보호체(10)는 몰드 수지(4)보다 탄성율이 작으므로, 이 몰드 수지(4)로부터 압력을 받으면 변형하여, 그 압력을 가로 방향으로 분산시킨다. 따라서, 부품 패키지의 하부로부터 SAW 듀플렉서(1)에 주어지는 응력을 완충시킬 수 있다. When the
또한, 보호체(10)를 설치함으로써, SAW 듀플렉서(1)와 실장 기판(3)과의 사이의 공간이 작아지고, 그 공간에 들어가는 몰드 수지(4)의 양을 줄일 수 있다. 따라서, 몰드 수지(4)로부터의 응력을 억제할 수 있다. In addition, by providing the
상기 결과로서, 본 실시 형태 1에서는, SAW 듀플렉서(1)의 패키지의 압력에 대한 강도를 높이고, 손상을 방지할 수 있다. As a result of this, in
또한, 이 실시 형태 1에서는, 보호체를 상술한 바와 같이, 도 8의 해칭하지 않은 부분, 즉, 부품 커버(9)의 하면에 있어서의 외부 전극(5)과의 접합 부분(그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15)를 배치한 장소)을 제외한 모든 부분에 설치했는데, 적어도 외부 전극(5)과의 접합 부분을 제외한 캐 비티(16)에 대향하는 일부 부분에 설치함으로써, 동일한 작용 효과를 얻을 수 있다. In addition, in this
또한, 본 실시 형태 1에서는, 도 3에 도시한 바와 같이, 부품 기판(6) 상에 복수의 IDT 전극(7)을 형성하고, 도 5에 도시한 바와 같이, 하나 혹은 두개의 IDT 전극(7)마다 오목부를 형성하고 있는데, 이와 같이 오목부(8)를 복수 형성함으로써, 모든 IDT 전극(7)을 덮도록 하나의 오목부(8)를 형성하는 경우와 비교해, SAW 듀플렉서(1)의 손상을 효율적으로 억제할 수 있다. In the first embodiment, as illustrated in FIG. 3, a plurality of
즉, 복수의 오목부(8)를 설치함으로써, 캐비티(16)는 분할되고, 복수의 캐비티(16) 사이에는 도 2에 도시한 칸막이 벽(19)이 형성된다. 그리고 이 칸막이 벽(19)이 지주로 되어, 외부 응력을 분산시킬 수 있다. 따라서, 부품 기판(6) 혹은 부품 커버(9)의 갈라짐을 억제할 수 있다. 또한, 이 칸막이 벽(19)은 캐비티(16) 내에, 별도 수지 등에 의해 임의로 형성해도 된다. That is, by providing the plurality of
또한, 이 복수의 캐비티(16)는 완전히 분할하여 형성해도 되지만, 인접한 캐비티(16) 사이를 터널상의 연통로(특별히 도시하지 않음)에 의해 일부 연결해도 된다. 이와 같이 연통로를 형성함으로써, 캐비티(16)의 일부에 지나친 외압이 인가된 경우, 그 외압을, 연통로를 통해 다른 캐비티(16)로 분산시킬 수 있다. 그 결과, 전자 부품 패키지의 외압에 대한 강도를 향상시킬 수 있다. The plurality of
또한, 이 연통로는, 부품 기판(6) 상에 설치해도 되고, 부품 커버(9) 상에 설치해도 된다. 그리고, 연통로를 부품 기판(6) 상에 설치하는 경우는, 도 4에 도시한 부품 기판(6) 하면의 홈(11)을 연통로로서 이용해도 된다. In addition, this communication path may be provided on the
(실시 형태 2) (Embodiment 2)
이하, 본 발명에 관한 실시 형태 2에 대하여 도면을 이용해 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, Embodiment 2 which concerns on this invention is described using drawing.
또한, 이 실시 형태 2와 전술한 실시 형태 1의 주요 차이는 캐비티(16)를 형성하기 위하여, 소자로서의 IDT 전극(7)의 하측방(도 9에 있어서의 하측방으로서, 실장 기판(3)과 대향하는 측, 이하 동일)을 덮는 소자 커버(20)를 이용한 점이고, 다른 유사한 구성에 대하여는 동일한 부호를 이용해 설명하기로 하고, 그 설명을 간략화한다. The main difference between the second embodiment and the first embodiment described above is that in order to form the
이 실시 형태 2의 전자 부품 패키지에 있어서도 도 1에 도시한 바와 같이, 실장 기판(3) 상에 다른 전자 부품(2a∼2c)과 함께 SAW 듀플렉서(1)가 실장되고, 몰드 수지(4)로 피복된 구조로 되어 있다. Also in the electronic component package of the second embodiment, as shown in FIG. 1, the
또한, 전자 부품 패키지를 구성하는 SAW 듀플렉서(1)는, 그 단면도를 도 9에 도시한 바와 같이, 부품 기판(6)과, 이 부품 기판(6)의 하면에 배치되어 있는 복수의 소자로서의 IDT 전극(7)과, IDT 전극(7)의 하면측을 덮는 소자 커버(20)와, 소자 커버(20)를 포함하는 부품 기판(6)의 하면 전체를 덮는 부품 커버(9)와, 이 부품 커버(9)의 하면에 설치된 수지제의 보호체(10)를 구비한 구조로 되어 있다. 또한, 외부 전극(5)이란 상술한 실시 형태 1과 동일하게, 도 8에 도시한 SAW 듀플렉서(1)의 그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15)가 접합되는, 실장 기판(3)에 설치된 전극을 가리킨다. In addition, the
또한, IDT 전극(7)과 소자 커버(20)와의 사이에 캐비티(16)를 형성함으로써, 탄성파의 진동 공간을 확보하는 동시에, 이 진동 공간을 기밀 상태로 유지한다. 또한, 본 실시 형태 2에서는 소자 커버(20)를 1 또는 2개의 IDT 전극(7)마다 설치한다. Further, by forming the
그리고, 부품 기판(6)의 재료로서 LiTaO3, 또한 IDT 전극의 재료로서 알루미늄, 부품 커버(9)의 재료로는 필러를 함유한 에폭시 수지를 이용했다. 이 필러로는 산화실리콘을 이용하고, 그 함유율은 약 80wt%로 했다. 또한, 소자 커버(20)의 테두리부(20a)에는 감광성 폴리이미드, 소자 커버(20)의 덮개부(20b)에는 감광층을 폴리에스테르와 폴리에틸렌으로 끼운 3층 구조의 감광성 드라이 필름을 이용했다. 그 외, 부품 기판(6)의 재료로는 LiNbO3, IDT 전극(7)의 재료로는 알루미늄 이외의 금속도 이용할 수 있다. In addition, LiTaO 3 was used as the material of the
이하에, 본 실시 형태 2의 SAW 듀플렉서(1)의 제조 방법을 설명한다. The manufacturing method of the
처음에, 도 10에 도시한 바와 같이, 부품 기판(6)의 하면 전체에 알루미늄을 증착 스퍼터하고, 그 후, 도 11a에 도시한 바와 같이, 드라이 에칭 가공으로 IDT 전극(7) 등의 전극 패턴을 형성한다. First, as shown in FIG. 10, aluminum is deposited and sputtered on the whole lower surface of the
또한, 이 도 11a∼f와 다음 도 12a∼f는, SAW 듀플렉서(1)의 제조 과정을 도시한 도면이므로, SAW 듀플렉서(1)의 실장 상태를 도시한 도 1, 도 2 및 그 밖의 도면에 도시한 SAW 듀플렉서(1)를, 상하 방향으로 반전시킨 상태를 나타낸다. 따라서, 도 11a∼f와 도 12a∼f를 사용한 설명에 있어서만, 그 이외의 설명과 상하의 방향이 반대로 되어 있다. 11A to 12F and FIG. 12A to FIG. 12 are views illustrating a manufacturing process of the
다음에, 도 11b와 같이, 부품 기판(6) 상에 감광성 폴리이미드층(21)을 스핀 코트로 도포하고, 또한 그 윗쪽에, 소자 커버(20)의 테두리부(20a)에 상당하는 부분을 광이 통과하도록 한 마스크(22)를 싣고, 노광하여 현상한다. 이에 따라, 도 11c와 같이 소자 커버(20)의 테두리부(20a)를 형성할 수 있다. 그 후, 도 11d와 같이, 테두리부(20a)를 통해, 부품 기판(6)의 윗쪽에 감광성 드라이 필름(23)을 얹고, 또한 이 감광성 드라이 필름(23)의 윗쪽에, 소자 커버(20)의 덮개부(20b)에 상당하는 부분을 광이 통과하도록 한 마스크(24)를 싣고, 노광하여 현상한다. 이에 따라, 도 11e와 같이, 테두리부(20a)와 덮개부(20b)로 이루어진 소자 커버(20)가 형성된다.Next, as shown in FIG. 11B, the
다음으로, 도 11f와 같이, 부품 기판(6)상에 있어서, 소자 커버(20)를 덮도록 감광성 레지스트(네거티브형)(25)를 도포하고, 이 감광성 레지스트(25)의 윗쪽을, 후술하는 외부 단자 접속부(26)(도 12b에 도시한다)에 상당하는 부분이 노광하지 않도록 마스크(28)로 마스킹한다. 그리고, 노광하여 현상하면, 도 12a와 같이, 감광성 레지스트(25)의 외부 단자 접속부(26)에 상당하는 부분에, 구멍(29)을 형성할 수 있다. Next, as shown in FIG. 11F, on the
다음으로, 도 12b와 같이, 구멍(29)의 부분에 Cu를 무전해 도금으로 충전하고, 외부 단자 접속부(26)를 형성한다. 그 후, 도 12c와 같이, 감광성 레지스트(25)를 용해하고, 부품 기판(6)을 금형에 넣는다. 그리고 도 12d와 같이, 부품 기판(6) 상에 있어서, 소자 커버(20)와 외부 단자 접속부(26)를 덮도록 액체의 에폭시 수지(후에 부품 커버(9)가 된다)를 흘려넣어, 열경화시킨다. Next, as shown in FIG. 12B, the portion of the
다음으로, 도 12e와 같이, 이 부품 커버(9)를 형성하는 에폭시 수지를, 외부 단자 접속부(26)가 드러날 때까지 연마하여, 부품 커버(9)를 형성한다. 그리고, 도 12f와 같이, 외부 단자 접속부(26) 상에 외부 전극(5)과 접합하는 전극(그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15), 단, 그라운드 단자(12)와 수신 단자(13)만을 도시하고, 안테나 단자(14)와 송신 단자(15)는 도시를 생략한다)을 배치하면, SAW 듀플렉서(1)가 완성된다. Next, as shown in FIG. 12E, the epoxy resin forming the
다음으로, 도 9에 도시한 바와 같이(상기와 같이, 도 9와 도 11a∼f 및 도 12a∼f는, 상하가 반대로 되어 있다), 부품 커버(9) 하면의 외부 전극(5)과 접합하는 전극(그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15))을 배치하는 장소를 제외한 면에, 수지제의 보호체(10)를 설치한다. 이 보호체(10)는, 특히 캐비티(16)에 대향하도록 설치하는 것이 바람직하다. 또한, 이 보호체(10)는, 에폭시 수지 혹은 폴리이미드 수지에 실리콘 고무 등의 고무를 첨가한 고무 변성 가요성 수지를, 인쇄 등에 의해 형성한 것이다. Next, as shown in FIG. 9 (as above, FIGS. 9A, 11A-F, and 12A-F are reversed up and down), they are joined to the
마지막으로, 실장 기판(3)에 실장한 SAW 듀플렉서(1)를 몰드 수지(4)로 피복하고, 패키징하는 공정을 설명한다. Finally, the process of covering and packaging the
우선, 도 1에 도시된 것과 같은 SAW 듀플렉서(1)와 그 밖의 전자 부품(2a∼2c)을 실장한 복합형 전자 부품을 금형에 넣고, 다음에 이 금형에 가열·가압한 몰드 수지(4)를 주입하고, 그 후 냉각하여 형성한다. 본 실시 형태 2에서, 몰드 수지(4)에는 필러를 분산시킨 에폭시 수지를 이용하고, 몰드 수지(4)의 주입 조건은 수지 온도를 175℃, 주입 압력을 50∼100atm으로 했다. 또한, 이 몰드 수지(4)의 필러에는 산화 실리콘을 이용하고, 그 혼합율은 80wt%∼90wt%로 했다. First, a
상기의 구성으로 함으로써, 전자 부품 패키지는, 몰드 수지(4)로 가공 시의 외압에 대한 강도가 향상되고, 전자 부품의 손상을 방지할 수 있다. 그 이유를 이하에 설명한다. By setting it as said structure, the strength with respect to the external pressure at the time of processing with the
도 9에 도시한 바와 같이, 몰드 수지(4)가 부품 커버(9)와 실장 기판(3)과의 사이에 충전될 때, 부품 커버(9)에는 매우 큰 상향의 압력이 인가된다. 그러나, 수지제의 보호체(10)는 몰드 수지(4)보다 탄성율이 작은, 즉 부드럽기 때문에, 이 몰드 수지(4)로부터 압력을 받으면 변형되고, 그 압력을 다방향으로 분산시킬 수 있다. 따라서, 보호체(10)에 의하여, 부품 커버(9) 및 소자 커버(20)의 아래쪽에서 SAW 듀플렉서(1)에 인가되는 응력을 완충시킬 수 있다. As shown in FIG. 9, when the
또한, 보호체(10)를 설치하면, SAW 듀플렉서(1)와 실장 기판(3)과의 사이의 공간이 작아지고, 그 공간에 들어가는 몰드 수지(4)의 양을 줄일 수 있다. 따라서, 몰드 수지(4)로부터의 응력을 억제할 수 있다. In addition, when the
또한, 이 실시 형태 2에서는 보호체(10)를 전술한 바와 같이, 도 8의 해칭을 하지 않은 부분, 즉, 부품 커버(9)의 하면에 있어서의 외부 전극(5)과의 접합 부분(즉, 그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15)를 배치하는 장소)을 제외한 모든 부분에 설치했는데, 적어도 외부 전극(5)과의 접합 부분을 제외한 캐비티(16)에 대향하는 일부 부분에 설치함으로써, 동일한 작용 효과를 얻을 수 있다. In addition, in the second embodiment, as described above, the
또한, 부품 커버(9)를, 필러를 함유하는 에폭시 수지로 함으로써, 전자 부품의 손상을 억제하고, 외압에 대한 신뢰성을 향상시킬 수 있다. Moreover, by making the
이는, 전자 부품에 외압이 인가되었을 때, 부품 커버(9)는, 한편으로는 그 수지 부분에 의하여 어느정도의 탄성 변형이 가능해지고, 외압을 다방향으로 분산할 수 있다. 다른 한편으로는 필러의 부분에 의하여 부품 커버(9)의 외형을 유지하는 것이 가능해져, 지나친 탄성 변형을 억제할 수 있다. 그 결과로서, 전자 부품 패키지의 외압에 대한 강도가 증가하고, IDT 전극(7)의 손상을 저감시킬 수 있다. This is because, when an external pressure is applied to the electronic component, the
또한, 부품 커버(9)에 필러를 함유시킴으로써, 부품 커버(9)는 수지만으로 형성하는 경우보다 소수성을 나타내고, IDT 전극(7)이 습기에 의해 부식하는 것을 억제할 수 있다. In addition, by including the filler in the
또한, 본 실시 형태 2에서는, 부품 기판(6) 상에 복수의 IDT 전극(7)을 형성하고, 1개 혹은 2개의 IDT 전극(7)마다 소자 커버(20)가 형성되어 있다. 이와 같이, 소자 커버(20)를 복수 형성함으로써, 모든 IDT 전극(7)을 덮도록 하나의 소자 커버(20)를 설치하는 경우와 비교해, SAW 듀플렉서(1)의 손상을 효율적으로 억제할 수 있다. In the second embodiment, a plurality of
즉, 복수의 소자 커버(20)를 설치함으로써 캐비티(16)는 분할되고, 복수의 캐비티(16) 사이에는 도 9에 도시한 칸막이 벽(19)이 형성된다. 그리고 이 칸막이 벽(19)이 지주가 되어, 외부 응력을 분산할 수 있다. 따라서, 부품 기판(6) 혹은 부품 커버(9) 및 소자 커버(20)의 갈라짐을 억제할 수 있다. 또한, 이 칸막이 벽(19)은 캐비티(16) 내에, 별도 수지 등에 의해 임의로 형성해도 된다. That is, by providing the plurality of element covers 20, the
또한, 이 복수의 캐비티(16)는 완전히 분할하여 형성해도 되지만, 인접한 캐 비티(16) 사이를 터널상의 연통로(특별히 도시하지 않음)에 의해 일부 연결해도 된다. 이와 같이 연통로를 설치함으로써, 캐비티(16)의 일부에 지나친 외압이 인가된 경우, 그 외압을, 연통로를 통해 다른 캐비티(16)로 분산시킬 수 있다. 결과적으로, 전자 부품 패키지의 외압에 대한 강도를 향상시킬 수 있다. The plurality of
또한, 본 실시 형태 2에서는, 전자 부품의 저배화(低背化)를 위해, 부품 커버(9)는 부품 기판(6)보다 얇은 것으로 한다. 따라서, 부품 커버(9)는 특히 갈라지기 쉽고, 이 부품 커버(9)의 손상에 따라, 소자 커버(20)도 손상되기 쉬워진다. 따라서, 이 부품 커버(9)의 강도를 향상시킬 필요가 있으므로, 상술과 같은 구성이 요구된다. In addition, in the second embodiment, the
(실시 형태 3) (Embodiment 3)
이하, 본 발명에 관한 실시 형태 3에 대하여 도면을 이용해 설명한다. EMBODIMENT OF THE INVENTION Hereinafter,
또한, 이 실시 형태 3과 전술한 실시 형태 1의 주요 차이는, 도 13에 도시한 바와 같이, 캐비티(16)를 형성하기 위하여, 소자로서의 IDT 전극(7)의 외주에 접착부(30)를 설치하고, 이 접착부(30)를 통해 부품 기판(6)과 부품 커버(9)를 접합하고, 이 접착부(30)로 둘러싸인 부분을 캐비티(16)로서 이용한 점이다. 다른 유사한 구성에 대하여는 동일한 부호를 이용해 설명하기로 하고, 그 설명을 간략화한다. In addition, the main difference between the third embodiment and the first embodiment described above is that, as shown in FIG. 13, in order to form the
이 실시 형태 3의 전자 부품 패키지에 있어서도 도 1에서 도시한 바와 같이, 실장 기판(3) 상에 다른 전자 부품(2a∼2c)과 동시에 SAW 듀플렉서(1)가 설치되고, 이들이 몰드 수지(4)로 피복된 구조로 되어 있다. Also in the electronic component package of this
그리고, 전자 부품 패키지를 구성하는 SAW 듀플렉서(1)는 그 단면을 도 13에 도시한 바와 같이, 부품 기판(6)과, 이 부품 기판(6)의 하면(도 13, 도 15 a∼f, 도 16 a∼g에 도시한 하방이고, 실시 형태 3의 설명에 대해 동일)에 배치되어 있는 복수의 소자로서의 IDT 전극(7)과, 부품 기판(6)의 하면측을 덮는 부품 커버(9)를 구비하고, 이 부품 커버(9)의 하면에는 수지제의 보호체(10)가 설치되어 있다. 또한, 외부 전극(5)이란, 상술한 실시 형태 1의 도 8과 동일한, 도 17에 도시한 SAW 듀플렉서(1)의 그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15)가 접합되는, 실장 기판(3)에 설치된 전극을 가리킨다. As shown in FIG. 13, the
또한, 이 부품 커버(9)와 IDT 전극(7)과의 사이에는 접착부(30)가 설치되고, 부품 커버(9)와 부품 기판(6)을 접합하였을 때에 접착부(30)의 두께에 의해 캐비티(16)가 형성된다. 부품 커버(9)의 하면에는, 몰드 수지(4)보다 탄성율이 작은, 즉 부드러운, 보호체(10)가 설치되어 있다. 또한, 접착부(30)는, 부품 기판(6)측에 설치한 제1의 접착부(30a)(도 15d∼f에 도시한다)와, 부품 커버(9)측에 설치한 제2의 접착부(30b)(도 16c∼f에 도시한다)가 접합된 것이다.In addition, an
이하에, 본 실시 형태 3에 있어서의 전자 부품 패키지의 제조 방법에 대하여, 도 15a∼f와 16a∼g를 이용해 설명한다. 또한, 도 15a∼f와 도 16a∼g는 SAW 듀플렉서(1)의 제조 과정을 도시한 도면인데, 상기 도 11a∼f, 도 12a∼f와는 반대로, SAW 듀플렉서(1)의 실장 상태를 도시한 도 1, 도 2와 동일한 상하 방향을 나타낸다.Hereinafter, the manufacturing method of the electronic component package in
서두에 도 15a에 도시한 바와 같이, 부품 기판(6)의 하면 전체에 알루미늄을 증착 스퍼터하고, 그 후, 드라이 에칭 가공에 의해, 도 14에 도시한 바와 같이, IDT 전극(7) 등의 전극 패턴을 형성한다. At first, as shown in FIG. 15A, aluminum is deposited and sputtered on the entire lower surface of the
다음으로, 도 15b에 도시한 바와 같이, 부품 기판(6)의 하면 전체에 레지스트(31)를 도포한다. 그리고, 도 15c에 도시한 바와 같이, 도 17의 수신 단자(13), 안테나 단자(14), 송신 단자(15), 그라운드 단자(12)가 접속되는 전극 부분과, 도 14에 있어서의 모든 IDT 전극(7)을 둘러싸는 부품 기판(6)의 외주 영역을, 노출하도록 패터닝한다. 이는, 다음 공정에 있어서, IDT 전극(7)의 가장자리까지 알루미늄이 증착되는 것을 방지하고, 이 IDT 전극(7)의 진동 공간을 충분히 확보하기 위함이다. Next, as shown in FIG. 15B, the resist 31 is applied to the entire lower surface of the
그리고, 이 패터닝한 레지스트(31)의 표면 전체에, 도 15d와 같이, 알루미늄을 증착하고, 상기 노출된 부분에 제1의 접착부(30a)를 설치한다. 그 후, 도 15e에 도시한 바와 같이, 밑에서부터 연마하여, 제1의 접착부(30a)의 높이를 맞춘다. 이 때, 증착후의 표면은 요철이 큰 것부터, 제1의 접착부(30a)의 하면도 조금 연마하고, 표면을 매끄럽게 해 두는 것이 바람직하다. 이는, 후술의 부품 커버(9)와의 접착성을 높이기 위함이다. Then, aluminum is deposited on the entire surface of the patterned resist 31 as shown in Fig. 15D, and a first
다음에, 부품 기판(6)을 레지스트(31)의 박리액 등에 침지하고, 레지스트(31)를 용해시키면, 도 15f와 같이, 제1의 접착부(30a)가 IDT 전극(7)보다 조금 높아지도록 형성할 수 있다. Next, when the
한편, 도 13에 도시한 바와 같이, IDT 전극(7)을 산화나 습기에 의한 부식으로부터 지키기 위하여, 부품 기판(6)의 하면측에는 실리콘 제의 부품 커버(9)를 설 치한다. 이 부품 커버(9)의 제조 방법을, 도 16a∼g를 이용해 이하에 설명한다. On the other hand, as shown in Fig. 13, in order to protect the
우선, 도 16a와 같이, 부품 커버(9)의 상면 전체에 레지스트(31)를 도포하고, 도 16b와 같이 제1의 접착부(30a)와 접합하는 부분 이외에 레지스트(31)가 남도록 패터닝한다. 그 후, 도 16c와 같이, 부품 커버(9)의 표면 전체에 제2의 접착부(30b)가 되는 알루미늄을 증착한다. First, as shown in Fig. 16A, the resist 31 is applied to the entire upper surface of the
다음으로, 도 16d와 같이, 부품 커버(9)의 표면을 연마하고, 제2의 접착부(30b)의 높이에 맞춘다. 이 때, 제1의 접착부(30a)와 마찬가지로, 제2의 접착부(30b)의 상면도 조금 연마하고, 표면을 매끄럽게 해 두는 것이 바람직하다. 그 후, 부품 커버(9)를 레지스트(31)의 박리액 등에 침지하고, 레지스트(31)를 용해시키면, 도 16e와 같은 부품 커버(9)가 완성된다. Next, as shown in FIG. 16D, the surface of the
다음으로, 이 부품 커버(9)와 부품 기판(6)을 접합하는 방법을 이하에 설명한다. Next, the method of joining the
우선, 도 16f와 같이, 부품 기판(6)의 하면에 설치한 제1의 접착부(30a)와, 부품 커버(9)의 상면에 설치한 제2의 접착부(30b)가 접합하도록 위치 결정을 행한다. 다음으로, 이 제1의 접착부(30a)와 제2의 접착부(30b)의 각각의 접합면을 플라즈마 처리하여 세정한다. 그 후, 200℃로 가열하면서 가볍게 가압하고, 도 16g와 같이, 제1의 접착부(30a)와 제2의 접착부(30b)를 직접 원자간 결합시켜, 접착부(30)를 형성한다. First, as shown in FIG. 16F, positioning is performed such that the
다음으로, 도 18에 도시한 바와 같이, 부품 커버(9)의 하면에 설치되는 전극(도 17 및 도 18의 그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단 자(15), 단, 도 18에서는 그라운드 단자(12)와 안테나 단자(14)만을 도시한다)과 부품 기판(6)에 설치된 각 전극을 접속하기 위한 관통공(17)을 드라이 에칭 가공에 의해 형성한다. 또한, 도 18은 도 17에 있어서의 B-B 단면을 도시한다. 그 후, 이 관통공(17)의 안쪽에 Ti, Ni, Au를 순차 증착하고, 또한 그 증착막의 내부에 땜납을 인쇄하여 충전하고, 외부 단자 접속부(32)를 형성한다. Next, as shown in FIG. 18, the electrode (
다음으로, 도 13에 도시한 바와 같이, 부품 커버(9)의 하면이고, 외부 전극(5)과 접합하는 전극을 배치하는 장소를 제외한 모든 면에, 수지제의 보호체(10)를 설치한다. 이 보호체(10)는 에폭시 수지 혹은 폴리이미드 수지에, 실리콘 고무 등의 고무를 첨가한 고무 변성 가용성 수지를, 인쇄 등에 의해 형성한 것이다. 그 후, 도 17에 도시한 바와 같이, 부품 커버(9)의 하면에 있어서의 해칭을 한 위치에 외부 전극(5)과 접합하는 전극, 즉 도 7 및 도 18의 그라운드 단자(12), 수신 단자(13), 안테나 단자(14), 송신 단자(15)를 배치하면, SAW 듀플렉서(1)가 완성된다. Next, as shown in FIG. 13, the
그리고 마지막으로, 도 1에서 도시한 바와 같이, 실장 기판(3)에 실장한 SAW 듀플렉서(1)를 몰드 수지(4)로 피복하고, 패키징하는 공정을 설명한다. And finally, as shown in FIG. 1, the process of covering and packaging the
우선, SAW 듀플렉서(1)와 그 밖의 전자 부품(2a∼2c)을 실장한 복합형 전자 부품을 금형에 넣고, 다음에 이 금형에 가열한 몰드 수지(4)를 주입하여, 그 후 냉각하여 성형한다. 본 실시 형태 3에서, 몰드 수지(4)에는 필러를 분산시킨 에폭시 수지를 이용하고, 몰드 수지(4)의 주입 조건은 수지 온도를 175℃, 주입 압력 50∼100atm으로 했다. 또한, 이 몰드 수지(4)의 필러에는 산화 실리콘을 이용하고, 그 혼합율은 80wt%∼90wt%로 했다. First, a composite electronic component in which the
상기의 구성으로 함으로써, 전자 부품 패키지는 몰드 수지(4)로 가공시의 외압에 대한 강도가 향상되고, 전자 부품의 손상을 방지할 수 있다. 그 이유를 이하에 설명한다. By setting it as the said structure, the strength of the electronic component package with respect to the external pressure at the time of processing with the
도 13에 도시한 바와 같이, 몰드 수지(4)가 부품 커버(9)와 실장 기판(3)의 사이에 충전될 때, 부품 커버(9)에는 매우 큰 상향의 압력이 인가되는데, 수지제의 보호체(10)는 몰드 수지(4)보다 탄성율이 작은, 즉 부드럽기 때문에, 이 몰드 수지(4)로부터 압력을 받으면 변형되고, 그 압력을 가로 방향으로 분산시킬 수 있다. 따라서, 보호체(10)에 의하여, 부품 커버(9)의 아래쪽에서 SAW 듀플렉서(1)에 인가되는 응력을 완충시킬 수 있다. As shown in FIG. 13, when the
또한, 보호체(10)를 설치하면, SAW 듀플렉서(1)와 실장 기판(3)과의 사이의 공간이 작아지고, 그 공간에 들어가는 몰드 수지(4)의 양을 줄일 수 있다. 따라서, 몰드 수지(4)로부터의 응력을 억제할 수 있다. In addition, when the
또한, 부품 커버(9)의 하면에서, 외부 전극(5)과 접합되는 수신 단자(13), 안테나 단자(14), 송신 단자(15), 그라운드 단자(12)를 배치하는 장소를 제외한 부분 전체에 보호체를 설치했는데, 적어도 외부 전극(5)의 접합 부분을 제외한 캐비티(16)에 대향하는 일부 부분에 설치함으로써, 동일한 작용 효과를 얻을 수 있다. In addition, the lower part of the
또한, 본 실시 형태 3에서, 복수의 IDT 전극(7)의 사이에는 접착부(30)가 있고, 이 접착부(30)는 캐비티(16)를 작게 칸막이하는 칸막이 벽의 역할을 하고 있다. 그리고 SAW 듀플렉서(1)의 상하로부터 몰드 수지(4) 등에서의 외압이 인가되었을 때, 이 칸막이 벽이 지주가 되어 그 응력을 분산할 수 있고, SAW 듀플렉서(1) 의 패키지의 외압에 대한 강도를 향상시킬 수 있다. In addition, in
또한, 본 실시 형태 3에서는, 전자 부품의 저배화를 위해, 부품 커버(9)는 부품 기판(6)보다 얇게 한다. 따라서, 부품 커버(9)는 특히 갈라지기 쉽고, 이 부품 커버(9)의 강도를 향상시킬 필요가 있다. 이 때문에, 상술과 같은 구성 및 수단이 요구되는 것이다. In addition, in the third embodiment, the
본 발명에 관한 전자 부품 패키지는, 전자 부품 패키지의 외압에 대한 강도를 향상시키고, 전자 부품의 손상을 방지할 수 있으므로, 고압 조건에서의 트랜스퍼 몰드 가공 공정 등에 크게 이용할 수 있다. 따라서, 본 발명의 산업상의 이용 가능성은 매우 크다. Since the electronic component package which concerns on this invention can improve the intensity | strength with respect to the external pressure of an electronic component package, and can prevent the damage of an electronic component, it can be used for a transfer mold process process etc. under high pressure conditions. Therefore, the industrial applicability of the present invention is very large.
Claims (5)
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005319059 | 2005-11-02 | ||
JPJP-P-2005-00319059 | 2005-11-02 | ||
JPJP-P-2005-00364597 | 2005-12-19 | ||
JP2005364597 | 2005-12-19 | ||
JP2006029370 | 2006-02-07 | ||
JPJP-P-2006-00029370 | 2006-02-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070083565A KR20070083565A (en) | 2007-08-24 |
KR100863836B1 true KR100863836B1 (en) | 2008-10-15 |
Family
ID=38005749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077006141A KR100863836B1 (en) | 2005-11-02 | 2006-10-30 | Electronic parts package |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100863836B1 (en) |
CN (1) | CN101091313B (en) |
WO (1) | WO2007052597A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5176603B2 (en) * | 2008-03-04 | 2013-04-03 | パナソニック株式会社 | Surface acoustic wave device and manufacturing method thereof |
JP5921733B2 (en) * | 2015-02-05 | 2016-05-24 | スカイワークス・パナソニック フィルターソリューションズ ジャパン株式会社 | Method for manufacturing a surface acoustic wave device |
JP6715672B2 (en) * | 2016-04-25 | 2020-07-01 | 株式会社村田製作所 | Circuit module |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204497A (en) * | 1995-01-26 | 1996-08-09 | Murata Mfg Co Ltd | Surface acoustic wave device |
JP2002217673A (en) * | 2001-01-15 | 2002-08-02 | Matsushita Electric Ind Co Ltd | Saw device, manufacturing method thereof, and electronic component using the same |
JP2005285864A (en) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | Device apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3788119T2 (en) * | 1986-12-19 | 1994-05-11 | Philips Nv | Method of manufacturing a semiconductor device with reduced packaging pressure. |
TW480636B (en) * | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
US5821161A (en) * | 1997-05-01 | 1998-10-13 | International Business Machines Corporation | Cast metal seal for semiconductor substrates and process thereof |
JP3677409B2 (en) * | 1999-03-05 | 2005-08-03 | 京セラ株式会社 | Surface acoustic wave device and manufacturing method thereof |
JP2003032075A (en) * | 2001-07-12 | 2003-01-31 | Toshiba Corp | Surface acoustic wave device and its manufacturing method |
-
2006
- 2006-10-30 WO PCT/JP2006/321638 patent/WO2007052597A1/en active Application Filing
- 2006-10-30 CN CN2006800016323A patent/CN101091313B/en active Active
- 2006-10-30 KR KR1020077006141A patent/KR100863836B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204497A (en) * | 1995-01-26 | 1996-08-09 | Murata Mfg Co Ltd | Surface acoustic wave device |
JP2002217673A (en) * | 2001-01-15 | 2002-08-02 | Matsushita Electric Ind Co Ltd | Saw device, manufacturing method thereof, and electronic component using the same |
JP2005285864A (en) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | Device apparatus |
Also Published As
Publication number | Publication date |
---|---|
WO2007052597A1 (en) | 2007-05-10 |
CN101091313A (en) | 2007-12-19 |
CN101091313B (en) | 2012-02-15 |
KR20070083565A (en) | 2007-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100902685B1 (en) | Electronic component package | |
US8436514B2 (en) | Acoustic wave device comprising an inter-digital transducer electrode | |
KR100866433B1 (en) | Elastic wave device and manufacturing method of the same | |
JP4460612B2 (en) | Surface acoustic wave device and manufacturing method thereof | |
US10593861B2 (en) | Electronic component having a reinforced hollowed structure | |
JP2018207524A (en) | Acoustic wave device and electronic component | |
JP4811232B2 (en) | Electronic component package | |
JP2003037471A (en) | Surface acoustic wave device and manufacturing method therefor, and composite module using the device | |
JP2015015546A (en) | High frequency module | |
JP7457417B2 (en) | Module containing elastic wave device | |
KR20080048432A (en) | Acoustic wave device | |
KR20010081032A (en) | Surface acoustic wave device and method of producing the same | |
KR100863836B1 (en) | Electronic parts package | |
US9386703B2 (en) | Electronic device | |
JP3710560B2 (en) | Surface acoustic wave device mounting structure and mounting method | |
JP5252007B2 (en) | Manufacturing method of electronic parts | |
US20220123713A1 (en) | Electronic component and method for manufacturing the same | |
JP4084188B2 (en) | Surface acoustic wave device | |
US7652214B2 (en) | Electronic component package | |
JP2007243916A (en) | Electronic component package | |
JP7344290B2 (en) | Elastic wave device and method for manufacturing the elastic wave device | |
US20220190805A1 (en) | Electronic component and method for manufacturing the same | |
JP2002324864A (en) | Electronic device | |
EP1061576A2 (en) | Semiconductor package and its manufacturing method | |
JP2002141761A (en) | Sealing method for surface acoustic wave device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180928 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190926 Year of fee payment: 12 |