KR100862625B1 - 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법 - Google Patents

높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법 Download PDF

Info

Publication number
KR100862625B1
KR100862625B1 KR1020047012195A KR20047012195A KR100862625B1 KR 100862625 B1 KR100862625 B1 KR 100862625B1 KR 1020047012195 A KR1020047012195 A KR 1020047012195A KR 20047012195 A KR20047012195 A KR 20047012195A KR 100862625 B1 KR100862625 B1 KR 100862625B1
Authority
KR
South Korea
Prior art keywords
coating layer
color
semiconductor
semiconductor device
semiconductor die
Prior art date
Application number
KR1020047012195A
Other languages
English (en)
Other versions
KR20050025141A (ko
Inventor
마이클 세돈
프란시스 카르니
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority to KR1020047012195A priority Critical patent/KR100862625B1/ko
Publication of KR20050025141A publication Critical patent/KR20050025141A/ko
Application granted granted Critical
Publication of KR100862625B1 publication Critical patent/KR100862625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 장치(50)는 전자회로를 형성하는 제 1 면(14)을 갖는 반도체 다이(20)를 포함한다. 반도체 다이의 제 2 면(15)에 형성된 코팅층(16)은 반도체 다이의 색상과 대비되는 색상을 가진다. 코팅층은 반도체 장치에 관한 정보를 나타내기 위해 제 2 면의 일부분을 노출시키도록 패터닝된다. 코팅층은 재료를 선택적으로 제거하기 위해 레이저와 같은 방사선빔(30)을 지향시킴으로써 패터닝된다.
Figure R1020047012195
반도체 장치, 패터닝, 코팅층, 반도체 다이, 방사선빔

Description

높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법{Semiconductor device having high contrast identification mark and method of manufacture}
본 발명은 대체로 반도체 장치에 관한 것으로서, 특히 반도체에 관한 정보를 제공하도록 패터닝되는 후면 코팅(backside coating)을 갖는 반도체 장치에 관한 것이다.
전자시스템 제조업자들은 전자시스템의 원가를 줄이기 위해 저렴한 집적회로 및 기타 반도체 장치를 계속 요구하고 있다. 이에 반응하여, 많은 반도체 제조업자들은 시스템 회로판에 활성 다이면이 직접 부착되는 "플립-칩" 형태로 장착될 수 있는 비실장형(unpackaged) 반도체 다이들 또는 칩들을 제공하고 있다. 이러한 접근법은 반도체 장치의 직접적인 원가를 감소시키며, 또한 도선 인덕턴스 및 기타 기생 소자들을 감소시킴으로써 반도체 장치의 성능을 향상시킨다. 그러나, "플립-칩" 기술은 때때로, 그러한 비실장형 반도체 칩이 부품번호나 제조업자와 같은 다이의 형식에 관한 정보를 거의 나타내지 않기 때문에 간접적인 원가를 상승시킨다. 시스템 장애가 있는 경우에, 특별한 제조업자 또는 제조공정에 대한 결함을 추적하기가 어렵다.
이러한 문제를 회피하기 위해, 일부 칩들은 두꺼운 후면 코팅을 가지도록 제조되며, 상기 후면은 반도체 장치에 대한 정보가 표시되어 있어서 결함이 있는 경우에 장치의 제조업자를 용이하게 추적할 수 있게 하고 있다. 다른 칩들은 필요한 패턴을 제공하도록 에칭되는 금 코팅을 사용한다. 그러나, 이러한 접근법은 대비(contrast)가 낮은 정보를 초래하며, 따라서 어떤 경우에는 현미경이나 다른 시각적 툴을 사용하여 보더라도 가시성이 저하한다. 낮은 대비를 보상하기 위해, 종래 기술의 코팅은 큰 폰트(font)들로 표시되며, 이것은 특히 작은 다이에서 제공될 수 있는 정보의 양을 감소시킨다. 그 결과, 결함이 있는 반도체 장치를 특정 가공 단계에 대해 추적할 수 있는 능력이 감소되며, 이것은 장치 및 시스템의 총제조원가를 감소시키기 위해 미래의 결함을 방지하여 다이 수율 및 신뢰성을 강화시키는 것을 더욱 어렵게 만든다.
따라서, 제조원가를 감소시키고 반도체 장치의 신뢰성을 증가시키기 위해 반도체 장치에 관하여 용이하게 식별할 수 있는 정보를 제공하는 반도체 장치 및 방법에 대한 필요성이 존재한다.
도 1은 반도체 웨이퍼의 사시도.
도 2는 웨이퍼 일부분을 더욱 상세히 도시하는 횡단면도.
도 3은 웨이퍼의 일부분을 제 1 대체 실시예로서 도시하는 횡단면도.
도4는 웨이퍼의 일부분을 제 2 대체 실시예로서 도시하는 횡단면도.
도 5는 웨이퍼의 일부분을 제 3 대체 실시예로서 도시하는 횡단면도.
도 6은 반도체 웨이퍼로부터 싱귤레이팅(singulating)된 실장형 반도체 다이로 형성된 반도체 장치를 포함하는 전기시스템의 분해도.
도 7은 반도체 패키지에 수용된 반도체 다이의 횡단면도.
도면에서, 동일한 참조 번호를 갖는 소자들은 동일한 기능을 가진다.
도 1은 다수의 반도체 다이를 가지도록 제조된 반도체 웨이퍼(10)의 사시도이며, 하나의 반도체 다이가 반도체 기판 또는 다이(20)로서 지칭되어 있다. 활성면 또는 상단면(14)은 트랜지스터들 및/또는 다른 활성 장치들을 포함할 수 있는 전기 회로를 형성하는데 사용된다. 웨이퍼 플랫(wafer flat:12)은 웨이퍼(20)의 전도 형식 및 결정학상 방위에 대한 정보를 제공한다. 전기 회로가 형성된 후에 코팅 재료(16)가 후면(15)에 적용된다.
도 2는 반도체 다이(20)를 포함하는 웨이퍼(20)의 일부분을 더욱 상세히 도시하는 횡단면도이다. 반도체 다이(20)는 도 1의 방위와는 반대인 "플립-칩" 방위로 도시되어 있다.
다수의 전도성 범프(bump:18)가 상단면(14)에 형성되어 상단면(14)의 회로와 시스템 회로판(도 2에 도시되지 않음) 사이에 전기 및 기계적 접속부를 만든다. 전도성 범프(18)는 저온 솔더(solder), 도금된 구리, 또는 반도체 다이(20)에 형성된 회로의 성능을 저하시키지 않고 필요한 전기 및 기계 부착부를 만들기에 적합한 다른 전도성 재료로 형성된다.
전기 회로 및 전도성 범프들(18)이 형성된 후에, 반도체 다이(20)의 색상과 대비되는 색상을 갖는 불투명한 외관을 생성하기 위해 코팅 재료(16)가 후면(15)에 도포된다. 코팅 재료(16)는 특정 신뢰도 표준을 충족시키는 동안 하부의 반도체 재료에 강한 부착을 제공하도록 선택된다. 코팅 재료(16)는 유기 재료로 형성되는데, 왜냐하면 필요한 색상을 만들기 위해 색소들이 첨가될 수 있고 다이 또는 웨이퍼 응력을 최소화하기 위해 특정된 열팽창 계수를 제공하도록 충전재의 양 및 유형이 변경될 수 있기 때문이다. 코팅 재료(16)는 특정 환경 및 동작 조건들 하에서 반도체 다이(20)에 대한 응력을 더욱 줄이기 위해 탄성 또는 컴플라이언트 특성을 가질 수 있다. 일 실시예에서, 코팅 재료(16)는 미국 캘리포니아주 소재의 록타이트 코포레이션, 인더스트리(Loctite Corporation, Industry)사로부터 입수 가능한, Hysol® CNB876-36, 실리카 충전재를 갖는 가요성 에폭시 수지를 포함한다. 대안으로서, 코팅 재료는 중합체를 포함할 수 있다.
코팅 재료(16)는 필요하면, 표면(15)에서 볼 수 있는 반도체 재료의 색상과 대비되는 색상을 가지도록 색소를 첨가하여 구성된다. 반도체 다이(20)가 실리콘으로 형성되며 오프화이트색(off-white:회색이 도는 흰색) 또는 베이지색으로서 설명되는 색을 가지는 실시예에서, 코팅 재료(16)는 불투명한 흑색을 가지도록 형성된다. 대안으로서, 코팅 재료(16)는 실리콘의 오프화이트색과 눈에 잘 띄게 대비되는 반드시 어떤 다른 색을 가지도록 형성되어도 좋다.
코팅 재료(16)는 통상적으로 막 두께를 결정하는 높이를 갖는 메쉬(mesh)를 통해 걸러냄으로써 액체 형태로 도포된다. 스크린 구조물은 약 110 내지 230 사이의 메쉬 수를 갖는 스테인레스강 또는 폴리에스터가 될 수 있다. 코팅 재료(16)는 약 5 내지 37 마이크로미터 범위의 두께를 가지도록 도포된다. 일 실시예에서, 코팅 재료(16)는 두께가 약 30 마이크로미터이고, 150℃에서 약 30분 동안 경화된다. 그러한 낮은 경화 온도는 반도체 다이(20)에 형성된 장치들의 기능성을 해치지 않으며, 납땜의 리플로우(reflow) 온도 또는 용해 온도보다 낮다.
정보는 전자기 방사선(30)을 지향시켜 코팅 재료(16)로부터 선택적으로 재료를 제거하여 후면(15)의 부분들을 노출시키는 개구들(21)을 형성함으로써 후면(15)에 표시된다. 하나의 실시예에서, 방사선(30)은 필요한 정보를 나타내는 문자 숫자식 캐릭터 또는 다른 기호들의 형상으로 개구들(21)을 만들도록 프로그램되어 있는 레이저빔을 구비한다. 레이저 장치의 전류값, 빔 강도, 펄스율, 빔 직경 및 레이저빔의 주사시간과 같은 파라미터들은 코팅 재료(16)로부터의 재료가 완전히 제거되면서 반도체 다이(20)의 표면(15)의 구조에 변화를 주지 않거나 단지 최소한의 변화를 주도록 보장하기 위해 필요한 대로 조정될 수 있다. 대안으로서, 개구들(21)은 폴리에스터층을 코팅 재료(16)에 적용하여 선택적으로 에칭하여 재료를 제거함으로써 형성될 수도 있다. 상단면(14)과 후면(15) 사이 즉, 개구들(21)과 반도체 다이(20) 사이의 정렬은 표준정렬공구로써 달성된다.
코팅 재료(16)의 막 두께가 약 37 마이크로미터보다 작기 때문에, 약 250 마이크로미터만큼 작은 폰트 높이들 또는 캐릭터를 사용하여 고도로 판독 가능한 문자 숫자식 캐릭터들이 생성될 수 있다. 그러한 작은 폰트들은 더 많은 정보가 제공되는 것을 허용하고, 반도체 다이(20)가 작은 다이 면적을 갖는 경우에 특히 중요하다. 후면(15)의 노출부들에 기인하는 높은 대비는 확대하지 않고도 식별할 수 있는 두드러진 정보를 만든다.
반도체 다이(20)는 코팅 재료(16)가 경화되어 패터닝된 후에 반도체 웨이퍼(10)로부터 반도체 다이(20)를 싱귤레이트하는데 사용되는 톱니부(sat street:22)에 의해 한정된다.
도 3은 제 2 실시예로서 웨이퍼(10)의 단면을 도시하는 횡단면도이다. 제 2 실시예의 소자들은 도 2에 설명된 소자와 유사한 특성을 가지며, 다만 개구(21A)가 코팅 재료(16)에 형성된 후에 방사선(30)의 강도 및/또는 펄스율이 증가되어 후면(15)에서 반도체 재료를 지역적으로 제거하여 오목한 면(17)을 형성하도록 하는 점에서 다르다. 따라서, 개구(21A)를 바라볼 때 후면(15)과 오목한 면(17)을 볼 수 있다. 방사선(30)에 의해 제거된 반도체 재료는 후면(15)의 경면처리된 조직에 비해 오목한 면(17)에서 더 거친 조직을 만들어낸다. 그 결과, 오목한 면(17)에서 인식되는 색은 후면(15)에서 인식되는 색과 다르며, 그래서 3가지 식별 가능한 대비 색들을 갖는 마킹 계획이 만들어지며, 즉 코팅 재료(16)의 색, 후면(15)의 색 및 오목한 면(17)의 색이 만들어진다. 오목한 면(17)에 의해 제공되는 보조 색은 제조 원가를 크게 증가시키지 않고도 보조 정보를 제공할 기회를 제공한다.
도 4는 다른 대비 레벨 또는 상호의 색상 계획을 제공하는 제 3 실시예로서 웨이퍼(10)의 일부의 횡단면도이다. 코팅 재료(16)는 제 1 색의 코팅층(25) 및 상기 제 1 색과 대비되는 제 2 색의 코팅층(26)을 포함하는 다층 또는 라미네이팅된(laminated) 구조를 가진다. 예를 들어, 상기 제 1 및 제 2 색들은 각각 백색과 흑색이거나, 녹색과 백색이거나, 또는 제조업자의 색상 로고와 같은 정보를 제공하도록 코팅층들(25-26)에 색소들을 첨가함으로써 선택된 대비 색들의 어떤 조합일 수 있다.
이 실시예에서는 개구(21)가 코팅층(26)에서 재료가 제거되어 형성되어서 하부 코팅층(25)의 표면을 노출시켜 필요한 대비를 달성하게 된다. 코팅층(26)을 통해 재료를 제거하는 것은 방사선(30)의 강도 및/또는 방사선이 인가되는 시간을 조정함으로써 달성된다. 코팅층들(25-26)은 통상적으로 도 2에서 설명된 것과 유사한 방식으로 연속적인 라미네이션(lamination)들 내에 적용되고 동시에 경화된다. 코팅층들(25-26) 각각은 약 5 마이크로미터와 약 18 마이크로미터 사이의 두께를 갖는다. 대안으로서, 코팅층들(25-26)은 플라스틱 시트에 연속적으로 형성되어 단계 B 경화를 받아서 손상되지 않고 취급될 수 있다. 시트는 후면(15)에 접촉하게 되며, 라미네이팅 공구를 사용하여 도포되고, 접착이 촉진되도록 가열되며 다음에, 개구(21)를 형성하기 전에 경화된다.
도 5는 제 4 실시예로서 웨이퍼(10)의 일부의 횡단면도이다. 이 실시예에서, 코팅층(16)은 제 1 색상의 코팅층(42)과, 표면(15)으로 나타난 반도체 다이(20)의 색상 및 상기 제 1 색상과 대비되는 제 2 색상의 코팅층(40)을 구비한다. 따라서, 패터닝된 후에, 3개의 대비 색상들을 볼 수 있으며, 이는 필요한 정보의 양을 더 많이 제공하는데 사용될 수 있다.
코팅층(40, 42)은 도 4에서 설명된 형태와 유사한 형태로 도포된다. 이 실시예에서는, 개구(21)가 코팅층(42)의 표면(28)을 노출시키도록 코팅층(40)을 통해 재료를 제거함으로써 형성되며, 반면에 개구들(23)은 반도체 다이(20)의 표면(15)을 노출시키도록 코팅층(40)으로부터 재료를 제거함으로써 형성된다. 이러한 다층 접근법은 대비 색상들을 갖는 3층 이상의 코팅층을 사용하도록 용이하게 확장된다.
도 6은 도 4에서 설명된 바와 같은 코팅층(40, 42)을 포함하는 제 2 대안 실시예에 따라 반도체 다이(20)가 형성된 반도체 장치(50)와 시스템 회로판(60)을 포함하는 전기시스템(70)의 분해도를 나타낸다. 회로판(60)은 반도체 장치(50)의 전도성 범프(18)를 다수의 전도성 본딩 패드(bonding pad:62)에 장착하기 위한 장착영역(64)을 포함한다.
반도체 장치(50)에 관한 정보는 전술한 바와 같이, 코팅층(40, 42)에서 재료를 선택적으로 제거하여 표면(28, 15)을 노출시키고, 그에 따라 다수의 날카롭게 대비되는 색들로 가시적인 기호들 및/또는 문자 숫자식 캐릭터들을 제공함으로써 제공된다. 반도체 장치(50)에 도시된 문자 숫자식 캐릭터들은 약 250 마이크로미터의 높이로 형성된다.
이러한 정보의 예들이 도 5에 도시되어 있으며, 반도체 장치(50)의 재고품 또는 다른 원가를 줄이기 위하여 사용자 또는 시스템 제조업자의 신원(ID) 또는 주문 부품 번호를 포함할 수 있다. 반도체 장치(50)에서 결함이 발견되는 경우에 용이하게 연락이 되도록 반도체 제조업자의 로고 또는 다른 식별체가 제공될 수 있다. 로트(lot), 웨이퍼 및 다이 식별성과 같은 웨이퍼 및 다이 처리 정보 뿐만 아니라 부품 번호 및/또는 연속번호는 결함의 원천에 집중하기 위해 반도체 제조업자가 반도체 장치(50)를 특정 처리 단계들에 추적할 수 있도록 허용한다. 많은 결함들이 특별한 처리 단계와 관련이 있을 수 있으며, 종종 그 처리 단계를 변경함으로써 교정될 수 있으며, 이로써 유사하게 처리된 장치들의 신뢰성을 향상시키고 장치들의 전체 제조원가를 감소시키게 된다. 또한, 다이 방향 및/또는 기준 도선 즉 핀 "1"의 위치와 같이, 소비자 또는 시스템 제조업자에게 유용한 정보도 마찬가지로 제공될 수 있다. 문자 숫자식 캐릭터에 더하여, 상술한 구조에 의해 제공되는 강화된 대비도 역시 기계 판독식 기호 또는 바코드의 형태로 정보를 제공하는데 적절한다.
도 7은 반도체 패키지(82)에 수용된 반도체 다이(20)를 포함하는 실장형 반도체 장치(80)의 횡단면도이다. 반도체 다이(20)는 한 측면에 약 1.5 밀리미터보다 작은 치수를 갖는 다이오드와 같은 2-전극 장치로서 형성되며, 표면(14, 15)에 각각 형성된 제 1 및 제 2 전극을 갖는 수직형 디바이스 구조를 가진다.
반도체 패키지(80)는 거의 칩 크기의 패키기를 형성하도록 각각 배치된 제 1 및 제 2 도선(83, 84)을 갖는 낮은 프로필의 표면 실장형 패키지(surface mount package)이다. 도선(83, 84)은 구리 또는 다른 금속과 같이 높은 전도성 재료로 형성된다. 제 1 도선(83)은 표면(14)의 제 1 전극에 전기적으로 접속된다. 제 2 도선(84)은 표면(15)의 제 1 전극에 전기 접속된 내면부(internal portion:85)와, 외부와의 전기 접속을 만드는 외면부(external portion:86)를 포함한다. 패키지(80)는 반도체 다이(20)를 환경적인 피해로부터 보호하는 유기 캡슐(organic encapsulant:82)을 포함한다.
캡슐(82)은 코팅 재료(16)로서의 기능을 하기 위해 내면부(85)의 표면(87)을 덮는 영역에서 약 37 마이크로미터보다 작은 두께로 형성된다. 코팅 재료(16)는 전술한 바와 같이 조사되어 재료가 제거되어 표면(87)의 부분들을 노출시키는 개구(21)가 형성됨으로써 반도체 장치(80)에 관한 정보를 제공하게 된다. 캡슐(82)은 에폭시와 같은 유기 재료로 제조되며, 상기 재료 내에 표면(87)의 색과 뚜렷하게 대비되는 색상을 만들기 위해 필요하면 색소가 첨가된다. 적용 분야 또는 패키지의 형식에 따라, 도선 프레임의 표면, 다이 부착 플래그 등과 같은 다른 패키지 표면들을 노출시키도록 개구들(21)을 형성할 수도 있다.
패키지(80)에서 이용 가능한 작은 공간에 필요한 다량의 정보를 제공하기 위해서, 개구들(21)은 작은 폰트 크기로 구성된다. 그 결과, 정보를 보는데 필요한 높은 가시성을 제공하기 위해 뚜렷한 색상 대비가 특히 중요하다.
요약하면, 반도체 장치에 대한 정보를 제공하는 방법 및 반도체 장치가 설명되어 있다. 반도체 다이는 전자회로를 형성하기 위한 제 1 면을 가진다. 반도체 다이의 색과 대비되는 색을 가진 코팅층이 제 2 면에 배치되며 패터닝되어 제 2 면을 노출시킴으로써 반도체 장치에 관한 기호 또는 문자 숫자식 캐릭터의 형태로 된 정보를 나타낸다. 코팅층은 프로그램된 레이저빔과 같은 방사선을 지향시켜 이 코팅층의 재료를 제거함으로써 패터닝된다. 에폭시 수지, 중합체, 또는 다른 유기 구성물의 종류가 코팅 재료로서 사용되어 필요한 대비 레벨을 제공할 수 있다. 코팅층은 스크리닝, 라미네이팅, 분사, 붓기, 그라프팅 또는 다른 방법에 의해 도포될 수 있다. 코팅층의 전체 두께는 약 37 마이크로미터보다 작게 제조되어서 작은 폰트 크기를 달성하게 되며, 이는 제공될 수 있는 고도의 식별 가능한 정보를 증가시킨다.

Claims (27)

  1. 반도체 장치에 있어서,
    전자 회로를 형성하는 제 1 면을 갖는 반도체 다이; 및
    상기 반도체 다이의 색상과 대비되는 색상을 가지도록 상기 반도체 다이의 제 2 면에 배치된 코팅층을 포함하고,
    상기 코팅층은 상기 반도체 장치에 관한 정보를 나타내기 위해 상기 제 2 면의 일부분을 노출시키도록 패터닝되고, 상기 코팅층은 상기 반도체 다이의 상기 제 2 면을 노출시키는 적어도 하나의 개구(opening)를 형성하도록 패터닝되고, 상기 반도체 다이는 상기 제 2 면의 색상과 다른 색상을 갖는 상기 개구 내의 오목한 면을 갖는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 코팅층은 37 마이크로미터보다 작은 두께로 상기 제 2 면에 형성되는, 반도체 장치.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 코팅층은 유기 재료로 형성되는, 반도체 장치.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 코팅층은 불투명하고 검은 색을 갖는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 정보는 250 마이크로미터보다 작은 높이를 갖는 문자 숫자식 캐릭터(alphanumeric character)를 포함하는, 반도체 장치.
  6. 제 1 항에 있어서,
    외부 전기 및 기계 접속부를 만들기 위해 상기 반도체 다이의 상기 제 1 면에 형성된 전도성 범프(conductive bump)를 더 포함하는, 반도체 장치.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 3 항에 있어서,
    상기 유기 재료는 에폭시 수지인, 반도체 장치.
  8. 반도체 장치에 있어서,
    전자 회로를 형성하는 상단면 및 제 1 색상을 갖는 후면을 갖는 반도체 기판;
    상기 후면에 형성되며 상기 제 1 색상과 대비되는 제 2 색상을 갖는 제 1 코팅층;
    상기 제 1 코팅층의 표면상에 제 3 색상으로 형성된 제 2 코팅층으로서, 상기 제 3 색상은 상기 제 1 및 제 2 색상들과 대비되는, 상기 제 2 코팅층;
    상기 반도체 장치에 관한 정보를 제공하기 위해 상기 제 1 코팅층의 수평면을 노출시키는 상기 제 2 코팅층 내의 제 1 개구; 및
    상기 반도체 장치에 관한 부가적인 정보를 제공하기 위해 상기 후면을 노출시키는 상기 제 1 및 제 2 코팅층들 내의 제 2 개구를 포함하는, 반도체 장치.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서,
    상기 제 1 코팅층은 5 마이크로미터와 18 마이크로미터 사이의 두께를 갖는, 반도체 장치.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서,
    상기 제 2 코팅층은 5 마이크로미터와 18 마이크로미터 사이의 두께를 갖는, 반도체 장치.
  11. 제 8 항에 있어서,
    상기 제 1 색상은 흰색이고 상기 제 2 색상은 검은색인, 반도체 장치.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서,
    상기 정보는 문자 숫자식 캐릭터를 포함하는, 반도체 장치.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 문자 숫자식 캐릭터는 높이가 250 마이크로미터보다 작은 폰트(font)로 형성되는, 반도체 장치.
  14. 반도체 장치 제조 방법에 있어서,
    반도체 다이의 표면 위에 제 1 색상을 갖는 코팅층을 배치하는 단계로서, 상기 표면은 상기 제 1 색상과 대비되는 제 2 색상을 갖는, 상기 코팅층 배치 단계;
    상기 표면을 노출시키도록 상기 코팅층 내에 개구를 형성하는 단계; 및
    상기 개구를 통해 상기 표면 내에 오목한 부분을 형성하는 단계로서, 상기 오목한 부분은 상기 반도체 장치에 관한 정보를 제공하기 위해 상기 제 1 및 제 2 색상들과 대비되는 제 3 색상을 갖는, 상기 오목한 부분 형성 단계를 포함하는, 반도체 장치 제조 방법.
  15. 제 14 항에 있어서,
    상기 개구를 형성하는 단계는 상기 코팅층을 선택적으로 조사하는(irradiating) 단계를 포함하는, 반도체 장치 제조 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 15 항에 있어서,
    상기 선택적으로 조사하는 단계는 상기 코팅층에서 재료를 제거하기 위해 레이저빔을 지향하는 단계를 포함하는, 반도체 장치 제조 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서,
    상기 지향 단계는 상기 코팅층에서 250 마이크로미터보다 작은 폰트 높이를 갖는 문자 숫자식 캐릭터를 형성하는 단계를 포함하는, 반도체 장치 제조 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 배치 단계는 상기 코팅층을 37 마이크로미터의 두께로 형성하는 단계를 포함하는, 반도체 장치 제조 방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 코팅층을 150 ℃의 온도에서 경화하는(curing) 단계를 더 포함하는, 반도체 장치 제조 방법.
  20. 제 14 항에 있어서,
    상기 배치 단계는 상기 코팅층을 반도체 웨이퍼에 적용하는 단계를 포함하고, 상기 반도체 다이를 형성하기 위해 상기 적용 단계 후에 상기 반도체 웨이퍼를 싱귤레이팅(singulating)하는 단계를 더 포함하는, 반도체 장치 제조 방법.
  21. 반도체 다이 제조 방법에 있어서,
    반도체 웨이퍼의 표면을 상기 반도체 웨이퍼의 색상과 대비되는 제 1 색상을 갖는 제 1 코팅층으로 라미네이팅(laminating)하는 단계;
    상기 제 1 코팅층을 상기 제 1 색상 및 상기 반도체 웨이퍼의 색상과 대비되는 제 2 색상을 갖는 제 2 코팅층으로 라미네이팅하는 단계;
    상기 반도체 다이에 관한 가시적 정보를 제공하기 위해 상기 제 2 코팅층을 통해 제 1 개구들을 형성하여 그에 따라 상기 제 1 코팅층의 수평면을 노출시키는 단계; 및
    상기 반도체 다이에 관한 부가적인 가시 정보를 제공하기 위해 상기 제 2 및 제 1 코팅층들을 통해 제 2 개구들을 형성하여 그에 따라 상기 반도체 웨이퍼의 표면을 노출시키는 단계를 포함하는, 반도체 다이 제조 방법.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제 21 항에 있어서,
    상기 표면을 라미네이팅하는 단계는 상기 표면을 5 마이크로미터와 18 마이크로미터 사이의 두께로 코팅하는 단계를 포함하는, 반도체 다이 제조 방법.
  23. 제 21 항에 있어서,
    상기 제 1 코팅층을 라미네이팅하는 단계는 상기 제 1 코팅층을 18 마이크로미터보다 작은 두께로 코팅하는 단계를 포함하는, 반도체 다이 제조 방법.
  24. 제 21 항에 있어서,
    상기 라미네이팅 단계들 후에 상기 반도체 다이를 형성하기 위해 상기 반도체 웨이퍼를 싱귤레이팅하는 단계를 더 포함하는, 반도체 다이 제조 방법.
  25. 반도체 장치에 있어서,
    전기 컴포넌트로 형성된 반도체 다이; 및
    상기 반도체 다이에 결합된 리드(lead)를 포함하고 상기 반도체 다이 및 상기 리드의 적어도 일부를 캡슐에 넣기 위한 유기 재료를 갖는 반도체 패키지를 포함하고, 상기 유기 재료는 제 1 색상을 갖고, 상기 반도체 장치에 관한 가시적 정보를 제공하도록 상기 제 1 색상과 대비되는 제 2 색상을 갖는 상기 리드의 표면을 노출시키기 위해 상기 유기 재료에 개구들이 형성되는, 반도체 장치.
  26. 제 25 항에 있어서,
    상기 유기 재료는 37 마이크로미터보다 작은 두께를 갖는, 반도체 장치.
  27. 반도체 장치에 있어서,
    전자 회로를 형성하는 제 1 면을 갖는 반도체 다이; 및
    상기 반도체 다이의 제 2 면 상에 배치되고 제 1 및 제 2 대비 색들을 각각 갖는 제 1 및 제 2 층들을 포함하는 다층 코팅층을 포함하고, 상기 제 1 층은 상기 반도체 장치에 관한 가시적 정보를 제공하기 위해 상기 제 2 층의 수평면의 일부를 노출시키도록 패터닝되고, 상기 제 1 및 제 2 층들은 또한 상기 반도체 장치에 관한 부가적인 가시적 정보를 제공하기 위해 상기 반도체 다이의 제 2 면의 일부를 노출시키도록 패터닝되는, 반도체 장치.
KR1020047012195A 2004-08-06 2002-02-07 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법 KR100862625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020047012195A KR100862625B1 (ko) 2004-08-06 2002-02-07 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020047012195A KR100862625B1 (ko) 2004-08-06 2002-02-07 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20050025141A KR20050025141A (ko) 2005-03-11
KR100862625B1 true KR100862625B1 (ko) 2008-10-10

Family

ID=37383633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047012195A KR100862625B1 (ko) 2004-08-06 2002-02-07 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100862625B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175162B1 (en) 1998-01-14 2001-01-16 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6181017B1 (en) * 1999-04-14 2001-01-30 Advanced Micro Devices, Inc. System for marking electrophoretic dies while reducing damage due to electrostatic discharge
US6432796B1 (en) 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
US20030080440A1 (en) * 2000-05-31 2003-05-01 Amkor Technology, Inc. Reverse contrast marked package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175162B1 (en) 1998-01-14 2001-01-16 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6181017B1 (en) * 1999-04-14 2001-01-30 Advanced Micro Devices, Inc. System for marking electrophoretic dies while reducing damage due to electrostatic discharge
US20030080440A1 (en) * 2000-05-31 2003-05-01 Amkor Technology, Inc. Reverse contrast marked package
US6432796B1 (en) 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices

Also Published As

Publication number Publication date
KR20050025141A (ko) 2005-03-11

Similar Documents

Publication Publication Date Title
US7265454B2 (en) Semiconductor device and method of producing high contrast identification mark
US7154046B2 (en) Flexible dielectric electronic substrate and method for making same
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
US10923024B2 (en) LED display module and method of making thereof
JP4969113B2 (ja) 回路装置の製造方法
US20020008315A1 (en) Semiconductor package and method of fabricating the same
US9953931B1 (en) Semiconductor device package and a method of manufacturing the same
TWI229423B (en) Electronic device
KR20080031446A (ko) 회로 장치 및 그 제조 방법
JP2009182201A (ja) 半導体装置およびその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
DE102011053360A1 (de) Verfahren und system zum bereitstellen eines zuverlässigen leuchtdioden-halbleiterbauelements
US6984876B2 (en) Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof
US9972562B2 (en) Semiconductor device and corresponding method
KR100862625B1 (ko) 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법
WO2003073504A1 (en) Semiconductor device and method of producing high contrast identification mark
US20020110955A1 (en) Electronic device including at least one chip fixed to a support and a method for manufacturing such a device
US7247522B2 (en) Semiconductor device
US6948239B2 (en) Method for fabricating semiconductor apparatus using board frame
JP3827978B2 (ja) 半導体装置の製造方法
JP2006245396A (ja) 半導体装置及びその製造方法
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
CN112447777A (zh) 集成电路封装结构及其形成方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 12