KR100858000B1 - Semiconductor device and the Fabricating Method thereof - Google Patents

Semiconductor device and the Fabricating Method thereof Download PDF

Info

Publication number
KR100858000B1
KR100858000B1 KR1020060121983A KR20060121983A KR100858000B1 KR 100858000 B1 KR100858000 B1 KR 100858000B1 KR 1020060121983 A KR1020060121983 A KR 1020060121983A KR 20060121983 A KR20060121983 A KR 20060121983A KR 100858000 B1 KR100858000 B1 KR 100858000B1
Authority
KR
South Korea
Prior art keywords
pattern
gate oxide
polysilicon
film
spacer
Prior art date
Application number
KR1020060121983A
Other languages
Korean (ko)
Other versions
KR20080051247A (en
Inventor
오용호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060121983A priority Critical patent/KR100858000B1/en
Publication of KR20080051247A publication Critical patent/KR20080051247A/en
Application granted granted Critical
Publication of KR100858000B1 publication Critical patent/KR100858000B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서,The present invention relates to a semiconductor device and a manufacturing method thereof.

소스/드레인 영역, LDD(Lightly Doped Drain) 영역, 그리고 채널이 형성된 반도체 기판, 상기 채널 위에 형성된 게이트 산화막 패턴, 상기 게이트 산화막 패턴 위에 형성된 게이트, 상기 게이트 및 게이트 산화막 패턴의 측면과, 상기 LDD 영역 위에 형성된 산질화막(oxynitride) 패턴 및, 상기 산질화막(oxynitride) 패턴 상에 형성된 스페이서를 포함하여 구성되어,A semiconductor substrate having a source / drain region, a lightly doped drain (LDD) region, and a channel, a gate oxide pattern formed on the channel, a gate formed on the gate oxide pattern, side surfaces of the gate and gate oxide pattern, and on the LDD region An oxynitride pattern formed and a spacer formed on the oxynitride pattern,

저농도 소스/드레인 영역에서 스페이서로의 붕소 이온의 침투와 폴리실리콘 패턴에서 스페이서로의 붕소 이온의 침투를 효과적으로 방지할 수 있게 됨으로써, 간단한 공정으로도 반도체 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.Penetration of boron ions into the spacer in the low concentration source / drain region and boron ions into the spacer in the polysilicon pattern can be effectively prevented, thereby improving the electrical characteristics of the semiconductor device even with a simple process. .

Description

반도체 소자 및 그 제조 방법{Semiconductor device and the Fabricating Method thereof}Semiconductor device and its fabrication method

도 1은 종래의 PMOS에서 저농도 소스/드레인 영역(LDD)과 폴리 실리콘에서 이온 주입된 붕소가 스페이서로 침투되는 현상을 개략적으로 도시한 도,1 is a view schematically illustrating a phenomenon in which a low concentration source / drain region (LDD) and boron ion implanted in polysilicon penetrate into a spacer in a conventional PMOS.

도 2는 본 발명에 따른 반도체 소자를 도시한 도,2 illustrates a semiconductor device according to the present invention;

도 3a 내지 도 3c는 본 발명에 따른 반도체 소자 제조 방법을 도시한 공정도이다.3A to 3C are flowcharts illustrating a method of manufacturing a semiconductor device according to the present invention.

본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of manufacturing the same.

현재의 CMOS 소자는 도핑된 폴리실리콘을 게이트로 주로 사용하고 있으며, NMOS의 경우는 폴리실리콘에 인이나 비소를 도핑하고, PMOS의 경우에는 붕소를 주로 도핑한다.Current CMOS devices mainly use doped polysilicon as a gate. In the case of NMOS, polysilicon is doped with phosphorus or arsenic, and in the case of PMOS, boron is mainly doped.

이 때, 붕소가 이온 주입되어 도핑된 PMOS는 폴리실리콘 게이트 내의 붕 소(Boron)가 스페이서나 게이트 산화막으로 확산(diffusion)되는 현상인 이른바 '붕소침투(boron penetration)' 현상이 발생한다.In this case, the boron-doped PMOS ion-doped PMOS is a phenomenon in which boron in a polysilicon gate is diffused into a spacer or a gate oxide layer, so-called 'boron penetration' phenomenon occurs.

현재에는 상기 붕소가 게이트 산화막으로 확산되는 것을 방지하기 위해 게이트 산화막에 대해 열 질화 공정이나 플라즈마 질화 공정 등을 이용하고 있으나, 이는 폴리실리콘 게이트에서 게이트 산화막으로의 붕소침투를 방지하고 있을 뿐, 도 1에 도시된 바와 같은 폴리실리콘 게이트(1)에서 스페이서(2)로의, 그리고 저농도 소스/드레인 영역(Lightly Doped Drain; LDD)(3)에서 스페이서(2)로의 붕소침투를 방지할 수 없다. 이러한 문제로 인해 PMOS 소자의 성능이 현저히 감소하는 문제점이 있다. 미설명부호 4는 게이트 산화막이다.Currently, a thermal nitriding process or a plasma nitridation process is used for the gate oxide film to prevent the boron from diffusing to the gate oxide film, but this prevents boron penetration from the polysilicon gate to the gate oxide film. It is not possible to prevent boron penetration from the polysilicon gate 1 to the spacer 2 and to the spacer 2 in the lightly doped drain (LDD) 3 as shown in FIG. Due to this problem, there is a problem in that the performance of the PMOS device is significantly reduced. Reference numeral 4 is a gate oxide film.

본 발명은 폴리실리콘 게이트에서 스페이서로의, 그리고 저농도 소스/드레인 영역에서 스페이서로의 붕소침투를 방지하여 반도체 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자 및 그 제조 방법을 제공하는 데 있다.The present invention provides a semiconductor device and a method of manufacturing the same, which can improve the electrical characteristics of the semiconductor device by preventing boron penetration from the polysilicon gate to the spacer and from the low concentration source / drain region to the spacer.

상기한 바와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자는,The semiconductor device according to the present invention for achieving the above object,

고농도 소스/드레인 영역, 저농도 소스 드레인 영역, 그리고 채널이 형성된 반도체 기판, 상기 채널 위에 형성된 게이트 산화막 패턴, 상기 게이트 산화막 패턴 위에 형성된 게이트, 및 상기 게이트 및 게이트 산화막 패턴의 측면과, 상기 저 농도 소스/드레인 영역 위에 형성된 산질화막(oxynitride) 패턴을 포함한다. 또한, 상기 산질화막 패턴 상에 형성된 스페이서를 더 포함한다.A semiconductor substrate having a high concentration source / drain region, a low concentration source drain region, and a channel, a gate oxide pattern formed on the channel, a gate formed on the gate oxide pattern, and side surfaces of the gate and gate oxide pattern, and the low concentration source / drain region An oxynitride pattern is formed on the drain region. The apparatus may further include a spacer formed on the oxynitride layer pattern.

또한, 본 발명에 따른 반도체 소자 제조 방법은,In addition, the semiconductor device manufacturing method according to the present invention,

반도체 기판 위에 게이트 산화막, 폴리실리콘막을 순차적으로 형성하는 단계, 상기 폴리실리콘막 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 폴리실리콘막, 게이트 산화막을 순차적으로 식각하여 폴리실리콘 패턴 및 게이트 산화막 패턴을 형성하는 단계, 상기 반도체 기판 상에 산질화막을 형성하는 단계, 상기 폴리실리콘 패턴 및 게이트 산화막 패턴의 측면에 스페이서를 형성하는 단계, 및 상기 스페이서를 마스크로 하여 상기 반도체 기판 상의 산질화막을 제거하는 단계를 포함한다.Sequentially forming a gate oxide film and a polysilicon film on a semiconductor substrate, forming a photoresist pattern on the polysilicon film, and sequentially etching the polysilicon film and the gate oxide film using the photoresist pattern as an etching mask. Forming a silicon pattern and a gate oxide film pattern, forming an oxynitride film on the semiconductor substrate, forming a spacer on side surfaces of the polysilicon pattern and the gate oxide film pattern, and forming the spacer as a mask. Removing the oxynitride film on the phase.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; First, it should be noted that the same components or parts in the drawings represent the same reference numerals as much as possible. In describing the present invention, detailed descriptions of related well-known functions or configurations are omitted in order not to obscure the gist of the present invention.

또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물 들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.In addition, in the description of an embodiment according to the present invention, each layer (film), region, pattern or structure is "on / above / over / upper" of the substrate, each layer (film), region, pad or patterns. In the case where it is described as being formed at or "down / below / under / lower", the meaning is that each layer (film), area, pad, pattern or structure is a direct substrate, each layer (film), It may be interpreted as being formed in contact with an area, pad or patterns, or may be interpreted as another layer (film), another area, another pad, another pattern, or another structure being additionally formed therebetween. Therefore, the meaning should be determined by the technical spirit of the invention.

도 2는 본 발명에 따른 반도체 소자를 도시한 도, 도 3a 내지 도 3c는 본 발명에 따른 반도체 소자 제조 방법을 도시한 공정도이다.Figure 2 is a view showing a semiconductor device according to the present invention, Figures 3a to 3c is a process diagram showing a semiconductor device manufacturing method according to the present invention.

본 발명에 따른 반도체 소자는, 도 2에 도시된 바와 같이, 반도체 기판(10)에 소스/드레인 영역(11), LDD(Lightly Doped Drain) 영역(12)이 형성되고, 상기 소스/드레인 영역 사이에 채널(C)이 형성된다.In the semiconductor device according to the present invention, as shown in FIG. 2, a source / drain region 11 and a lightly doped drain (LDD) region 12 are formed in a semiconductor substrate 10, and between the source / drain regions. The channel C is formed.

상기 반도체 기판(10)은 실리콘 웨이퍼를 포함하며, 예를 들어, 반도체 기판(10)은 P형 불순물 -예를 들면, 붕소- 로 저농도 이온 도핑된 P형 반도체 기판이다.The semiconductor substrate 10 includes a silicon wafer, for example, the semiconductor substrate 10 is a P-type semiconductor substrate that is lightly ion-doped with P-type impurities, such as boron.

게이트 산화막 패턴(20)은 반도체 기판(10) 상에 형성되며, 게이트 산화막 패턴(20)은 실리콘 산화막일 수 있다. 상기 게이트 산화막 패턴(20) 위에 게이트(30)가 형성된다.The gate oxide pattern 20 may be formed on the semiconductor substrate 10, and the gate oxide pattern 20 may be a silicon oxide layer. A gate 30 is formed on the gate oxide pattern 20.

한편, 상기 게이트 산화막 패턴(20)의 하부에 대응하는 반도체 기판(10)에는 저농도 소스/드레인 영역(LDD)(12)을 형성하기 위하여 N형 불순물을 저농도 이온 주입하여 형성된 저농도 소오스 및 N형 불순물을 고농도 이온 주입하여 저농도 소오스와 접합된 고농도 소오스, N형 불순물을 저농도 이온 주입하여 형성된 저농도 드레인 및 N형 불순물을 고농도 이온 주입하여 저농드 드레인과 접합된 저농도 드레인를 포함한다.Meanwhile, a low concentration source and an N type impurity formed by implanting N type impurity at low concentration to form a low concentration source / drain region (LDD) 12 in the semiconductor substrate 10 corresponding to the lower portion of the gate oxide pattern 20. It includes a high concentration source implanted by a high concentration ion implantation, a low concentration drain is formed by implanting a high concentration ion implanted with a low concentration ion, and a low concentration drain implanted with a high concentration ion implanted N-type impurities, a low concentration drain.

상기 게이트(30)는 폴리실리콘막을 패터닝하여 생긴 폴리실리콘 패턴일 수 있고, 또는 금속으로 이루어질 수도 있다.The gate 30 may be a polysilicon pattern formed by patterning a polysilicon layer, or may be made of metal.

상기 게이트(30) 및 게이트 산화막 패턴(20)의 측면과, 상기 LDD 영역 위에 산질화막(oxynitride) 패턴(40)이 형성되고, 상기 산질화막(oxynitride) 상에 스페이서(50)가 형성된다. 이때, 상기 산질화막 패턴의 두께는 대략 2 내지 4 ㎚로 형성되고, 또한 상기 산질화막 패턴에서 질화막-산질화막 패턴에서 질화된 부분-은 1 내지 2 ㎚로 형성된다.An oxynitride pattern 40 is formed on side surfaces of the gate 30 and the gate oxide layer pattern 20 and the LDD region, and a spacer 50 is formed on the oxynitride layer. In this case, the thickness of the oxynitride layer pattern is formed to be approximately 2 to 4 nm, and the nitride layer in the oxynitride layer pattern-the nitrided portion of the oxynitride layer pattern-is formed to 1 to 2 nm.

상기와 같은 본 발명의 반도체 소자 제조 방법은 다음과 같다.The semiconductor device manufacturing method of the present invention as described above is as follows.

먼저, 도 3a에 도시된 바와 같이, 반도체 기판(10) 상에는 게이트 산화막 패턴(20) 및 제1 폴리실리콘 패턴(31)이 형성된다.First, as illustrated in FIG. 3A, a gate oxide layer pattern 20 and a first polysilicon pattern 31 are formed on the semiconductor substrate 10.

상기 게이트 산화막 패턴(20) 및 폴리실리콘 패턴(31)을 형성하기 위해서, 먼저, 반도체 기판(10) 상에는 게이트 산화막(미도시) 및 제1 폴리실리콘층(미도시)이 순차적으로 형성된다. 본 실시예에서 게이트 산화막은 반도체 기판(10)을 산화시켜 형성될 수 있고, 폴리실리콘층은 화학기상증착 공정 등을 통해 게이트 산화막 상에 형성될 수 있다.In order to form the gate oxide layer pattern 20 and the polysilicon pattern 31, first, a gate oxide layer (not shown) and a first polysilicon layer (not shown) are sequentially formed on the semiconductor substrate 10. In this embodiment, the gate oxide film may be formed by oxidizing the semiconductor substrate 10, and the polysilicon layer may be formed on the gate oxide film through a chemical vapor deposition process.

게이트 산화막 및 폴리실리콘층이 반도체 기판(10) 상에 형성된 후, 폴리실리콘층의 상면에는 포토레지스트 필름(미도시)이 형성되고, 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝되어 폴리실리콘층 상면에는 포토레지스트 패턴(미도시)이 형성된다.After the gate oxide film and the polysilicon layer are formed on the semiconductor substrate 10, a photoresist film (not shown) is formed on the upper surface of the polysilicon layer, and the photoresist film is formed by a photo process including an exposure process and a developing process. Patterned to form a photoresist pattern (not shown) on the upper surface of the polysilicon layer.

상기 폴리실리콘층 및 게이트 산화막은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝되고, 이 결과 반도체 기판(10) 상에는 폴리실리콘 패턴(31) 및 게이트 산화막 패턴(20)이 형성된다.The polysilicon layer and the gate oxide layer are patterned using a photoresist pattern as an etch mask, and as a result, a polysilicon pattern 31 and a gate oxide layer pattern 20 are formed on the semiconductor substrate 10.

그 다음, 도 3b에 도시된 바와 같이, 폴리실리콘 패턴(31) 및 게이트 산화막 패턴(20)이 형성된 반도체 기판(10)에, 전단계의 식각 공정에 의해 발생된 기판의 데미지(damage)를 회복시키기 위한 산화 공정을 진행할 때, 열질화 공정 또는 플라즈마 질화 공정으로 산화막을 질화시켜서 산질화막(oxynitride)(41)을 형성한다.Next, as shown in FIG. 3B, the semiconductor substrate 10 having the polysilicon pattern 31 and the gate oxide layer pattern 20 formed thereon may recover the damage of the substrate generated by the etching process of the previous step. When the oxidation process is performed, an oxynitride 41 is formed by nitriding the oxide film by a thermal nitriding process or a plasma nitriding process.

보다 상세히는, 식각의 데미지 회복을 위한 산화 공정을 800 내지 900℃의 온도에서 20초 가량 진행하여 산화막을 형성한 후, 상기 산화막의 표면을 질화시키기 위한 공정을 진행한다. 열질화 공정에 의할 경우, 980 내지 1050℃의 온도에서 10초 가량 질화 공정을 진행하여 상기 산화막의 표면을 질화시키고, 플라즈마 질화 공정에 의할 경우, 200W의 고주파 전력(Radio Frequency Power; RF Power)으로 110 내지 120초 동안 질화 공정을 진행하고, 1000 내지 1100℃의 온도에서 10초 가량 어닐(anneal) 공정을 진행하여 상기 산화막의 표면을 질화시켜서 산질화막(41)을 형성한다.More specifically, the oxidation process for recovering the damage of the etching is performed for about 20 seconds at a temperature of 800 to 900 ℃ to form an oxide film, and then the process for nitriding the surface of the oxide film. In the case of the thermal nitriding process, the nitriding process is performed for about 10 seconds at a temperature of 980 to 1050 ° C. to nitrate the surface of the oxide film, and in the case of the plasma nitridation process, 200W of radio frequency power (RF Power) ) And a nitriding process for 110 to 120 seconds, and an annealing process for about 10 seconds at a temperature of 1000 to 1100 ℃ to nitride the surface of the oxide film to form an oxynitride film (41).

그 다음, 도 3c에 도시된 바와 같이, 상기 폴리실리콘 패턴(31)을 이온 주입 마스크로 삼아 N형 또는 P형 불순물을 저농도로 주입하여 반도체 기판(10)에 저농도 소스/드레인 영역(LDD)(12)을 각각 형성한다.Next, as shown in FIG. 3C, the polysilicon pattern 31 is used as an ion implantation mask to inject N-type or P-type impurities at low concentration, so that the low concentration source / drain region LDD ( 12) are formed respectively.

그 다음, 저농도 소오스/드레인(12)을 형성한 후, 도 2에 도시된 바와 같이, 상기 반도체 기판(10) 상에 전면적에 걸쳐 산화막 및/또는 질화막과 같은 절연막을 증착하고, 에치 백(etch back) 공정에 의하여 건식 식각하여 기판(10) 상에 상기 폴리실리콘 패턴(31) 및 게이트 산화막 패턴(20)의 측면을 덮는 스페이서(50)를 형성하고, 상기 스페이서를 식각 마스크로 삼아 상기 반도체 기판(10)과 폴리실리콘 패턴(31) 위에 있는 산질화막(oxynitride)을 제거하고, 상기 스페이서(50)를 이온 주입 마스크로 하여 고농도의 이온 불순물을 주입하여 고농도 소스/드레인 영역(11)과 폴리실리콘으로 된 게이트(30)를 형성함으로써, 본 발명에 따른 반도체 소자를 제조한다.Then, after forming the low concentration source / drain 12, an insulating film such as an oxide film and / or a nitride film is deposited on the semiconductor substrate 10 over the entire surface, as shown in FIG. dry etching through a back process to form a spacer 50 covering the side surfaces of the polysilicon pattern 31 and the gate oxide layer pattern 20 on the substrate 10, and using the spacer as an etching mask. 10 and the oxynitride on the polysilicon pattern 31 are removed, and a high concentration of source / drain regions 11 and polysilicon are implanted by implanting high concentration of ionic impurities using the spacer 50 as an ion implantation mask. The semiconductor device according to the present invention is manufactured by forming the gate 30 made of the gate.

이상과 같은 본 발명의 반도체 소자는 도 2에서와 같이 폴리실리콘 패턴과 게이트 산화막 패턴으로 이루어진 게이트 구조물과 스페이서 사이에 산질화막이 형성되어, 저농도 소스/드레인 영역에서 스페이서로의 붕소 이온의 침투와 폴리실리콘 패턴에서 스페이서로의 붕소 이온의 침투를 효과적으로 방지할 수 있게 된다.In the semiconductor device of the present invention as described above, an oxynitride film is formed between the spacer and the gate structure formed of the polysilicon pattern and the gate oxide layer pattern, as shown in FIG. 2, so that boron ions penetrate into the spacer in the low concentration source / drain region and the poly The penetration of boron ions from the silicon pattern into the spacer can be effectively prevented.

이상과 같이 본 발명에 따른 반도체 소자 및 그 제조 방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.As described above with reference to the drawings illustrating a semiconductor device and a method for manufacturing the same according to the present invention, the present invention is not limited by the embodiments and drawings disclosed herein, but within the technical scope of the present invention Of course, various modifications may be made by those skilled in the art.

상기한 바와 같은 구성으로 이루어진 본 발명에 따른 반도체 소자 및 그 제조 방법에 의하면,According to the semiconductor device and the manufacturing method according to the present invention having the configuration as described above,

폴리실리콘 패턴과 게이트 산화막 패턴으로 이루어진 게이트 구조물과 스페이서 사이에 산질화막이 형성되어, 저농도 소스/드레인 영역에서 스페이서로의 붕소 이온의 침투와 폴리실리콘 패턴에서 스페이서로의 붕소 이온의 침투를 효과적으로 방지할 수 있게 됨으로써, 간단한 공정으로도 반도체 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.An oxynitride film is formed between the spacer and the gate structure consisting of the polysilicon pattern and the gate oxide layer pattern, thereby effectively preventing the penetration of boron ions into the spacer in the low concentration source / drain region and the penetration of boron ions into the spacer in the polysilicon pattern. By doing so, there is an effect that can improve the electrical characteristics of the semiconductor device even in a simple process.

Claims (10)

삭제delete 삭제delete 삭제delete 삭제delete 반도체 기판 위에 게이트 산화막, 폴리실리콘막을 순차적으로 형성하는 단계;Sequentially forming a gate oxide film and a polysilicon film on the semiconductor substrate; 상기 폴리실리콘막 위에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the polysilicon film; 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 폴리실리콘막, 게이트 산화막을 순차적으로 식각하여 폴리실리콘 패턴 및 게이트 산화막 패턴을 형성하는 단계;Sequentially etching the polysilicon layer and the gate oxide layer using the photoresist pattern as an etch mask to form a polysilicon pattern and a gate oxide layer pattern; 상기 반도체 기판 상에 산질화막을 형성하는 단계;Forming an oxynitride film on the semiconductor substrate; 상기 폴리실리콘 패턴 및 게이트 산화막 패턴의 측면에 스페이서를 형성하는 단계;Forming a spacer on side surfaces of the polysilicon pattern and the gate oxide layer pattern; 상기 스페이서를 마스크로 하여 상기 반도체 기판 상의 산질화막을 제거하는 단계;를 포함하며,Removing the oxynitride film on the semiconductor substrate using the spacer as a mask; 상기 산질화막을 형성하는 단계는 플라즈마 질화 공정으로 진행하는 반도체 소자 제조 방법.Forming the oxynitride film is a semiconductor device manufacturing method proceeds to the plasma nitriding process. 제 5 항에 있어서,The method of claim 5, wherein 상기 반도체 기판 상에 산질화막을 형성하는 단계는,Forming an oxynitride film on the semiconductor substrate, 상기 반도체 기판 상에 산화막을 형성하는 단계;Forming an oxide film on the semiconductor substrate; 상기 산화막의 표면을 질화시키는 단계로 이루어지는 반도체 소자 제조 방법.And nitriding the surface of the oxide film. 삭제delete 삭제delete 삭제delete 제 5 항에 있어서,The method of claim 5, wherein 상기 플라즈마 질화 공정은 200W의 고주파 전력으로 110 내지 120초 동안 질화 공정을 진행하고, 1000 내지 1100℃의 온도에서 10초 가량 어닐(anneal) 공정을 진행하여 상기 산화막의 표면을 질화시키는 반도체 소자 제조 방법.The plasma nitridation process is a semiconductor device manufacturing method of performing a nitriding process for 110 to 120 seconds at a high frequency power of 200W, and performing an annealing process for about 10 seconds at a temperature of 1000 to 1100 ℃ to nitride the surface of the oxide film. .
KR1020060121983A 2006-12-05 2006-12-05 Semiconductor device and the Fabricating Method thereof KR100858000B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060121983A KR100858000B1 (en) 2006-12-05 2006-12-05 Semiconductor device and the Fabricating Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121983A KR100858000B1 (en) 2006-12-05 2006-12-05 Semiconductor device and the Fabricating Method thereof

Publications (2)

Publication Number Publication Date
KR20080051247A KR20080051247A (en) 2008-06-11
KR100858000B1 true KR100858000B1 (en) 2008-09-10

Family

ID=39806269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121983A KR100858000B1 (en) 2006-12-05 2006-12-05 Semiconductor device and the Fabricating Method thereof

Country Status (1)

Country Link
KR (1) KR100858000B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057892A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method of manufacturing a transistor in a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057892A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method of manufacturing a transistor in a semiconductor device

Also Published As

Publication number Publication date
KR20080051247A (en) 2008-06-11

Similar Documents

Publication Publication Date Title
US6103563A (en) Nitride disposable spacer to reduce mask count in CMOS transistor formation
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
KR100861835B1 (en) Method for fabricating semiconductor for a dual gate cmos
JP2003078137A (en) Method for forming elevated source/drain areas using polysilicon spacer
US7045429B2 (en) Method of manufacturing a semiconductor device
US6218224B1 (en) Nitride disposable spacer to reduce mask count in CMOS transistor formation
KR100641993B1 (en) Method of manufacturing CMOS image sensor having high k insulator
KR100818433B1 (en) Mos transistor with fully silicide gate structure and method for manufacturing thereof
JP4505349B2 (en) Manufacturing method of semiconductor device
KR100588658B1 (en) Method for manufacturing mos transistor
US6214655B1 (en) Amorphous silicon disposable spacer to reduce mask count in CMOS transistor formation
KR100858000B1 (en) Semiconductor device and the Fabricating Method thereof
US7575989B2 (en) Method of manufacturing a transistor of a semiconductor device
JPH07283400A (en) Semiconductor device and its manufacture
KR0170436B1 (en) Method of manufacturing mosfet
KR100607818B1 (en) Method of manufacturing a transistor in a semiconductor device
KR100766270B1 (en) Method of manufacturing a semiconductor device
KR100301249B1 (en) Method of manufacturing a semiconductor device
KR101051954B1 (en) Transistor Formation Method of Semiconductor Device
KR100835103B1 (en) Manufacturing method of semiconductor device
KR100679810B1 (en) Semiconductor device prohibited from penetration of boron, and manufacturing method thereof
KR100412147B1 (en) Method of fabricating a semiconductor device
KR100529447B1 (en) Method for manufacturing mos transistor
KR100565755B1 (en) Method for manufacturing of semiconductor device
KR100622812B1 (en) Method for fabricating the gate structure of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee