KR100679810B1 - Semiconductor device prohibited from penetration of boron, and manufacturing method thereof - Google Patents

Semiconductor device prohibited from penetration of boron, and manufacturing method thereof Download PDF

Info

Publication number
KR100679810B1
KR100679810B1 KR1020050073756A KR20050073756A KR100679810B1 KR 100679810 B1 KR100679810 B1 KR 100679810B1 KR 1020050073756 A KR1020050073756 A KR 1020050073756A KR 20050073756 A KR20050073756 A KR 20050073756A KR 100679810 B1 KR100679810 B1 KR 100679810B1
Authority
KR
South Korea
Prior art keywords
gate
forming
layer
oxide film
boron
Prior art date
Application number
KR1020050073756A
Other languages
Korean (ko)
Inventor
정민호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050073756A priority Critical patent/KR100679810B1/en
Application granted granted Critical
Publication of KR100679810B1 publication Critical patent/KR100679810B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

A semiconductor device and its manufacturing method are provided to restrain the penetration of boron into an unwanted portion by insulating completely a gate oxide layer from source and drain using an oxynitride layer formed at both sides of the gate oxide layer. An oxide layer(202) is formed on a semiconductor substrate(200). A polysilicon layer(204) is formed on the oxide layer. A photoresist pattern for covering a gate forming region is formed on the resultant structure. A gate pattern is formed on the resultant structure by removing the polysilicon layer and the oxide layer using the photoresist pattern as an etch mask. A boron barrier(201) made of an oxynitride layer is formed at both sidewalls of the oxide layer by using a tilt ion implantation.

Description

보론의 침투가 방지된 반도체 소자 및 그 제조 방법{Semiconductor Device Prohibited from Penetration of Boron, and Manufacturing Method Thereof}Semiconductor Device Prohibited from Penetration of Boron, and Manufacturing Method Thereof}

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 나타내는 단면도.1A to 1C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조방법을 나타내는 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

200 : 반도체 기판 201 : 옥시나이트라이드막200 semiconductor substrate 201 oxynitride film

202 : 산화막 204 : 폴리실리콘층202: oxide film 204: polysilicon layer

206 : 저농도 불순물 확산영역 208 : 측벽 스페이서206: low concentration impurity diffusion region 208 sidewall spacer

210 : 고농도 불순물 확산영역210: high concentration impurity diffusion region

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 좀 더 구체적으로는 게이트에 대한 보론(B)의 침투(penetration)를 방지하는데 적합한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device suitable for preventing the penetration of boron (B) to the gate.

반도체 장치가 고집적화 됨에 따라 각각의 셀은 미세해져 내부의 전계 강도가 증가된다. 이러한 전계 강도의 증가는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜 게이트 산화막으로 주입시키는 핫-캐리어 효과(hotcarrier effect)를 일으킨다. 게이트 산화막에 주입된 캐리어는 반도체 기판과 게이트 산화막의 계면에 준위를 생성시켜 문턱전압(threshold voltage : VTH)을 변화시키거나 상호 컨덕턴스를 저하시켜 소자 특성을 저하시킨다. 그러므로, 핫-캐리어 효과에 의한 소자 특성의 저하를 감소시키기 위해 LDD(Lightly Doped Drain) 등과 같이 드레인 구조를 변화시킨 구조를 사용하여야 한다.As semiconductor devices become highly integrated, each cell becomes finer, and the internal electric field strength increases. This increase in electric field strength causes a hot-carrier effect in which the carrier of the channel region is accelerated and injected into the gate oxide layer in the depletion layer near the drain during operation of the device. The carrier injected into the gate oxide film generates a level at the interface between the semiconductor substrate and the gate oxide film, thereby changing the threshold voltage (VTH) or lowering the mutual conductance, thereby degrading device characteristics. Therefore, in order to reduce the deterioration of device characteristics due to the hot-carrier effect, a structure in which the drain structure is changed such as a lightly doped drain (LDD) or the like should be used.

도 1a 내지 도 1c는 이러한 LDD 구조를 포함하는 전형적인 반도체 소자의 제조 공정을 나타내는 단면도이다.1A to 1C are cross-sectional views illustrating a manufacturing process of a typical semiconductor device including such an LDD structure.

도 1a를 참조하면, 실리콘 등으로 이루어진 p형의 반도체 기판(100) 표면의 소정 부분에 LOCOS(Local Oxidation of Silicon) 또는 STI(shallow trench isolation) 등의 방법에 의해 소자활성영역과 격리영역을 정의하는 소자 격리막인 필드 산화막(도시안함)을 형성하여 소자의 활성영역 및 필드영역을 한정한다.Referring to FIG. 1A, a device active region and an isolation region are defined in a predetermined portion of a surface of a p-type semiconductor substrate 100 made of silicon by LOCOS (Local Oxidation of Silicon) or STI (shallow trench isolation). A field oxide film (not shown), which is a device isolation film, is formed to define an active region and a field region of the device.

그리고, 기판의 활성영역의 소정부위에 게이트가 형성될 트렌치를 형성하고, 트렌치 형성 후 기판의 노출된 전면에 문턱전압 조절용 이온주입을 실시한다.Then, a trench in which a gate is to be formed is formed in a predetermined portion of the active region of the substrate, and ion implantation for adjusting the threshold voltage is performed on the exposed entire surface of the substrate after the trench is formed.

그 다음, 트렌치 내부 표면을 포함하는 반도체기판(100)의 표면을 열산화하여 게이트절연막 형성용 산화막(102)을 형성한다.Thereafter, the surface of the semiconductor substrate 100 including the trench inner surface is thermally oxidized to form an oxide film 102 for forming a gate insulating film.

그리고, 필드산화막 및 게이트절연막 형성용 산화막(102)의 상부에 게이트 형성용 폴리실리콘층(104)을 화학기상증착 방법으로 증착한다. 이때, 폴리실리콘 층(104)은 도핑된 것을 사용하거나, 또는 도핑되지 않은 실리콘층을 형성한 다음 이온주입 등의 방법으로 도핑시켜 도전성을 갖도록 한다.Then, the polysilicon layer 104 for gate formation is deposited on the field oxide film and the gate insulating film formation oxide film 102 by a chemical vapor deposition method. In this case, the polysilicon layer 104 uses a doped one, or forms an undoped silicon layer and then doped by a method such as ion implantation to have conductivity.

도 1b를 참조하면, 폴리실리콘층(104) 상에 포토레지스트를 도포한 후 게이트를 정의하는 노광마스크를 사용한 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트패턴(도시안함)을 형성한다.Referring to FIG. 1B, after the photoresist is coated on the polysilicon layer 104, a photoresist pattern (not shown) covering the gate formation region is formed by performing exposure and development using an exposure mask defining a gate.

그리고, 포토레지스트패턴으로 보호되지 않는 게이트 형성용 폴리실리콘층, 게이트절연막 형성용 산화막을 건식 식각 등의 비등방성 식각으로 제거하여 게이트 패턴(104)을 형성한다.Then, the gate pattern 104 is formed by removing the gate forming polysilicon layer and the gate insulating film forming oxide film which are not protected by the photoresist pattern by anisotropic etching such as dry etching.

그 다음, 게이트 패턴(104)을 이온주입 마스크로 이용하여 n형 불순물 이온주입을 저농도로 기판(100)의 노출된 활성영역에 실시하면, 저농도 불순물 이온매몰층이 게이트 패턴의 양측에 서로 대응되는 형태로 형성된다. 이때, 저농도 불순물 이온 매몰층은 LDD 구조의 저농도 불순물 확산영역(106)을 형성하기 위하여 형성한다.Then, when the n-type impurity ion implantation is performed in the exposed active region of the substrate 100 at low concentration using the gate pattern 104 as an ion implantation mask, the low concentration impurity ion buried layers correspond to both sides of the gate pattern. It is formed in the form. At this time, the low concentration impurity ion buried layer is formed to form the low concentration impurity diffusion region 106 of the LDD structure.

도 1c를 참조하면, 게이트 패턴(104)을 덮도록 기판상에 산화실리콘 또는 질화막 등의 절연층을 증착한 후 반도체 기판(100) 표면이 노출되도록 에치백(etchback)하여 측벽 스페이서(sidewall spacer)(108)를 형성한다. 이때, 측벽 스페이서(108)는 게이트(104)를 주변으로부터 절연시키는 동시에 소스/드레인의 고농도 불순물 확산영역(110)을 형성하기 위한 이온주입 마스크로 이용된다.Referring to FIG. 1C, an insulating layer such as silicon oxide or a nitride film is deposited on the substrate to cover the gate pattern 104, and then etched back to expose the surface of the semiconductor substrate 100 so as to expose sidewall spacers. Form 108. In this case, the sidewall spacers 108 are used as an ion implantation mask to insulate the gate 104 from the periphery and to form the high concentration impurity diffusion region 110 of the source / drain.

그리고, 게이트 패턴(104)과 측벽 스페이서(108)를 이온주입 마스크로 사용하여 반도체 기판(100)의 노출된 활성영역에 n형의 불순물 이온들을 고농도로 이온 주입하여 소스 및 드레인 영역으로 이용되는 고농도 불순물 이온매몰층을 형성한다. 이때, 고농도 불순물 이온매몰층은 저농도 불순물 이온매몰층과 대부분 중첩되고, 다만, 측벽 스페이서(108) 하부에서는 저농도 불순물 이온매몰층만 존재한다.In addition, by using the gate pattern 104 and the sidewall spacers 108 as ion implantation masks, high concentrations of n-type impurity ions are implanted into the exposed active regions of the semiconductor substrate 100 to serve as source and drain regions. An impurity ion buried layer is formed. At this time, the high concentration impurity ion buried layer mostly overlaps with the low concentration impurity ion buried layer, but only the low concentration impurity ion buried layer exists under the sidewall spacer 108.

그 다음, 저농도 불순물 이온매몰층과 고농도 불순물 이온매몰층이 형성된 기판(100)에 어닐링 등의 열공정을 실시하여 소스/드레인 졍션을 형성하기 위한 불순물 이온들을 확산시켜 저농도 불순물 확산영역(106)과 고농도 불순물 확산영역(110)을 형성한다.Then, an annealing or the like is performed on the substrate 100 on which the low concentration impurity ion buried layer and the high concentration impurity ion buried layer are formed to diffuse impurity ions for forming a source / drain junction, so that the low concentration impurity diffusion region 106 and A high concentration impurity diffusion region 110 is formed.

이때, 상술한 어닐링 공정은 고온에서 진행되기 때문에 게이트(104) 및 소스/드레인 영역(110)에서의 불순물이 외부로 확산될 수 있으며, 특히 P타입 게이트에서는 게이트 유전체를 통한 보론(B) 침투 현상이 발생될 수 있고, 또한 완성된 모스 트랜지스터의 게이트에 전압을 인가한 경우에도 보론 침투 현상이 발생될 수 있는데, 이러한 보론의 침투 현상은 게이트(104) 및 소스/드레인 영역(110)에서의 저항을 증가시켜 결과적으로 소자의 성능 저하를 초래하게 된다.In this case, since the annealing process is performed at a high temperature, impurities in the gate 104 and the source / drain region 110 may be diffused to the outside. In particular, in the P-type gate, boron (B) penetration through the gate dielectric may occur. May occur, and boron penetration may occur even when a voltage is applied to the gate of the completed MOS transistor, which is a resistance of the gate 104 and the source / drain region 110. This results in an increase in the performance of the device.

본 발명의 목적은, 반도체 소자의 제조 공정 중에 발생될 수 있는 게이트 유전체를 통한 보론의 침투 현상을 억제하여, 반도체 소자의 성능 저하를 방지하기 위한 것이다. An object of the present invention is to suppress the phenomenon of boron penetrating through the gate dielectric that can be generated during the manufacturing process of the semiconductor device, to prevent the performance degradation of the semiconductor device.

본 발명에 따른 보론의 침투를 방지하는 반도체 소자의 제조방법은, 모스 트랜지스터의 형성을 위한 반도체 소자의 제조 방법에 있어서, 반도체 기판의 표면에 산화막을 형성하는 단계와; 상기 산화막 상부에 폴리실리콘층을 증착하는 단계와; 상기 폴리실리콘층 상에 포토레지스트를 도포한 후 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴으로 보호되지 않는 폴리실리콘층 및 산화막을 건식 식각으로 제거하여 게이트 패턴을 형성하는 단계와; 소스/드레인 영역 방향에서 상기 게이트 패턴의 측면에 질소 이온을 비스듬한 각도로 주입하여, 상기 질소 이온이 상기 산화막의 산소이온과 반응하여 상기 산화막의 양측면에 보론의 침투를 방지하는 옥시나이트라이드막의 보론 방지막을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a semiconductor device for preventing penetration of boron according to the present invention, the method of manufacturing a semiconductor device for forming a MOS transistor comprising the steps of: forming an oxide film on the surface of the semiconductor substrate; Depositing a polysilicon layer on the oxide film; Forming a photoresist pattern covering the gate formation region by applying photoresist on the polysilicon layer and performing exposure and development; Removing the polysilicon layer and the oxide layer which are not protected by the photoresist pattern by dry etching to form a gate pattern; A boron prevention film of an oxynitride film in which nitrogen ions are injected at an oblique angle to the side of the gate pattern in a direction of a source / drain region so that the nitrogen ions react with oxygen ions of the oxide film to prevent boron penetration into both sides of the oxide film. It characterized in that it comprises a step of forming.

그리고 본 발명에 따른 보론의 침투를 방지하는 반도체 소자의 제조방법은, 저농도 불순물 이온매몰층을 게이트 패턴의 양측에 서로 대응하는 형태로 형성하는 단계와; 상기 게이트 패턴을 덮도록 상기 기판상에 절연층을 증착한 후 상기 반도체 기판 표면이 노출되도록 에치백(etchback)하여 측벽 스페이서(sidewall spacer)를 형성하는 단계와; 상기 게이트 패턴과 상기 측벽 스페이서를 이온주입 마스크로 사용하여 상기 반도체 기판의 노출된 활성영역에 고농도 불순물 이온매몰층을 형성하는 단계;를 더 포함하여 구성될 수 있다. In addition, the method of manufacturing a semiconductor device for preventing penetration of boron according to the present invention includes the steps of forming a low concentration impurity ion buried layer in a form corresponding to each other on both sides of the gate pattern; Depositing an insulating layer on the substrate to cover the gate pattern and then etching back to expose the surface of the semiconductor substrate to form sidewall spacers; And forming a high concentration impurity ion buried layer in the exposed active region of the semiconductor substrate by using the gate pattern and the sidewall spacer as an ion implantation mask.

상술한 방법에 의해 제조된 본 발명에 따른 반도체 소자는, 모스 트랜지스터를 구성하는 게이트 전극의 양측면의 하부에 보론의 침투를 방지하는 보론 방지막이 형성되어 있다. 따라서, 소스/드레인 영역에 전압이 인가되었을 때, 게이트 산화막을 통하여 드레인 에지 부위와 게이트 전극 사이에 발생하는 강한 전기장에 의해 보론이 침투하는 것을 효과적으로 방지할 수 있다.In the semiconductor device according to the present invention manufactured by the above-described method, a boron prevention film is formed in the lower portion of both side surfaces of the gate electrode constituting the MOS transistor to prevent the penetration of boron. Therefore, when voltage is applied to the source / drain region, it is possible to effectively prevent boron from penetrating by the strong electric field generated between the drain edge portion and the gate electrode through the gate oxide film.

이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.Embodiments of the present invention will be described below with reference to the drawings.

[구현예][Example]

도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조 방법을 설명하는 공정도이다.2A to 2E are process charts illustrating a method for manufacturing a semiconductor device according to the present invention.

도 2a를 참조하면, 실리콘 등으로 이루어진 p형의 반도체 기판(200) 표면의 소정 부분에 LOCOS(Local Oxidation of Silicon) 또는 STI(shallow trench isolation) 등의 방법에 의해 소자활성영역과 격리영역을 정의하는 소자 격리막인 필드 산화막(도시안함)을 형성하여 소자의 활성영역 및 필드영역을 한정한다.Referring to FIG. 2A, a device active region and an isolation region are defined on a predetermined portion of a surface of a p-type semiconductor substrate 200 made of silicon or the like by a method such as local oxide of silicon (LOCOS) or shallow trench isolation (STI). A field oxide film (not shown), which is a device isolation film, is formed to define an active region and a field region of the device.

그리고, 기판의 활성영역의 소정부위에 게이트가 형성될 트렌치를 형성한 후, 기판의 노출된 전면에 문턱전압 조절용 이온주입을 실시한다.After forming a trench in which a gate is to be formed in a predetermined portion of the active region of the substrate, ion implantation for adjusting the threshold voltage is performed on the exposed entire surface of the substrate.

그 다음, 트렌치 내부 표면을 포함하는 반도체기판(200)의 표면을 열산화하여 게이트절연막 형성용 산화막(202)을 형성한다.Then, the surface of the semiconductor substrate 200 including the trench inner surface is thermally oxidized to form an oxide film 202 for forming a gate insulating film.

그리고, 필드산화막 및 게이트절연막 형성용 산화막(202)의 상부에 게이트 형성용 폴리실리콘층(204)을 화학기상증착 방법으로 증착한다. 이때, 폴리실리콘층(204)은 도핑된 것을 사용하거나, 또는 도핑되지 않은 실리콘층을 형성한 다음 이온주입 등의 방법으로 도핑시켜 도전성을 갖도록 한다.Then, a gate forming polysilicon layer 204 is deposited on the field oxide film and the gate insulating film forming oxide film 202 by a chemical vapor deposition method. In this case, the polysilicon layer 204 is formed using a doped, or to form a undoped silicon layer and then doped by a method such as ion implantation to have conductivity.

도 2b를 참조하면, 폴리실리콘층(204) 상에 포토레지스트를 도포한 후 게이트를 정의하는 노광마스크를 사용한 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트패턴(도시안함)을 형성한다.Referring to FIG. 2B, a photoresist is applied on the polysilicon layer 204, followed by exposure and development using an exposure mask defining a gate to form a photoresist pattern (not shown) covering the gate formation region.

그리고, 포토레지스트패턴으로 보호되지 않는 게이트 형성용 폴리실리콘층 (204), 게이트절연막 형성용 산화막(202)을 건식 식각 등의 비등방성 식각으로 제거하여 게이트 패턴을 형성한다.The gate pattern polysilicon layer 204 and the gate insulating film forming oxide film 202 which are not protected by the photoresist pattern are removed by anisotropic etching such as dry etching to form a gate pattern.

그리고 도 2c를 참조하면, 게이트 패턴의 측면, 또는 게이트 패턴을 구성하는 산화막의 측면에 비스듬한 각도로 질소 이온을 주입한다. 이처럼 비스듬한 각도로 질소 이온이 주입되면, 주입된 질소 이온이 산화막(202)의 산소 이온과 반응하여 산화막(202)의 양 측면에 소정 두께의 옥시나이트라이드막(201)이 형성된다. 이처럼 산화막(202)의 양 측면에 형성되는 옥시나이트라이드막(201)은 높은 절연성을 나타내므로, 보론의 침투를 방지하는 보론 방지막으로서 기능하게 된다. 따라서, 게이트에 전압이 인가되더라도 보론이 산화막(202)의 측면을 통해 소스 또는 드레인으로 침투하는 현상을 크게 줄일 수 있게 된다.2C, nitrogen ions are implanted at an oblique angle to the side of the gate pattern or the side of the oxide film constituting the gate pattern. When nitrogen ions are injected at an oblique angle as described above, the injected nitrogen ions react with the oxygen ions of the oxide film 202 to form an oxynitride film 201 having a predetermined thickness on both sides of the oxide film 202. Thus, the oxynitride film 201 formed on both side surfaces of the oxide film 202 exhibits high insulation, and thus functions as a boron prevention film for preventing the penetration of boron. Therefore, even if a voltage is applied to the gate, it is possible to greatly reduce the phenomenon that boron penetrates into the source or the drain through the side of the oxide film 202.

계속해서 도 2d를 참조하면, 게이트 패턴을 이온주입 마스크로 이용하여 n형 불순물 이온주입을 저농도로 기판(200)의 노출된 활성영역에 실시하면, 저농도 불순물 이온매몰층이 게이트 패턴의 양측에 서로 대응되는 형태로 형성된다. 이때, 저농도 불순물 이온 매몰층은 LDD 구조의 저농도 불순물 확산영역(206)을 형성하기 위하여 형성한다.2D, when the n-type impurity ion implantation is performed in the exposed active region of the substrate 200 at a low concentration by using the gate pattern as an ion implantation mask, the low concentration impurity ion buried layers are formed on both sides of the gate pattern. It is formed in a corresponding shape. At this time, the low concentration impurity ion buried layer is formed to form the low concentration impurity diffusion region 206 of the LDD structure.

그리고 도 2e를 참조하면, 게이트 패턴을 덮도록 기판상에 산화실리콘 또는 질화막 등의 절연층을 증착한 후 반도체 기판(200) 표면이 노출되도록 에치백(etchback)하여 측벽 스페이서(sidewall spacer)(208)를 형성한다. 이때, 측벽 스페이서(208)는 게이트를 주변으로부터 절연시키는 동시에 소스/드레인의 고농도 불순물 확산영역(210)을 형성하기 위한 이온주입 마스크로 이용된다.Referring to FIG. 2E, a sidewall spacer 208 is formed by depositing an insulating layer such as silicon oxide or nitride on a substrate to cover the gate pattern and then etching back to expose the surface of the semiconductor substrate 200. ). At this time, the sidewall spacer 208 is used as an ion implantation mask to insulate the gate from the periphery and to form the high concentration impurity diffusion region 210 of the source / drain.

그리고, 게이트 패턴과 측벽 스페이서(208)를 이온주입 마스크로 사용하여 반도체 기판(200)의 노출된 활성영역에 n형의 불순물 이온들을 고농도로 이온 주입하여 소스 및 드레인 영역으로 이용되는 고농도 불순물 이온매몰층을 형성한다. 이때, 고농도 불순물 이온매몰층은 저농도 불순물 이온매몰층과 대부분 중첩되고, 다만, 측벽 스페이서(208) 하부에서는 저농도 불순물 이온매몰층만 존재한다.In addition, by using the gate pattern and the sidewall spacer 208 as an ion implantation mask, high concentration of impurity ions are implanted into the exposed active region of the semiconductor substrate 200 to be used as source and drain regions. Form a layer. At this time, the high concentration impurity ion buried layer mostly overlaps with the low concentration impurity ion buried layer, but only the low concentration impurity ion buried layer is present under the sidewall spacer 208.

그 다음, 저농도 불순물 이온매몰층과 고농도 불순물 이온매몰층이 형성된 기판(200)에 어닐링 등의 열공정을 실시하여 소스/드레인 졍션을 형성하기 위한 불순물 이온들을 확산시켜 저농도 불순물 확산영역(206)과 고농도 불순물 확산영역(210)을 형성한다.Next, a thermal process such as annealing is performed on the substrate 200 on which the low concentration impurity ion buried layer and the high concentration impurity ion buried layer are formed to diffuse impurity ions for forming a source / drain junction, so that the low concentration impurity diffusion region 206 and A high concentration impurity diffusion region 210 is formed.

한편, 종래의 방법으로 제조된 반도체 소자의 게이트 패턴에 대해 전압을 인가하면, 산화막의 측면을 통해 드레인으로 전류가 흐르게 되고, 그와 함께 보론의 침투가 일어나게 된다. 그러나 본 발명에 따른 제조 방법으로 제조된 반도체 소자의 경우에는 산화막(202)의 양 측면에 절연성 옥시나이트라이드막(201)이 형성되어 있어서, 보론 침투 등의 문제가 발생하지 않게 된다.On the other hand, when a voltage is applied to the gate pattern of the semiconductor device manufactured by the conventional method, current flows to the drain through the side of the oxide film, and boron penetrates with it. However, in the case of the semiconductor device manufactured by the manufacturing method according to the present invention, the insulating oxynitride film 201 is formed on both sides of the oxide film 202, so that problems such as boron penetration do not occur.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.

본 발명에 따르면, 높은 절연성의 옥시나이트라이드막이 게이트 산화막의 양 측면에 형성됨으로써, 산화막의 측면과 소스 및 드레인 사이에 완전한 절연이 이루어지도록 하여 보론의 침투 현상이 일어나는 것을 방지할 수 있다.According to the present invention, since a highly insulating oxynitride film is formed on both sides of the gate oxide film, it is possible to completely insulate between the side surface of the oxide film and the source and the drain, thereby preventing boron penetration.

Claims (5)

모스 트랜지스터의 형성을 위한 반도체 소자의 제조 방법에 있어서,In the method of manufacturing a semiconductor device for forming a MOS transistor, 반도체 기판의 표면에 산화막을 형성하는 단계와;Forming an oxide film on the surface of the semiconductor substrate; 상기 산화막 상부에 폴리실리콘층을 증착하는 단계와;Depositing a polysilicon layer on the oxide film; 상기 폴리실리콘층 상에 포토레지스트를 도포한 후 노광 및 현상을 실시하여 게이트 형성영역을 덮는 포토레지스트 패턴을 형성하는 단계와;Forming a photoresist pattern covering the gate formation region by applying photoresist on the polysilicon layer and performing exposure and development; 상기 포토레지스트 패턴으로 보호되지 않는 폴리실리콘층 및 산화막을 건식 식각으로 제거하여 게이트 패턴을 형성하는 단계와;Removing the polysilicon layer and the oxide layer which are not protected by the photoresist pattern by dry etching to form a gate pattern; 소스/드레인 영역 방향에서 상기 게이트 패턴의 측면에 질소 이온을 비스듬한 각도로 주입하여, 상기 질소 이온이 상기 산화막의 산소이온과 반응하여 상기 산화막의 양측면에 보론의 침투를 방지하는 옥시나이트라이드막의 보론 방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.A boron prevention film of an oxynitride film in which nitrogen ions are injected at an oblique angle to the side of the gate pattern in a direction of a source / drain region so that the nitrogen ions react with oxygen ions of the oxide film to prevent boron penetration into both sides of the oxide film. Method of manufacturing a semiconductor device comprising the step of forming a. 삭제delete 제1항에 있어서,The method of claim 1, 저농도 불순물 이온매몰층을 상기 게이트 패턴의 양측에 서로 대응하는 형태로 형성하는 단계와,Forming a low concentration impurity ion buried layer in a shape corresponding to each other on both sides of the gate pattern; 상기 게이트 패턴을 덮도록 상기 기판 상에 절연층을 증착한 후 상기 반도체 기판 표면이 노출되도록 에치백(etchback)하여 측벽 스페이서(sidewall spacer)를 형성하는 단계와,Depositing an insulating layer on the substrate to cover the gate pattern, and then etching back to expose the surface of the semiconductor substrate to form sidewall spacers; 상기 게이트 패턴과 상기 측벽 스페이서를 이온주입 마스크로 사용하여 상기 반도체 기판의 노출된 활성영역에 고농도 불순물 이온매몰층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.And forming a high concentration impurity ion buried layer in the exposed active region of the semiconductor substrate using the gate pattern and the sidewall spacer as an ion implantation mask. 삭제delete 삭제delete
KR1020050073756A 2005-08-11 2005-08-11 Semiconductor device prohibited from penetration of boron, and manufacturing method thereof KR100679810B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050073756A KR100679810B1 (en) 2005-08-11 2005-08-11 Semiconductor device prohibited from penetration of boron, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073756A KR100679810B1 (en) 2005-08-11 2005-08-11 Semiconductor device prohibited from penetration of boron, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100679810B1 true KR100679810B1 (en) 2007-02-06

Family

ID=38105631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073756A KR100679810B1 (en) 2005-08-11 2005-08-11 Semiconductor device prohibited from penetration of boron, and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100679810B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400070B1 (en) * 1996-02-07 2004-03-26 마츠시타 덴끼 산교 가부시키가이샤 Semiconductor device and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400070B1 (en) * 1996-02-07 2004-03-26 마츠시타 덴끼 산교 가부시키가이샤 Semiconductor device and its manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1004000700000 *

Similar Documents

Publication Publication Date Title
US7528442B2 (en) Semiconductor device and manufacturing method thereof
US8329539B2 (en) Semiconductor device having recessed gate electrode and method of fabricating the same
US20060289904A1 (en) Semiconductor device and method of manufacturing the same
KR100327736B1 (en) Semiconductor device manufacturing method
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
CN116504718B (en) Manufacturing method of semiconductor structure
KR100608368B1 (en) Method of manufacturing semiconductor device
KR100588658B1 (en) Method for manufacturing mos transistor
US20070105295A1 (en) Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
KR100679810B1 (en) Semiconductor device prohibited from penetration of boron, and manufacturing method thereof
KR100463044B1 (en) Method of manufacturing semiconductor device
KR100529447B1 (en) Method for manufacturing mos transistor
KR100632043B1 (en) Method for manufacturing mos transistor
KR100906500B1 (en) Method for forming gate of semiconductor device
KR100311177B1 (en) A method of fabricating semiconductor device
KR20010074389A (en) Method of fabricating a MOS transistor in semiconductor devices
KR100271801B1 (en) Manufacturing Method of Semiconductor Device
KR100333356B1 (en) A method of fabricating a semiconductor device
KR20060019377A (en) Method for manufacturing mos transistor
KR20000021391A (en) Method of manufacturing semiconductor device
KR100567031B1 (en) Method for Forming Semi-conductor Device
US8435844B2 (en) Semiconductor device manufacturing method
KR100216320B1 (en) Method for fabricating mosfet
KR100254045B1 (en) Method for manufacturing semiconductor device
KR100458770B1 (en) Method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee