KR100857685B1 - 습식식각공정에서의 인산베스와 이의 시즈닝 방법 - Google Patents

습식식각공정에서의 인산베스와 이의 시즈닝 방법 Download PDF

Info

Publication number
KR100857685B1
KR100857685B1 KR1020070055402A KR20070055402A KR100857685B1 KR 100857685 B1 KR100857685 B1 KR 100857685B1 KR 1020070055402 A KR1020070055402 A KR 1020070055402A KR 20070055402 A KR20070055402 A KR 20070055402A KR 100857685 B1 KR100857685 B1 KR 100857685B1
Authority
KR
South Korea
Prior art keywords
phosphate
phosphoric acid
seasoning
bath
oxide film
Prior art date
Application number
KR1020070055402A
Other languages
English (en)
Inventor
이상섭
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070055402A priority Critical patent/KR100857685B1/ko
Application granted granted Critical
Publication of KR100857685B1 publication Critical patent/KR100857685B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 소자의 습식식각공정의 인산베스에 관한 것으로, 특히 고온(155±5℃) 고농도의 인산용액(85±5Wt%)을 이용하여 인산 베스 내에서 질화막과 산화막을 인시츄(in situ)로 식각할 수 있는 습식식각공정에서의 인산베스와 이의 시즈닝 방법에 관한 것이다.
본 발명에 의한 습식식각공정에서의 인산베스는 질화물을 이용하여 산화막의 식각율이 떨어지도록 시즈닝되어 있는 적어도 하나이상의 베스를 포함하는 2개이상의 연속된 베스와 상기 2개이상의 연속된 베스의 인산용액 교체시 사용하기 위한 하나이상의 예비인산베스를 포함하고 있다.
습식식각, 인산베스, 시즈닝, 질화막, 산화막

Description

습식식각공정에서의 인산베스와 이의 시즈닝 방법{Phosphoric acid bath and it's seasoning method in wet etch process}
도 1은 본 발명에 의한 시즈닝 웨이퍼의 단면도,
도 2은 본 발명에 의한 제1 인산베스 시즈닝 처방전,
도 3은 본 발명에 의한 습식식각 공정의 처방전,
도 4a 내지 도 4c는 본 발명에 의한 식각공정의 개략도이다.
<도면의 주요 부분에 대한 기호의 설명>
11, 20 : 실리콘 기판 12 : STI
13, 21 : 산화막 14, 22 : 질화막
15 : 질화막 파티클
본 발명은 반도체 소자의 습식식각공정의 인산베스에 관한 것으로, 특히 고온(155±5℃) 고농도의 인산용액(85±5Wt%)을 이용하여 인산 베스 내에서 질화막과 산화막을 인시츄(in situ)로 식각할 수 있는 습식식각공정에서의 인산베스와 이의 시즈닝 방법에 관한 것이다.
반도체 제조 방법에서 케미컬을 이용하는 습식 세정 방법(SC1, SC2, Piranha, Phosphoric Acid)에는 파티클 또는 유기물을 화학적/물리적인 방법으로 제거하는 세정 공정과 산화막과 질화막을 화학적 방법으로 제거하는 식각 공정으로 나눌 수 있다.
패드 산화막은 질화막(Si3N4)과 폴리 실리콘 산화막 계면 사이의 격자 구조 차이에 발생하는 물리적인 스트레스를 완화해주기 위한 중간 보호막 역할, 식각 공정에서 선택비를 이용하여 종료점을 형성하여 과식각을 방지하며, Vt 임플란트 공정에서 실리콘 표면 보호 및 도스 프로파일(Dose Profile)을 형성하기 위하여 성장한다.
또한, 질화막의 증착은 채널이 형성될 부분을 후속 공정으로부터 보호하고, 불순물 유입 방지, 트렌치 공정 이후 STI Liner 산화막을 형성하는 공정에서 포토레지스트를 사용할 경우, 파티클 발생 가능성이 있으므로 질화막을 하드 마스크로 이용하여 산화막을 형성하고, STI CMP시 종료점으로 이용하기 위하여 실시한다.
인산은 질화막을 식각하는데 사용하는 용액이며, 주로 80~85%의 용액이 사용된다. 주로 150℃ 이상의 고온에서 공정이 진행된다. 인산 용액내의 수분이 감소하면, 인산 용액의 농도가 올라가고, 그렇게 되면 질화막의 식각율은 낮아지고, 산화막의 식각율은 높아진다.
그러나 하나의 베스에서 인산용액을 사용하여 식각을 하는 경우에는 종종 질화막과 산화막이 과도하게 식각되어 후속공정에서 여러가지 문제를 발생시키며, 아울러 질화물의 식각과정에서 발생한 파티클이 오염원이 되어 수율을 저하시키는 문제가 있었다.
본 발명은 상기된 문제점을 해결하기 위하여 발명된 것으로서, 습식식각공정에서 질화막을 이용하여 시즈닝된 인산베스를 이용하여 질화막과 산화막을 식각함으로서 질화막 파티클의 발생을 근본적으로 억제하고, 산화막의 두께를 일정하게 유지할 수 있는 습식식각공정에서의 인산베스와 이의 시즈닝 방법을 제공함에 그 목적이 있다.
본 발명에 의한 습식식각공정에서의 인산베스는 질화물을 이용하여 산화막의 식각율이 떨어지도록 시즈닝되어 있는 적어도 하나이상의 베스를 포함하는 2개이상의 연속된 베스와 상기 2개이상의 연속된 베스의 인산용액 교체시 사용하기 위한 하나이상의 예비인산베스를 포함하고 있다.
본 발명의 다른 바람직한 특징에 의하면, 상기 인산베스는 질화막과 산화막을 인시츄 식각하는 2개의 연속된 베스와 상기 2개의 연속된 베스의 인산용액 교체시 사용하기 위한 하나이상의 예비인산베스를 포함하고 있다.
삭제
삭제
삭제
본 발명의 다른 바람직한 특징에 의하면, 상기 인산베스에서의 인산용액의 농도가 80~90wt%인 것을 특징으로 한다.
본 발명에 의한 인산베스의 시즈닝 방법은 베어 웨이퍼 위에 산화막을 형성하고, 상기 산화막위에 4000~6000Å의 질화막을 형성하여 시즈닝 웨이퍼를 제작하는 단계, 상기 인산 베스에 상기 시즈닝 웨이퍼의 질화막을 식각하여 산화막의 식각율을 떨어뜨리기 위하여 상기 인산베스를 시즈닝하는 단계, 저하된 산화막의 식 각율을 평가하는 모니터링 단계를 포함한다.
이하 예시도면에 의거하여 본 발명의 일실시예에 대한 구성 및 작용을 상세히 설명한다. 다만, 아래의 실시예는 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 충분히 이해할 수 있도록 제공되는 것이지, 본 발명의 범위가 다음에 기술되는 실시예에 의해 한정되는 것은 아니다.
본 발명의 일 실시예로서 인산베스는 2개의 연속된 인산베스로 구성되어 있는 경우에 대하여 먼저 설명한다.
인산용액은 질화막의 식각 정도에 따라 산화막의 식각율에 차이를 나타낸다. 본 발명에서는 두 개의 연속된 인산 베스를 이용하여 질화막(1600~2000Å)을 제거하고 산화막을 10~20Å정도 식각하여 습식식각을 실시한다. 본 발명의 목적은 제1인산베스는 시즈닝을 실시하여 질화막 제거에 사용하고, 제2인산베스는 시즈닝을 적용하지 않는 인산을 사용하여 산화막 식각과 질화막의 잔존 파티클의 세정에 사용한다. 따라서 시즈닝된 인산베스는 공정진행과정에서 선행베스인 것이 바람직하다. 또한, 제1인산베스의 시즈닝은 질화막을 4000~6000Å 성장한 웨이퍼 50(±5ea)를 사용한다. 시즈닝 웨이퍼용 질화막은 2000~3000Å 산화막 위에 질화막(4000~6000Å)을 성장하여 사용한다.
먼저 인산 베스의 시즈닝에 대하여 살펴본다. 여기서 시즈닝되는 인산베스는 선행베스인 것이 바람직하므로, 제1인산베스가 시즈닝되는 것으로 설명한다.
도 1은 본 발명에 의한 시즈닝 웨이퍼의 단면도이다. 시즈닝 웨이퍼의 제작은 도 1와 같이 베어 웨이퍼(20)에 산화막(21)을 2000~3000Å 성장한 후, 그 위에 4000~6000Å 두께의 질화막(22)을 형성한다. 질화막은 시즈닝을 위한 일반적인 질화막보다는 두껍게 형성시킨다. 시즈닝 웨이퍼에 산화막(21)을 올리는 이유는 질화막(22)이 제거 되면서 형성된 다량의 파티클이 시즈닝 웨이퍼 표면에 재흡착 되는 것을 방지하기 위해서이다.
도 2은 본 발명에 의한 제1 인산베스 시즈닝 처방전이다. 도 2에 표시된 바와 같이 제1 인산베스의 시즈닝 방법은 먼저 상기 시즈닝 웨이퍼 제작단계에서 제작된 시즈닝 웨이퍼를 7000초동안 제1인산베스에 담근다. 여기서 질화막의 식각율은 155℃의 인산에서 43~49Å/분으로 제작된 시즈닝 웨이퍼의 질화물을 과식각 조건으로 진행된다. 4000~6000Å 두께의 질화막이 형성된 시즈닝 웨이퍼 48장을 이용하여 제1인산베스를 시즈닝한 후, 저하된 산화막의 식각율을 평가하여 모니터링하여 시즈닝의 추가 진행 여부를 결정한다.
다음으로 시즈닝이 완료되면, 제1인산베스와 제2인산베스를 이용하여 식각을 진행하게 된다.
도 3은 본 발명에 의한 습식식각 공정의 처방전이다. 시즈닝이 실시된 제1인산베스는 질화물의 식각율은 43~49Å/분으로 변함이 없지만 산화물의 식각은 0.1Å/분 이하로 떨어진다. 따라서 제1인산베스는 시즈닝을 실시하여 질화막 제거에 사용하고 제2인산베스는 시즈닝을 적용하지 않는 인산으로서 산화막 식각과 질화막의 잔존 파티클의 세정에 적용하게 된다. 제1인산베스와 제2인산베스에서 사용되는 인산용액은 80~90wt%의 고농도의 인산용액을 사용한다.
도 4a 내지 도 4c는 본 발명에 의한 식각공정의 개략도이다. 도 4a는 STI CMP 공정이 끝난 상태의 웨이퍼의 단면도이다. STI CMP 공정이 끝난 상태의 웨이퍼는 베어 웨이퍼(11) 상단에 120~200Å의 산화막(13)과 1600~2000Å의 질화막(14)이 있으며, 중간에 4000~4500Å의 STI(12)가 있다. 상기 STI CMP 공정후의 웨이퍼를 도 3에서의 제1인산베스와 같이 진행하면, 도 4b와 같이 질화막(14)이 제거되고 산화막(13)과 질화막 식각과정에서 발생한 파티클(15)만이 산화막(13)의 상부에 남게 된다. 이 때 제1인산베스에서는 시간을 초과하여 담가두어도 산화막(13)의 식각이 거의 이루어지지 않으므로 습식식각 공정에서 발생 가능한 공정 사고를 사전에 방지할 수 있다.
다음으로 제2인산베스에서 도 3의 처방전대로 진행을 하면, 도 4c와 같이 질화막 파티클(15)과 산화막(13)의 상부 일부가 제거된다. 여기서 산화막(13)은 일부 식각되어서 110~190Å의 두께를 가지게 된다. 즉, 제2인산 배스에서는 도 4c와 같이 산화막을 일부 식각하여 목표 두께의 산화물을 제거한다. 2차 인산 배스는 시즈닝이 이루어지지 않았으므로 산화물을 1±0.5Å/분으로 식각된다. 그 이후의 공정은 도 3에서의 처방전에 따른다.
본 발명의 또다른 실시예로서 상기 인산베스는 예비 인산베스를 하나이상 포함할 수 있다. 예비 인산베스는 실제 사용중인 인산베스의 인산용액을 교체하는 동안에 습식식각공정이 중단되는 경우가 발생하지 않도록 인산용액 교체시에 사용하기 위한 것이다. 예비 인산베스의 설치갯수는 공정상황에 따라 달라질 수 있다.
본 발명은 습식식각공정에서 산화막을 질화막을 이용한 시즈닝이 적용된 인산 용액을 이용하여 인시츄(in situ) 식각하여 질화막 파티클 생성을 근본적으로 억제하며 산화막의 두께를 일정하게 유지할 수 있다.

Claims (6)

  1. 습식식각공정에서 질화막과 산화막을 식각하는 인산베스에 있어서,
    상기 인산베스는 질화물을 이용하여 산화막의 식각율이 떨어지도록 시즈닝되어 있는 적어도 하나이상의 베스를 포함하는 2개이상의 연속된 베스와
    상기 2개이상의 연속된 베스의 인산용액 교체시 사용하기 위한 하나이상의 예비인산베스를 포함하고 있는 것을 특징으로 하는 습식식각공정에서의 인산베스.
  2. 제1항에 있어서,
    상기 인산베스는 질화막과 산화막을 인시츄 식각하는 2개의 연속된 베스와
    상기 2개의 연속된 베스의 인산용액 교체시 사용하기 위한 하나이상의 예비인산베스를 포함하고 있는 것을 특징으로 하는 습식식각공정에서의 인산베스.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서 상기 인산베스에서의 인산용액의 농도가 80~90wt%인 것을 특징으로 하는 습식식각공정에서의 인산베스.
  6. 베어 웨이퍼 위에 산화막을 형성하고, 상기 산화막위에 4000~6000Å의 질화막을 형성하여 시즈닝 웨이퍼를 제작하는 단계,
    상기 인산 베스에 상기 시즈닝 웨이퍼의 질화막을 식각하여 산화막의 식각율을 떨어뜨리기 위하여 상기 인산베스를 시즈닝하는 단계,
    저하된 산화막의 식각율을 평가하는 모니터링 단계를 포함하는 것을 특징으로 하는 습식식각공정에서의 인산베스의 시즈닝 방법.
KR1020070055402A 2007-06-07 2007-06-07 습식식각공정에서의 인산베스와 이의 시즈닝 방법 KR100857685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070055402A KR100857685B1 (ko) 2007-06-07 2007-06-07 습식식각공정에서의 인산베스와 이의 시즈닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070055402A KR100857685B1 (ko) 2007-06-07 2007-06-07 습식식각공정에서의 인산베스와 이의 시즈닝 방법

Publications (1)

Publication Number Publication Date
KR100857685B1 true KR100857685B1 (ko) 2008-09-08

Family

ID=40022838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055402A KR100857685B1 (ko) 2007-06-07 2007-06-07 습식식각공정에서의 인산베스와 이의 시즈닝 방법

Country Status (1)

Country Link
KR (1) KR100857685B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012376A (ko) * 2018-09-21 2022-02-03 세메스 주식회사 식각 조성물 및 이를 제조하는 방법 및 이를 이용한 기판 처리 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003919A (ko) * 1993-07-27 1995-02-17 김주용 반도체 제조용 습식식각 방법
KR19990017697A (ko) * 1997-08-25 1999-03-15 윤종용 소자분리막 형성후의 웨이퍼 처리방법 및 이를 위한 장치
KR20000052272A (ko) * 1999-01-14 2000-08-16 윤종용 반도체 소자 제조방법
KR20060089945A (ko) * 2005-02-03 2006-08-10 삼성전자주식회사 반도체 기판에 대한 습식 식각 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003919A (ko) * 1993-07-27 1995-02-17 김주용 반도체 제조용 습식식각 방법
KR19990017697A (ko) * 1997-08-25 1999-03-15 윤종용 소자분리막 형성후의 웨이퍼 처리방법 및 이를 위한 장치
KR20000052272A (ko) * 1999-01-14 2000-08-16 윤종용 반도체 소자 제조방법
KR20060089945A (ko) * 2005-02-03 2006-08-10 삼성전자주식회사 반도체 기판에 대한 습식 식각 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220012376A (ko) * 2018-09-21 2022-02-03 세메스 주식회사 식각 조성물 및 이를 제조하는 방법 및 이를 이용한 기판 처리 방법
KR102485975B1 (ko) * 2018-09-21 2023-01-11 세메스 주식회사 식각 조성물 및 이를 제조하는 방법 및 이를 이용한 기판 처리 방법

Similar Documents

Publication Publication Date Title
JP2008153545A (ja) 歪Si基板の製造方法
US10090147B2 (en) Integrated system and method for source/drain engineering
KR20180016585A (ko) 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
TWI480939B (zh) 回獲底材表面之方法
KR20100022479A (ko) Soi 웨이퍼의 제조방법
JPH03295235A (ja) エピタキシャルウェーハの製造方法
JP2006190703A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
KR20180016394A (ko) Soi웨이퍼의 제조방법
KR100401348B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2007184356A (ja) エッチング方法
KR100857685B1 (ko) 습식식각공정에서의 인산베스와 이의 시즈닝 방법
JP6885288B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN100468698C (zh) 半导体器件的制造方法
CN102361018B (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
US20140290566A1 (en) Process of Surface Treatment for Wafer
CN104992903A (zh) 一种高质量栅极氧化层形成方法
US20180047580A1 (en) Photoresist removal
KR100929731B1 (ko) 반도체 소자의 제조 방법
TWI833732B (zh) 降低半導體基材之表面不均勻度的方法
JP2008053398A (ja) 炭化珪素半導体装置の製造方法
EP1237185A2 (en) A method for manufacturing isolating structures
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
KR102543520B1 (ko) 에칭 조성물
JP2009177006A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee