KR950003919A - 반도체 제조용 습식식각 방법 - Google Patents
반도체 제조용 습식식각 방법 Download PDFInfo
- Publication number
- KR950003919A KR950003919A KR1019930014366A KR930014366A KR950003919A KR 950003919 A KR950003919 A KR 950003919A KR 1019930014366 A KR1019930014366 A KR 1019930014366A KR 930014366 A KR930014366 A KR 930014366A KR 950003919 A KR950003919 A KR 950003919A
- Authority
- KR
- South Korea
- Prior art keywords
- wet etching
- dip
- time
- etching method
- temperature
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Weting (AREA)
Abstract
본 발명은 반도체 소자의 제조공정중 습식식각장치인 인산조(H3PO4bath)를 이용하여 질화막 또는 산화막을 식각하는 반도체 제조용 습식식각 방법에 관한 것으로 상온의 인산을 가열하여 고정하고자 하는 온도 보다 5 내지 25℃ 낮은 온도에서 최초로 순수를 주입하여 발열반응을 유도하여 온도를 상승시킴으로써 불안정한 인산용액의 온도를 안정화시키는 효과가 있고, 또한 웨이퍼를 한 단위로 하여 산화막 또는 질화막을 제거할 경우, 인산용액(2)에 딥하는 시간은 웨이퍼를 인산조(1)에 딥하여 원하는 만큼의 식각공정을 실시한 최초의 딥시간을 확인한 뒤 이후의 딥시간은 상기 최초의 딥시간에 일정 시간을 더한 동차수열의 방식으로 설정하여 줌으로써 딥단계에 무관하게 균일한 식각률을 얻을 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 인산조 구조도, 제2도는 본 발명의 일 실시예에 따른 인산조 구조도, 제3도는 본 발명의 다른 실시예에 따른 인산조 구조도.
Claims (4)
- 인산조(1)를 이용한 반도체 제조용 습식식각 방법에 있어서, 상온의 인산을 가열하여 고정하고자 하는 온도보다 5 내지 25℃ 낮은 온도에서 최초로 순수를 주입하여 발열반응을 유도함으로써 온도를 상승시키는 것을 특징으로 하는 반도체 제조용 습식식각 방법.
- 제1항에 있어서, 상기 고정하고자 하는 인산용액의 온도범위는 150 내지 200℃인 것을 특징으로 하는 반도체 제조용 습식식각 방법.
- 인산조(1)를 이용한 반도에 제조용 습식식각 방법에 있어서, 다수의 웨이퍼를 한 단위로 하여 산화막 또는 질화막을 제거할 경우, 인산용액(2)에 딥하는 시간은 웨이퍼를 인산조(1)에 딥하여 원하는 만큼의 식각공정을 실시한 최초의 딥시간을 확인한 뒤 이후의 딥시간은 상기 최초의 딥시간에 일정 시간을 더한 등차 수열의 방식으로 설정하는 것을 특징으로 하는 반도체 제조용 습식식각 방법.
- 제3항에 있어서, 상기 등차수열 방식으로 추가된는 딥시간의 공차는 최초 딥시간의 1퍼센트 내지 10퍼센트인 것을 특징으로 한는 반도체 제조용 습식식각 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014366A KR970007440B1 (ko) | 1993-07-27 | 1993-07-27 | 반도체 제조용 습식식각장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014366A KR970007440B1 (ko) | 1993-07-27 | 1993-07-27 | 반도체 제조용 습식식각장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950003919A true KR950003919A (ko) | 1995-02-17 |
| KR970007440B1 KR970007440B1 (ko) | 1997-05-08 |
Family
ID=19360192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930014366A KR970007440B1 (ko) | 1993-07-27 | 1993-07-27 | 반도체 제조용 습식식각장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970007440B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857685B1 (ko) * | 2007-06-07 | 2008-09-08 | 주식회사 동부하이텍 | 습식식각공정에서의 인산베스와 이의 시즈닝 방법 |
-
1993
- 1993-07-27 KR KR1019930014366A patent/KR970007440B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857685B1 (ko) * | 2007-06-07 | 2008-09-08 | 주식회사 동부하이텍 | 습식식각공정에서의 인산베스와 이의 시즈닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970007440B1 (ko) | 1997-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3859222A (en) | Silicon nitride-silicon oxide etchant | |
| EP0590876A2 (en) | Selective wet etching of silicon and silicon compounds | |
| US3909325A (en) | Polycrystalline etch | |
| US6703291B1 (en) | Selective NiGe wet etch for transistors with Ge body and/or Ge source/drain extensions | |
| KR920007127A (ko) | 반도체장치의 제조방법 | |
| KR950003919A (ko) | 반도체 제조용 습식식각 방법 | |
| US3706612A (en) | Process for etching silicon nitride | |
| EP0275182A2 (en) | Pre-metal deposition cleaning for bipolar semiconductors | |
| JPS5588322A (en) | Treatment of semiconductor substrate | |
| US3676240A (en) | Method of etching materials capable of being etched with hydrofluoric acid | |
| DE2738493A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
| IT1074452B (it) | Procedimento per pulire pistrine di silicio | |
| KR970022581A (ko) | 웨이퍼상에 형성된 질화막의 제거방법과 이에 사용되는 습식식각장치 | |
| US3669775A (en) | Removal of boron and phosphorous-containing glasses from silicon surfaces | |
| KR970008397A (ko) | 식각용액 및 이를 이용한 반도체 장치의 식각방법 | |
| CN114351143A (zh) | 一种侧蚀量可控的锗蚀刻液 | |
| KR19980084299A (ko) | 세정 능력을 갖는 산화막 식각용액 제조방법 | |
| WO2020018924A1 (en) | Etching of silicon nitride and silica deposition control in 3d nand structures | |
| KR890005847A (ko) | 실리콘 반도체 장치의 표면 매탈증착전 처리방법 | |
| JPS5512726A (en) | Process for manufacturing semiconductor substrate | |
| JP2804543B2 (ja) | 半導体素子の製造方法 | |
| JPS55110037A (en) | Method for making semiconductor device | |
| US4713145A (en) | Method of etching etch-resistant materials | |
| KR19990004867A (ko) | 실리콘산화막에 대한 높은 선택비를 갖는 폴리실리콘막의 식각 방법 | |
| TW200507082A (en) | Method of manufacturing a semiconductor device and an apparatus for use in such a method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |