KR100855832B1 - Repairing method of semiconductor device - Google Patents

Repairing method of semiconductor device Download PDF

Info

Publication number
KR100855832B1
KR100855832B1 KR1020020042092A KR20020042092A KR100855832B1 KR 100855832 B1 KR100855832 B1 KR 100855832B1 KR 1020020042092 A KR1020020042092 A KR 1020020042092A KR 20020042092 A KR20020042092 A KR 20020042092A KR 100855832 B1 KR100855832 B1 KR 100855832B1
Authority
KR
South Korea
Prior art keywords
fuse
film
semiconductor device
insulating film
interlayer insulating
Prior art date
Application number
KR1020020042092A
Other languages
Korean (ko)
Other versions
KR20040008454A (en
Inventor
최기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042092A priority Critical patent/KR100855832B1/en
Publication of KR20040008454A publication Critical patent/KR20040008454A/en
Application granted granted Critical
Publication of KR100855832B1 publication Critical patent/KR100855832B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation

Abstract

본 발명은 반도체소자의 리페어방법에 관한 것으로, 금속 물질을 사용하여 퓨즈를 형성하는 경우, 상기 퓨즈의 절단부분을 제외한 부분에 캐핑막을 형성하고, 양극 산화 방법에 의해 퓨즈를 절단함으로써 리페어공정을 용이하게 하고, 리페어 후 노출되는 부분으로부터 퓨즈가 부식되는 것을 방지하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 기술이다. The present invention relates to a method for repairing a semiconductor device, and in the case of forming a fuse using a metal material, a capping film is formed on a portion excluding the cut portion of the fuse, and the repair process is facilitated by cutting the fuse by an anodic oxidation method. It is possible to improve the yield and reliability of the device by preventing the fuse from corrosion from the exposed portion after the repair.

Description

반도체소자의 리페어방법{Repairing method of semiconductor device}Repairing method of semiconductor device

도 1a 는 종래기술에 따른 반도체소자의 리페어방법에 의해 형성된 소자의 단면도. 1A is a cross-sectional view of a device formed by a repair method of a semiconductor device according to the prior art.

도 1b 는 종래기술에 의한 리페어공정 후의 퓨즈 개략도.1B is a schematic view of a fuse after a repair process according to the prior art;

도 2a 는 본 발명에 따른 반도체소자의 리페어방법에 의해 형성된 소자의 단면도. 2A is a cross-sectional view of a device formed by the method for repairing a semiconductor device in accordance with the present invention.

도 2b 는 본 발명에 의한 리페어공정 후의 퓨즈 개략도.2B is a schematic view of a fuse after a repair process according to the present invention;

도 2c 는 본 발명에 따라 형성된 퓨즈의 개략도.2C is a schematic representation of a fuse formed in accordance with the present invention.

도 3 는 본 발명에 따른 퓨즈부의 회로도.3 is a circuit diagram of a fuse unit according to the present invention;

도 4 는 본 발명에 따른 반도체소자의 제조방법에 의해 형성된 퓨즈를 리페어한 후의 사진.Figure 4 is a photograph after repairing the fuse formed by the method of manufacturing a semiconductor device according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

11, 31 : 반도체기판 13, 33 : 소자분리절연막11, 31: semiconductor substrate 13, 33: device isolation insulating film

15, 35 : 제1층간절연막 17, 37 : 퓨즈 15, 35: first interlayer insulating film 17, 37: fuse

19, 39 : 제2층간절연막 21, 41 : 금속배선 19, 39: second interlayer insulating film 21, 41: metal wiring

23, 43 : 제1패시베이션막 25, 45 : 제2패시베이션막23, 43: first passivation film 25, 45: second passivation film

본 발명은 반도체 소자의 리페어방법에 관한 것으로, 보다 상세하게 금속 물질을 이용하여 퓨즈를 형성하는 경우 양극산화공정에 의해 리페어공정을 실시하여 인접한 퓨즈의 손상 없이 안정적으로 리페어공정을 실시할 수 있는 반도체소자의 리페어방법에 관한 것이다.The present invention relates to a method of repairing a semiconductor device, and more particularly, in the case of forming a fuse using a metal material, the semiconductor can be stably performed without damaging an adjacent fuse by performing a repair process by an anodizing process. The present invention relates to a repair method of a device.

일반적인 미세패턴 형성기술의 발달로 반도체 소자가 고집적화되어 감에 따라 디램 소자의 경우에는 메모리 용량이 4배 증가되면, 칩의 크기도 대략 2배 정도 증가된다. As semiconductor devices are highly integrated due to the development of general micropattern forming technology, in the case of DRAM devices, when the memory capacity is increased by four times, the size of the chip is also increased by about two times.

따라서, 부분적인 불량 발생의 비율이 증가되므로 제조된 칩에 불량이 전혀 없는 완전한 칩의 수율은 감소하게 되어 생산성이 떨어지므로 칩 내에 여분의 메모리 셀을 형성하여 제조 과정 중 불량이 발생된 셀과 교환하여 사용함으로써 칩의 수율을 증가시킨다.Therefore, since the rate of partial defects is increased, the yield of a complete chip having no defects in a manufactured chip is reduced, resulting in a decrease in productivity. Thus, an extra memory cell is formed in the chip to replace a defective cell during the manufacturing process. In order to increase the yield of the chip.

또한, 반도체 소자가 고압 및 고온의 환경에서도 정상적인 동작을 하고 리페어 율(repair rate)을 향상시키는 것은 소자의 수율을 높이는데 있어서 필수적이다. In addition, it is essential for the semiconductor device to operate normally even at high pressure and high temperature and to improve the repair rate in order to increase the yield of the device.

이를 위하여 외부의 온도, 압력 및 습기로부터 취약한 퓨즈박스 지역의 보호막 구조를 새로운 금속배선 구조의 활용으로 개선시킴으로써 소자를 외부 환경으로부터 안정적으로 보호하고, 또한 리페어 될 지역의 공간을 조금 더 넓게 확보할 필요성이 대두되었다. To this end, the protection structure of the fuse box area, which is vulnerable to external temperature, pressure, and moisture, is improved by utilizing a new metallization structure, so that the device can be stably protected from the external environment, and the space for the area to be repaired should be increased a little more. This has risen.                         

이하, 첨부된 도면을 참고로 하여 종래기술에 대하여 설명한다. Hereinafter, with reference to the accompanying drawings will be described in the prior art.

도 1a 는 종래기술에 따른 반도체소자의 리페어방법에 의해 형성된 소자의 단면도이다. 1A is a cross-sectional view of a device formed by a method for repairing a semiconductor device according to the prior art.

먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(13)을 형성하고, 전체표면 상부에 제1층간절연막(미도시)을 형성한다. First, a device isolation insulating film 13 defining an active region is formed on the semiconductor substrate 11, and a first interlayer insulating film (not shown) is formed over the entire surface.

다음, 상기 제1층간절연막(미도시) 상부에 퓨즈(17)를 형성한다. 이때, 상기 퓨즈(17)는 상기 반도체기판(11)의 셀영역에서 워드라인, 비트라인 등의 도전 배선 형성공정 시 형성된다. Next, a fuse 17 is formed on the first interlayer insulating film (not shown). In this case, the fuse 17 is formed in a conductive line forming process such as a word line or a bit line in the cell region of the semiconductor substrate 11.

그 다음, 전체표면 상부에 제2층간절연막(19)을 형성한다. Next, a second interlayer insulating film 19 is formed over the entire surface.

다음, 상기 반도체기판(11)이 셀영역 및 주변회로영역에 금속배선(21)을 형성한다. 이때, 상기 금속배선(21)은 다층으로 형성된다. Next, the semiconductor substrate 11 forms the metal wiring 21 in the cell region and the peripheral circuit region. In this case, the metal wiring 21 is formed in a multilayer.

그 다음, 전체표면 상부에 제1패시베이션막(23) 및 제2패시베이션막(25)을 형성한다. 이때, 상기 제1패시베이션막(23)은 PE-TEOS 산화막으로 형성된 것이고, 상기 제2패시베이션막(25)은 질화막으로 형성된 것이다. Next, the first passivation film 23 and the second passivation film 25 are formed over the entire surface. In this case, the first passivation film 23 is formed of a PE-TEOS oxide film, and the second passivation film 25 is formed of a nitride film.

그 후, 상기 퓨즈(17)에서 리페어될 부분 상에 형성된 제2패시베이션막(25), 제1패시베이션막(23) 및 제2층간절연막(19)을 제거하여 상기 퓨즈(17) 상에 소정 두께(t)의 제2층간절연막(19)을 잔류시킨다. (도 1a 참조)Thereafter, the second passivation film 25, the first passivation film 23, and the second interlayer insulating film 19 formed on the portion to be repaired in the fuse 17 are removed to have a predetermined thickness on the fuse 17. The second interlayer insulating film 19 in (t) is left. (See Figure 1A)

도 1b 는 종래기술에 의한 리페어공정 후의 퓨즈 개략도로서, 웨이퍼 테스트 후 발견된 불량 셀을 레이저 빔을 이용하여 블로잉(blowing)한 것을 도시한다. 이때, 레이저 빔에 의해 블로잉된 부분(ⓧ)은 퓨즈의 폭보다 넓게 형성된다. FIG. 1B is a schematic diagram of a fuse after a repair process according to the prior art, which illustrates a blown of a defective cell found after a wafer test using a laser beam. At this time, the portion blown by the laser beam is formed wider than the width of the fuse.                         

상기한 바와 같이 종래기술에 따른 반도체소자의 리페어방법은, 퓨즈를 낮은 비저항을 가지면서 열적, 화학적 및 물리적으로 안정하면서 스텝커버리지(step coverage) 특성을 우수한 다결정실리콘을 사용하여 형성하였다. 그러나, 반도체소자가 고집적화되어 감에 따라 소자의 완제품의 높이가 증가하여 리페어영역을 노출시키기 위한 식각타겟의 두께(t)가 두꺼워지므로 퓨즈 상에 잔류산화막의 두께를 균일하게 조절하기 어렵고, 그에 의해 레이저 빔을 이용하여 퓨즈를 블로잉 후 퓨즈가 절단되지 않을 문제점이 있다. 또한, 레이저 빔을 이용하여 퓨즈를 블로잉하는 경우 도 1b 의 ⓧ부분과 같이 퓨즈의 폭보다 넓은 부분이 손상되어 인접한 다른 퓨즈를 손상시켜 리페어율을 저하시키는 문제점이 있다. As described above, the repairing method of a semiconductor device according to the related art is formed using polycrystalline silicon having a low specific resistance, thermally, chemically and physically stable and having excellent step coverage characteristics. However, as the semiconductor device is highly integrated, the height of the finished product of the device increases and the thickness t of the etch target for exposing the repair region becomes thick, making it difficult to uniformly control the thickness of the residual oxide film on the fuse. There is a problem that the fuse is not cut after blowing the fuse using a laser beam. In addition, in the case of blowing the fuse using a laser beam, a portion wider than the width of the fuse is damaged as shown in FIG. 1B, which damages another adjacent fuse, thereby lowering the repair rate.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 금속 물질을 사용하여 퓨즈를 형성하고, 상기 퓨즈에서 리페어될 부분을 제외한 부분에 캐핑층을 형성한 후 상기 퓨즈를 양극산화공정에 의해 리페어함으로써 예정된 부분만 선택적으로 리페어할 수 있으므로 인접한 퓨즈를 손상시키지도 않고, 불필요한 산화로 인해 소자의 안정성을 저해시키는 것을 방지하는 반도체소자의 리페어방법을 제공하는데 그 목적이 있다. The present invention is to solve the above problems, the fuse is formed by using a metal material, the capping layer is formed in a portion other than the portion to be repaired in the fuse and the predetermined portion by repairing the fuse by an anodizing process It is an object of the present invention to provide a method for repairing a semiconductor device, which can selectively repair only the damaged fuses without damaging adjacent fuses and preventing the device from deteriorating the stability of the device due to unnecessary oxidation.

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 리페어방법은, Repair method of a semiconductor device according to the present invention for achieving the above object,

반도체기판 상부에 제1층간절연막을 형성하는 공정과,Forming a first interlayer insulating film on the semiconductor substrate;

상기 제1층간절연막 상부에 금속물질을 형성하고, 상기 금속물질을 패터닝하여 복수 개의 퓨즈를 형성하는 공정과,Forming a metal material on the first interlayer insulating film and patterning the metal material to form a plurality of fuses;

상기 퓨즈의 리페어될 영역을 제외한 전체 표면 상부에 캐핑막을 형성하는 공정과,Forming a capping layer over an entire surface of the fuse except for a region to be repaired;

상기 캐핑막을 포함하는 전체표면 상부에 제2층간절연막 및 패시베이션막을 형성하는 공정과,Forming a second interlayer insulating film and a passivation film on the entire surface including the capping film;

상기 리페어될 영역을 오픈시키는 마스크를 이용한 사진식각공정으로 상기 패시베이션막 및 제2층간절연막을 식각하되, 상기 퓨즈 상에 제2층간절연막을 잔류시키는 공정과,Etching the passivation film and the second interlayer insulating film by a photolithography process using a mask to open the region to be repaired, and leaving a second interlayer insulating film on the fuse;

상기 복수 개의 퓨즈 중에서 테스트 후 불량 셀에 연결된 퓨즈를 양극산화공정에 의해 절연시키는 공정과,Isolating a fuse connected to a defective cell after testing among the plurality of fuses by anodizing;

상기 퓨즈는 산화 동력학 상 선형 경향성을 갖는 물질인 Ti, TiN 또는 W으로 형성되는 것과,The fuse is formed of Ti, TiN or W which is a material having a linear tendency in oxidative kinetics,

상기 캐핑막은 실리콘층, 알루미늄 또는 실리사이드막으로 형성하되, 상기 퓨즈와 상이한 물질로 형성되는 것과,The capping film is formed of a silicon layer, aluminum or silicide film, but is formed of a material different from the fuse,

상기 캐핑막은 절연막 또는 도전층으로 형성되는 것과,The capping film is formed of an insulating film or a conductive layer,

상기 캐핑막이 도전체인 경우 상기 캐핑막은 상기 퓨즈 상부에만 형성되는 것과,When the capping film is a conductor, the capping film is formed only on the fuse,

상기 양극산화공정은 대기 중의 산소, 산소 플라즈마 또는 산소 임플란트에 의해 실시되는 것을 특징으로 한다.The anodization process is characterized in that carried out by oxygen, oxygen plasma or oxygen implant in the atmosphere.

삭제delete

이하, 첨부된 도면을 참조하여 반도체소자의 퓨즈 형성방법에 대하여 상세히 설명하기로 한다.Hereinafter, a method of forming a fuse of a semiconductor device will be described in detail with reference to the accompanying drawings.

도 2a 는 본 발명에 따른 반도체소자의 리페어방법에 의해 형성된 소자의 단 면도이고, 도 2c 는 본 발명에 따라 형성된 퓨즈의 개략도이다.FIG. 2A is a schematic view of a device formed by the repair method of a semiconductor device according to the present invention, and FIG. 2C is a schematic view of a fuse formed in accordance with the present invention.

먼저, 반도체기판(31)에 활성영역을 정의하는 소자분리절연막(33)을 형성하고, 전체표면 상부에 제1층간절연막(35)을 형성한다. First, a device isolation insulating film 33 defining an active region is formed on the semiconductor substrate 31, and a first interlayer insulating film 35 is formed over the entire surface.

다음, 상기 제1층간절연막(35) 상부에 금속 물질을 형성하고, 상기 금속물질을 패터닝하여 복수 개의 퓨즈(37)를 형성한다. 이때, 상기 퓨즈(37)는 상기 반도체기판(31)의 셀영역에서 캐패시터의 플레이트전극 및 금속배선 형성 시 형성된 것으로, 산화 동력학(kinetics) 상 선형(linear) 경향성을 갖는 Ti, TiN 또는 W 등의 금속물질으로 형성된다. 이는 특정 조건에서 산화가 발생하면 순간적으로 주변부까지 산화시켜 전기적으로 절연시키는 것을 의미한다.Next, a metal material is formed on the first interlayer insulating layer 35, and the metal material is patterned to form a plurality of fuses 37. In this case, the fuse 37 is formed when the plate electrode and the metal wiring of the capacitor are formed in the cell region of the semiconductor substrate 31, such as Ti, TiN or W having a linear tendency in kinetic kinetics. It is formed of a metallic material. This means that if oxidation occurs under certain conditions, it is instantaneously oxidized to the periphery and electrically insulated.

그 다음, 상기 퓨즈(37)의 리페어될 영역을 제외한 부분에 캐핑막(미도시)을 형성한다. 이때, 상기 캐핑막(미도시)이 절연층인 경우 상기 리페어될 영역을 제외한 전체표면 상부에 형성하고, 상기 캐핑막(미도시)이 도전층인 경우 상기 퓨즈(37)의 리페어될 영역을 제외한 퓨즈 상부에 형성한다.Next, a capping film (not shown) is formed in a portion of the fuse 37 except for a region to be repaired. In this case, when the capping layer (not shown) is an insulating layer, the capping layer is formed on the entire surface except for the region to be repaired, and when the capping layer (not shown) is the conductive layer, except for the region to be repaired of the fuse 37. Formed on top of the fuse.

상기 캐핑막(미도시)은 산화 동력학 상 포물선(parabolic) 경향성을 갖는 물질로 형성하되, 상기 퓨즈(37)와 상이한 물질을 사용하여 형성한다. 이때, 상기 캐핑막(미도시)은 양극산화공정 시 불필요한 산화를 방지하기 위해 형성한다.The capping layer (not shown) is formed of a material having a parabolic tendency in oxidative kinetics, and is formed using a material different from that of the fuse 37. In this case, the capping film (not shown) is formed to prevent unnecessary oxidation during the anodization process.

또한, 상기 캐핑막(미도시)은 실리콘층, Al 또는 실리사이드막등으로 형성한다.In addition, the capping film (not shown) may be formed of a silicon layer, Al, or a silicide film.

그 다음, 상기 캐핑막(미도시)을 포함하는 전체표면 상부에 제2층간절연막(39)을 형성한다.Next, a second interlayer insulating film 39 is formed on the entire surface including the capping film (not shown).

다음, 상기 반도체기판(31)이 셀영역 및 주변회로영역에 금속배선(41)을 형성한다. 이때, 상기 금속배선(41)은 다층으로 형성된다.Next, the semiconductor substrate 31 forms the metal wiring 41 in the cell region and the peripheral circuit region. At this time, the metal wiring 41 is formed in a multilayer.

그 다음, 전체표면 상부에 제1패시베이션막(43) 및 제2패시베이션막(45)을 형성한다. 이때, 상기 제1패시베이션막(43)은 PE-TEOS 산화막으로 형성된 것이고, 상기 제2패시베이션막(45)은 질화막으로 형성된 것이다.Next, the first passivation film 43 and the second passivation film 45 are formed over the entire surface. In this case, the first passivation layer 43 is formed of a PE-TEOS oxide layer, and the second passivation layer 45 is formed of a nitride layer.

그 후, 상기 퓨즈(37)에서 리페어될 부분 상에 형성된 제2패시베이션막(45), 제1패시베이션막(43) 및 제2층간절연막(39)을 제거하여 상기 퓨즈(37) 상에 소정 두께의 제2층간절연막(39)을 잔류시킨다. 이때, 종래기술인 상기 '도 1a'를 참조하면, 퓨즈(17) 상부에 두께't'만큼의 제 2 층간절연막(19)이 잔류된 것을 알 수 있다. 여기서, 본 발명은 종래기술에 비해 퓨즈(37) 상에 잔류하는 제2층간절연막(39)의 두께(t', t'＜t)가 감소된 것을 알 수 있다. (도 2a 참조)Thereafter, the second passivation film 45, the first passivation film 43, and the second interlayer insulating film 39 formed on the portion to be repaired in the fuse 37 are removed to have a predetermined thickness on the fuse 37. The second interlayer insulating film 39 is left. In this case, referring to FIG. 1A of the related art, it can be seen that the second interlayer insulating film 19 having the thickness 't' remains on the fuse 17. Here, the present invention can be seen that the thickness (t ', t' <t) of the second interlayer insulating film 39 remaining on the fuse 37 is reduced compared to the prior art. (See Figure 2A)

도 2b 는 본 발명에 의한 리페어공정 후의 퓨즈 개략도이고, 도 3 는 본 발명에 따른 퓨즈부의 회로도로서, 서로 연관지어 설명한다. FIG. 2B is a schematic diagram of a fuse after a repair process according to the present invention, and FIG. 3 is a circuit diagram of a fuse unit according to the present invention.

웨이퍼 테스트 후 발견된 불량 셀은 양극산화공정에 의해 리페어한다. 이때, 상기 양극산화 후 퓨즈(ⓨ)의 일부분만 산화되어 리페어된다.Defective cells found after wafer testing are repaired by anodization. At this time, after the anodization, only a part of the fuse is oxidized and repaired.

상기 리페어공정은 대기중의 산소, 산소 플라즈마 및 산소 임플란트 등과 같이 산소를 소스로 하는 모든 경우를 사용하여 실시된다. The repair process is carried out using all cases using oxygen as the source such as oxygen in the atmosphere, oxygen plasma and oxygen implant.

상기 퓨즈가 파워 발생기에 바로 연결되어 있기 때문에 리페어 시 퓨즈 셀렉터(fuse selector)에 의해 선택된 퓨즈가 충분한 전류를 얻을 수 있으므로 빠른 시간 내에 산화될 수 있다. 이때, 상기 파워발생기는 외부 파워 또는 내부 파워에 공유된다. Since the fuse is directly connected to the power generator, the fuse selected by the fuse selector at the time of repair can obtain sufficient current so that it can be oxidized quickly. In this case, the power generator is shared with an external power or an internal power.

도 4 는 본 발명에 따른 반도체소자의 제조방법에 의해 형성된 퓨즈를 리페어한 후의 사진으로서, 양극산화공정으로 리페어된 영역(ⓐ, ⓑ)과 일부 산화된 영역(ⓒ)과 산화되지 않은 영역(ⓓ)를 도시한다. 이때, 리페어될 영역을 오픈시키는 캐핑막이 형성되어 있으므로 양극 산화 시 불필요한 산화현상을 방지하여 주변 회로의 손상을 방지할 수 있다. FIG. 4 is a photograph after repairing a fuse formed by a method of fabricating a semiconductor device according to the present invention, and includes regions (ⓐ, ⓑ), partially oxidized regions (ⓒ), and non-oxidized regions ⓓ by an anodization process. ). In this case, since a capping film is formed to open a region to be repaired, it is possible to prevent unnecessary oxidation during anodization and to prevent damage to a peripheral circuit.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 리페어방법은, 금속 물질을 사용하여 퓨즈를 형성하는 경우, 상기 퓨즈의 절단부분을 제외한 부분에 캐핑막을 형성하고, 양극산화공정에 의해 퓨즈를 절단함으로써 리페어 공정을 용이하게 하고, 리페어 후 노출되는 부분으로부터 퓨즈가 부식되는 것을 방지하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 이점이 있다. As described above, in the method of repairing a semiconductor device according to the present invention, in the case of forming a fuse using a metal material, a capping film is formed on a portion excluding the cut portion of the fuse, and the fuse is cut by an anodizing process. The repair process may be facilitated, and the fuse may be prevented from being corroded from the exposed part after the repair, thereby improving the yield and reliability of the device.

Claims (7)

반도체기판 상부에 제1층간절연막을 형성하는 공정과,Forming a first interlayer insulating film on the semiconductor substrate; 상기 제1층간절연막 상부에 금속물질을 형성하고, 상기 금속물질을 패터닝하여 복수 개의 퓨즈를 형성하는 공정과,Forming a metal material on the first interlayer insulating film and patterning the metal material to form a plurality of fuses; 상기 퓨즈의 리페어될 영역을 제외한 전체표면 상부에 캐핑막을 형성하는 공정과,Forming a capping layer over the entire surface of the fuse except for a region to be repaired; 상기 캐핑막을 포함하는 전체 상부에 제2층간절연막 및 패시베이션막을 형성하는 공정과,Forming a second interlayer insulating film and a passivation film on the whole including the capping film; 상기 리페어될 영역을 오픈시키는 마스크를 이용한 사진식각공정으로 상기 패시베이션막 및 제2층간절연막을 식각하되, 상기 퓨즈 상에 제2층간절연막을 잔류시키는 공정과,Etching the passivation film and the second interlayer insulating film by a photolithography process using a mask to open the region to be repaired, and leaving a second interlayer insulating film on the fuse; 상기 복수 개의 퓨즈 중에서 테스트 후 불량 셀에 연결된 퓨즈를 양극산화공정에 의해 절연시키는 공정을 포함하는 반도체소자의 리페어방법.A method of repairing a semiconductor device, the method comprising: insulating a fuse connected to a defective cell after testing among the plurality of fuses by an anodization process. 제 1 항에 있어서,The method of claim 1, 상기 퓨즈는 산화 동력학 상 선형 경향성을 갖는 물질인 Ti, TiN 또는 W으로 형성되는 것을 특징으로 하는 반도체소자의 리페어방법.The fuse is a repair method of a semiconductor device, characterized in that formed of Ti, TiN or W material having a linear tendency in oxidative kinetics. 제 1 항에 있어서,The method of claim 1, 상기 캐핑막은 실리콘층, 알루미늄 또는 실리사이드 막으로 형성하되, 상기 퓨즈와 상이한 물질로 형성되는 것을 특징으로 하는 반도체소자의 리페어방법.The capping film is formed of a silicon layer, aluminum or silicide film, the repair method of a semiconductor device, characterized in that formed of a material different from the fuse. 제 1 항에 있어서,The method of claim 1, 상기 캐핑막은 절연막 또는 도전층으로 형성되는 것을 특징으로 하는 반도체소자의 리페어방법. The capping film is a repair method of a semiconductor device, characterized in that formed with an insulating film or a conductive layer. 제 4 항에 있어서,The method of claim 4, wherein 상기 캐핑막이 도전체인 경우 상기 캐핑막은 상기 퓨즈 상부에만 형성되는 것을 특징으로 하는 반도체소자의 리페어방법.And the capping layer is formed only on the fuse when the capping layer is a conductor. 제 1 항에 있어서,The method of claim 1, 상기 양극산화공정은 대기 중의 산소, 산소 플라즈마 또는 산소 임플란트에 의해 실시되는 것을 특징으로 하는 반도체소자의 리페어방법.The anodic oxidation process is a repair method of a semiconductor device, characterized in that carried out by oxygen, oxygen plasma or oxygen implant in the atmosphere. 삭제delete
KR1020020042092A 2002-07-18 2002-07-18 Repairing method of semiconductor device KR100855832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042092A KR100855832B1 (en) 2002-07-18 2002-07-18 Repairing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042092A KR100855832B1 (en) 2002-07-18 2002-07-18 Repairing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20040008454A KR20040008454A (en) 2004-01-31
KR100855832B1 true KR100855832B1 (en) 2008-09-01

Family

ID=37317515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042092A KR100855832B1 (en) 2002-07-18 2002-07-18 Repairing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR100855832B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52115674A (en) * 1976-03-24 1977-09-28 Fujitsu Ltd Production of semiconductor memory device
JPH04300081A (en) * 1991-03-27 1992-10-23 Fujitsu Ltd Cutting method for fuse
KR20020001019A (en) * 2000-06-23 2002-01-09 윤종용 Method of fabricating semiconductor device with fuse
KR20030058306A (en) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 Method for repairing memory semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52115674A (en) * 1976-03-24 1977-09-28 Fujitsu Ltd Production of semiconductor memory device
JPH04300081A (en) * 1991-03-27 1992-10-23 Fujitsu Ltd Cutting method for fuse
KR20020001019A (en) * 2000-06-23 2002-01-09 윤종용 Method of fabricating semiconductor device with fuse
KR20030058306A (en) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 Method for repairing memory semiconductor device

Also Published As

Publication number Publication date
KR20040008454A (en) 2004-01-31

Similar Documents

Publication Publication Date Title
US6448113B2 (en) Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
KR100855832B1 (en) Repairing method of semiconductor device
US20080020560A1 (en) Method for manufacturing fuse box having vertically formed protective film
KR20100044571A (en) Fuse in the semiconductor device and method for fabricating the same
KR100557630B1 (en) Forming method for fuse of semiconductor device
KR20070002994A (en) Method for fabricating semiconductor memory device
KR100578224B1 (en) Mtehod for fabricating semiconductor memory device
KR100334388B1 (en) Manufacturing method for antifuse of semiconductor device
KR100557958B1 (en) method of forming a fuse box in a semiconductor device
KR20090070826A (en) Semiconductor device with fuse and method for manufacturing the same
KR100436129B1 (en) Repairing method of semiconductor device
KR20010005114A (en) Fabricating method for fuse of semiconductor device
KR20070079804A (en) Method for manufacturing of semiconductor device
KR20030058306A (en) Method for repairing memory semiconductor device
KR20010005306A (en) Manufacturing method for anti-fuse of semiconductor device
KR20070078216A (en) Fuse of semiconductor device and method for forming the same
KR100939160B1 (en) Semiconductor Device and Method of Manufacturing The same
KR100798803B1 (en) Fuse in semiconductor device and method for forming the same
KR20050072167A (en) Apparatus for saving fuse and method for manufacturing fuse
KR20040008484A (en) Forming method of semiconductor device
KR20030035632A (en) Method of fabricating semiconductor device having fuse regions
KR20090077585A (en) Semiconductor device and the method for manufacturing semiconductor device
KR20080098897A (en) Semiconductor memory device and method for fabricating the same
KR20060075233A (en) Semiconductor memory device and method for fabricating the same
KR20010063850A (en) Manufacturing method for antifuse of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee