KR20060075233A - Semiconductor memory device and method for fabricating the same - Google Patents

Semiconductor memory device and method for fabricating the same Download PDF

Info

Publication number
KR20060075233A
KR20060075233A KR1020040113988A KR20040113988A KR20060075233A KR 20060075233 A KR20060075233 A KR 20060075233A KR 1020040113988 A KR1020040113988 A KR 1020040113988A KR 20040113988 A KR20040113988 A KR 20040113988A KR 20060075233 A KR20060075233 A KR 20060075233A
Authority
KR
South Korea
Prior art keywords
fuse
metal
film
forming
metal film
Prior art date
Application number
KR1020040113988A
Other languages
Korean (ko)
Inventor
남상혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113988A priority Critical patent/KR20060075233A/en
Publication of KR20060075233A publication Critical patent/KR20060075233A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 퓨즈상단에 일정한 두께의 절연막을 남기는 퓨즈박스를 쉽게 형성할 수 있는 반도체 메모리 장치 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 소정공정이 완료된 기판상에, 배선이 형성될 영역에 베리어메탈/금속막/ARC 메탈로 적층된 배선을 형성하되, 퓨즈가 형성될 영역에는 상기 금속막으로 퓨즈를 형성시키는 단계; 상기 퓨즈상에 절연막을 형성하는 단계; 및 상기 퓨즈상에 형성된 상기 절연막의 소정부분을 선택적으로 제거하여 퓨즈박스를 형성하는 단계를 포함하는 반도체 메모리 장치의 제조방법을 제공한다. 또한 본 발명은 베리어메탈/금속막/ARC 메탈로 적층된 배선; 및 상기 금속막과 동일층의 금속막으로 구비된 퓨즈를 구비하는 반도체 메모리 장치를 제공한다.
The present invention is to provide a semiconductor memory device and a method of manufacturing the same that can easily form a fuse box leaving an insulating film of a predetermined thickness on top of the fuse, the present invention for this purpose, the wiring is formed on the substrate is completed Forming a wire stacked with a barrier metal / metal film / ARC metal in a region, and forming a fuse in the region where the fuse is to be formed using the metal film; Forming an insulating film on the fuse; And selectively removing a predetermined portion of the insulating layer formed on the fuse to form a fuse box. In addition, the present invention is a wire laminated with a barrier metal / metal film / ARC metal; And a fuse provided with a metal film of the same layer as the metal film.

반도체, 메모리, 리페어, 퓨즈, 배선.Semiconductor, memory, repair, fuse, wiring.

Description

반도체 메모리 장치 및 그 제조방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME} Semiconductor memory device and manufacturing method therefor {SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}             

도1은 종래기술에 의한 반도체 메모리 장치의 단면도.1 is a cross-sectional view of a semiconductor memory device according to the prior art.

도2a 내지 도2f는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 제조방법을 나타내는 공정단면도.
2A to 2F are cross-sectional views illustrating a method of manufacturing a semiconductor memory device in accordance with a preferred embodiment of the present invention.

* 도면의 주요부분에 대한 보호의 설명 *Explanation of the protection of the main parts of the drawing

30 : 기판 31 : 베리어메탈30: substrate 31: barrier metal

32 : 배선용 금속막 33 : ARC 메탈32: wiring metal film 33: ARC metal

34 : 층간절연막 35 : 감광막 패턴34: interlayer insulating film 35: photosensitive film pattern

36 : 퓨즈용 베리어메탈 37 : 퓨즈용 금속막36: barrier metal for fuse 37: metal film for fuse

38 : 퓨즈용 ARC 메탈
38: ARC metal for fuse

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 리페어 공정시 사용되는 퓨즈의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor memory devices, and more particularly, to a method of manufacturing a fuse used in a repair process.

반도체 메모리 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다. In the manufacture of a semiconductor memory device, in particular, a memory device, if any one of the many fine cells is defective, the memory device may not function as a memory and thus may be treated as a defective product. However, despite the fact that only a few cells in the memory have failed, discarding the entire device as defective is an inefficient process in terms of yield.

따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀( 리던던시(redundancy) 셀이라고도 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다. Therefore, the yield improvement is achieved by replacing the defective cell by using a spare cell (also referred to as a redundancy cell) previously installed in the memory device.

리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low) 어레이와 스페어 칼럼(sparecolumn) 어레이를 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.In the repair operation using redundancy cells, spare memory arrays and spare column arrays are pre-installed for each cell array so that defective memory cells having defects are stored in row / column units. It proceeds in a cell-like manner.

이를 자세히 살펴보면, 웨이퍼 상태로 완료된 후에 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 예비셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 불량셀 대신에 예비셀로 선택이 바뀌게 되는 것이다. In detail, when a defective memory cell is selected through a test after completion in a wafer state, a program is performed in an internal circuit to change an address corresponding to the address signal of a spare cell. Therefore, in actual use, when an address signal corresponding to a defective line is input, the selection is changed to a spare cell instead of the defective cell.

전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하 고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다. Among the above-described program methods, the most widely used method is to burn a fuse with a laser beam and blow it. The wiring broken by laser irradiation is called a fuse, and the broken part and the area surrounding the fuse box are called fuse boxes. do.

도1은 통상적인 반도체 메모리 장치를 나타내는 단면도로서, 좌측은 셀영역의 단면을 나타내고 우측은 퓨즈영역을 나타낸다.1 is a cross-sectional view showing a conventional semiconductor memory device, with a left side showing a cross section of a cell region and a right side showing a fuse region.

도1의 도시된 바와 같이, 반도체 메모리 장치의 셀영역은 기판(10) 상부에 소자분리막(11), 활성영역(13), 게이트 패턴(14), 제1 및 제2 스토리지 노드 콘택플러그(15a,17), 비트라인 콘택플러그(15b), 비트라인(16), 층간절연막(12,17,22)과 캐패시터를 형성하는 스토리지 노드 콘택플러그(19), 유전체박막(20), 플레이트전극(23,24)을 구비한다. 플레이트 전극(23,24)는 폴리실리콘막(23)과, TiN막(24)으로 구성된다.As shown in FIG. 1, a cell region of a semiconductor memory device may include a device isolation layer 11, an active region 13, a gate pattern 14, and first and second storage node contact plugs 15a on a substrate 10. 17, the bit line contact plug 15b, the bit line 16, the storage node contact plug 19 forming the capacitor and the interlayer insulating films 12, 17, and 22, the dielectric thin film 20, and the plate electrode 23 24). The plate electrodes 23 and 24 are composed of a polysilicon film 23 and a TiN film 24.

한편 반도체 메모리 장치의 퓨즈영역은 기판상에 층간절연막(11',17',22')과, 폴리실리콘막(23')과 TiN막(24')으로 구성된 퓨즈와, 퓨즈상부에 형성된 층간절연막(25)을 구비한다. The fuse region of the semiconductor memory device is a fuse composed of interlayer insulating films 11 ', 17' and 22 ', a polysilicon film 23' and a TiN film 24 'on a substrate, and an interlayer insulating film formed on the fuse. (25) is provided.

또한, 도면부호 26은 리페어 공정시 레이저 조사에 의한 퓨즈절단을 위해 퓨즈상부의 층간절연막(21)을 일정두께만큼 제거하여 형성하는 퓨즈박스를 나타낸다. 여기서 층간절연막(11',17',22')은 따로 형성되는 것이 아니고, 셀영역에서의 층간절연막(11,17,22)이 형성될 때 각각 같이 형성되는 막이다.In addition, reference numeral 26 denotes a fuse box formed by removing the interlayer insulating film 21 on the upper portion of the fuse by a predetermined thickness for cutting the fuse by laser irradiation during the repair process. The interlayer insulating films 11 ', 17', and 22 'are not formed separately, but are formed together when the interlayer insulating films 11, 17, and 22 are formed in the cell region.

퓨즈는 전술한 바와 같이 반도체 메모리 소자의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위한 것이다.As described above, the fuse is used to repair a portion where a defect occurs when a failure of the semiconductor memory device occurs.

일반적으로 퓨즈는 추가적인 공정으로 따로 형성하는 것은 아니고 셀영역의 비트 라인(Bit Line) 또는 워드 라인(Word line)등의 도전층을 이용하여 형성한 다. In general, the fuse is not formed separately by an additional process, but is formed using a conductive layer such as a bit line or a word line in the cell region.

특히 최근에 반도체 메모리 장치의 집적도가 높아지면서 반도체 메모리 장치의 구조물의 높이도 높아지게 되었다, 이로 인하여 비교적 하부구조인 워드라인이나 비트라인을 이용해서 퓨즈를 형성하게 되면 이후 퓨즈박스를 형성하기 위해서 많은 층간절연막을 제거해야하는 어려움이 생기게 되었다. In particular, in recent years, as the degree of integration of semiconductor memory devices increases, the height of structures of semiconductor memory devices also increases. As a result, when fuses are formed by using word lines or bit lines, which are relatively substructures, interlayers are formed to form fuse boxes. The difficulty of removing the insulating film has arisen.

따라서 최근에는 상대적으로 높은 위치에서 형성되는 도전층을 퓨즈라인으로 이용하고 있는데, 캐패시터의 전극용 도전막을 퓨즈라인으로 이용하고 있다.Therefore, in recent years, a conductive layer formed at a relatively high position is used as a fuse line, and a conductive film for electrodes of a capacitor is used as a fuse line.

도1에 도시된 퓨즈(23',24')는 셀영역에 형성된 캐패시터의 플레이트 전극(23,24)을 형성하는 도전막을 이용하여 형성한 것이다.
The fuses 23 'and 24' shown in Fig. 1 are formed using a conductive film forming the plate electrodes 23 and 24 of the capacitor formed in the cell region.

본 발명은 퓨즈상단에 일정한 두께의 절연막을 남기는 퓨즈박스를 쉽게 형성할 수 있는 반도체 메모리 장치 및 그 제조방법을 제공함을 목적으로 한다.
It is an object of the present invention to provide a semiconductor memory device and a method of manufacturing the same, which can easily form a fuse box that leaves an insulating film having a predetermined thickness on an upper surface of the fuse.

본 발명은 소정공정이 완료된 기판상에, 배선이 형성될 영역에 베리어메탈/금속막/ARC 메탈로 적층된 배선을 형성하되, 퓨즈가 형성될 영역에는 상기 금속막으로 퓨즈를 형성시키는 단계; 상기 퓨즈상에 절연막을 형성하는 단계; 및 상기 퓨즈상에 형성된 상기 절연막의 소정부분을 선택적으로 제거하여 퓨즈박스를 형성하는 단계를 포함하는 반도체 메모리 장치의 제조방법을 제공한다. According to an embodiment of the present invention, there is provided a method in which a wire formed by barrier metal / metal film / ARC metal is formed on a substrate where a predetermined process is completed, and a fuse is formed by the metal film in a region where a fuse is to be formed; Forming an insulating film on the fuse; And selectively removing a predetermined portion of the insulating layer formed on the fuse to form a fuse box.                     

또한 본 발명은 베리어메탈/금속막/ARC 메탈로 적층된 배선; 및 상기 금속막과 동일층의 금속막으로 구비된 퓨즈를 구비하는 반도체 메모리 장치를 제공한다.
In addition, the present invention is a wire laminated with a barrier metal / metal film / ARC metal; And a fuse provided with a metal film of the same layer as the metal film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. do.

도2a 내지 도2f는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 제조방법을 나타내는 공정단면도이다. 여기서 우측의 도면은 단면도이고, 좌측의 도면은 평면도이다.2A through 2F are cross-sectional views illustrating a method of manufacturing a semiconductor memory device in accordance with a preferred embodiment of the present invention. The drawing on the right is a sectional view, and the drawing on the left is a plan view.

도2a에 도시된 바와 같이, 먼저 본 실시예에 의한 반도체 메모리 장치의 제조방법은 소정공정이 완료된 기판(30)상에 베리어메탈/배선용 금속막/ARC 메탈(Anti Reflect Coating)로 적층된 금속배선(31,32,33)을 형성한다.As shown in FIG. 2A, first, in the method of manufacturing a semiconductor memory device according to the present embodiment, a metal wiring laminated with a barrier metal / wiring metal film / ARC metal (Anti Reflect Coating) on a substrate 30 on which a predetermined process is completed. (31,32,33).

이어서 금속배선을 덮을 수 있도록 층간절연막(34)을 형성한다. 여기서는 하나의 막으로 도시하였으나, 실제로는 여러층들이 적층된 형태로 형성된다.Subsequently, an interlayer insulating film 34 is formed to cover the metal wiring. Although shown here as one film, in practice, the layers are formed in a stacked form.

또한, 층간절연막(34)은 USG(Undoped-Silicate Glass)막, PSG(Phospho-Silicate Glass)막, BSG(Boro-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, HDP(High density Plasma) 산화막, SOG(Spin On Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 열적 산화막(Thermal Oxide; 퍼니스에서 600~1,100℃사이의 고온으로 실리콘 기판을 산화시켜 형성하는 막)등을 사용한다. In addition, the interlayer insulating film 34 may include an undoped-silicate glass (USG) film, a phospho-silicate glass (PSG) film, a boro-silicate glass (BSG) film, a boro-phospho-silicate glass (BPSG) film, and a high density (HDP) film. Plasma oxide film, SOG (Spin On Glass) film, TEOS (Tetra Ethyl Ortho Silicate) film or HDP (high densigy plasma) oxide film, etc., or thermal oxide film (Thermal Oxide) in furnace at high temperature between 600 ~ 1100 ℃ Film formed by oxidizing a silicon substrate).                     

이어서 리페어 공정시 레이저가 조사되어 퓨즈가 블로잉되는 영역을 정의해지주기 위한 감광막 패턴(35)을 형성한다.Subsequently, during the repair process, a laser is irradiated to form a photoresist pattern 35 to define an area where the fuse is blown.

이어서 도2b에 도시된 바와 같이, 감광막 패턴(35)을 식각마스크로 하여 층간절연막(34)을 소정 두께까지 패터닝해낸다.Subsequently, as shown in FIG. 2B, the interlayer insulating film 34 is patterned to a predetermined thickness by using the photoresist pattern 35 as an etching mask.

이어서 도2c에 도시된 바와 같이, 감광막 패턴(35)을 제거하고, 층간절연막(34)의 단차를 따라 퓨즈용 베리어메탈(36)을 형성한다.Subsequently, as shown in FIG. 2C, the photosensitive film pattern 35 is removed, and the barrier metal 36 for the fuse is formed along the step of the interlayer insulating film 34.

이어서 도2d에 도시된 바와 같이, 화학적기계적 연마공정등을 이용하여 돌출된 층간절연막을 제거한다.Subsequently, as shown in FIG. 2D, the protruding interlayer insulating film is removed using a chemical mechanical polishing process or the like.

이어서 도2e에 도시된 바와 같이, 퓨즈용 금속막(37)을 형성하고, 그 상부에 퓨즈용 ARC 메탈(38)을 형성한다.Subsequently, as shown in FIG. 2E, a fuse metal film 37 is formed, and an ARC metal 38 for fuse is formed thereon.

이 때 퓨즈용 ARC 메탈(38)은 사실 퓨즈영역에는 필요없는 막이다. 퓨즈는 한층의 도전막을 새롭게 제조하는 것이 아니고, 전술한 바와 같이, 셀영역 또는 주변영역에 형성되는 도전막을 형성할 때에 퓨즈가 형성될 영역에도 같이 형성하게 된다.At this time, the fuse ARC metal 38 is actually a film that is not necessary in the fuse area. The fuse is not newly manufactured with a single conductive film, but as described above, when the conductive film is formed in the cell region or the peripheral region, the fuse is also formed in the region where the fuse is to be formed.

따라서 본 실시예에 따른 반도체 메모리 장치는 퓨즈를 금속배선으로 형성하는데, 금속배선에 필연적으로 형성되는 ARC 메탈이 퓨즈용 금속막상에도 형성되는 것이다.Therefore, in the semiconductor memory device according to the present embodiment, the fuse is formed of metal wiring, and ARC metal, which is inevitably formed on the metal wiring, is also formed on the metal film for the fuse.

이어서 도2f에 도시된 바와 같이, 퓨즈용 ARC 메탈(38)을 제거한다. 이어서 페시베이션막(39)을 증착하고, 퓨즈가 형성된 영역의 페시베이션막(39)을 제거하여 퓨즈를 노출시킨다. 전술한 바와 같이 먼저 퓨즈용 ARC 메탈(38)을 제거하는 것이 아니라 이 공정에서 퓨즈용 ARC 메탈(38)을 제거되도록 할 수도 있다.2f, the ARC metal 38 for the fuse is removed. Subsequently, the passivation film 39 is deposited, and the passivation film 39 in the region where the fuse is formed is removed to expose the fuse. As described above, instead of removing the fuse ARC metal 38, the fuse ARC metal 38 may be removed in this process.

여기서 퓨즈의 상단부에 일정한 절연막을 남기게 퓨즈박스를 형성할 수도 있는데, 본 실시예에 따른 메모리 장치는 캐패시터의 플레이트보다는 더 높은 곳에서 형성되는 배선을 이용해서 퓨즈를 형성하기 때문에 퓨즈박스를 형성하기가 용이해진다.Here, the fuse box may be formed so as to leave a constant insulating film at the upper end of the fuse. In the memory device according to the present embodiment, since the fuse is formed using a wiring formed higher than the plate of the capacitor, it is difficult to form the fuse box. It becomes easy.

이상에서 살펴본 바와 같이, 본 실시예에 따른 메모리 장치는 퓨즈로 배선에 사용되는 금속막을 사용하고, 배선에 사용되는 ARC 메탈과 베리에 메탈은 제거되도로록 하여 퓨즈는 배선에서 사용되는 순순한 금속막만으로 구비된다.As described above, the memory device according to the present embodiment uses a metal film used for wiring as a fuse, and removes the ARC metal and the berry metal used for the wiring so that the fuse is a pure metal film used in the wiring. It is provided only.

이렇게 하는 이유는 리페어 공정시 적절한 에너지로 조사된 레이저에 의해 신뢰성있게 퓨즈를 블로잉시키기 위해서이다.The reason for doing this is to reliably blow the fuse by the laser irradiated with the appropriate energy during the repair process.

리페어 공정시 퓨즈에 레이저를 조사하여 블로잉시킨 후, 퓨즈의 양단에 일정한 전압을 인가하여 불완전하게 블로잉된 경우는 전기적으로 단선을 시킨다.During the repair process, the fuse is blown by laser irradiation, and then a fixed voltage is applied to both ends of the fuse to electrically disconnect the fuse.

이렇게 함으로서 블로잉된 퓨즈가 단락되어 동작하는 경우를 배제할 수 있는 것이다.This eliminates the case of blown fuses operating in a short circuit.

퓨즈는 베리어메탈과 ARC 메탈이 없기 때문에 비교적 작은 전류가 흘러도 단선시킬 수 있는 것이다. 여기서 블로잉상태를 확인하기 위해, 즉 퓨즈를 단선시키기 위해 전류를 인가하는 동작은 패키지를 한상태에서도 실시할 수 있다.The fuse has no barrier metal and no ARC metal, so it can be disconnected even with relatively small currents. In this case, the operation of applying a current to check the blowing state, that is, to disconnect the fuse may be performed even with the package in one state.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.

본 발명에 의해서 메모리 장치에서 퓨즈를 배선으로 사용함으로서 퓨즈박스를 형성하기 위해 제거하는 층간절연막의 두께가 줄어들어 퓨즈박스를 보다 신뢰성있게 형성할 수 있다.According to the present invention, by using the fuse as a wiring in the memory device, the thickness of the interlayer insulating film removed to form the fuse box can be reduced, so that the fuse box can be formed more reliably.

또한, 퓨즈박스를 형성하는 데 있어서, 퓨즈를 완전히 노출시키게 되면, 퓨즈 상단의 남는 절연막의 두께가 불균형하여 리페어 공정시 발생하는 불량을 제거할 수 있다.In addition, in forming the fuse box, when the fuse is completely exposed, the thickness of the insulating film remaining on the upper end of the fuse may be unbalanced to remove the defects generated during the repair process.

또한, 블로잉된 퓨즈에 고전압을 인가하여 줌으로 불완전 블로잉된 퓨즈를 완전하게 블로잉시킬 수 있어 리페어 공정시 효율이 증가된다.In addition, by applying a high voltage to the blown fuse to zoom completely blown the incomplete blown fuse increases the efficiency during the repair process.

Claims (7)

소정공정이 완료된 기판상에, 배선이 형성될 영역에 베리어메탈/금속막/ARC 메탈로 적층된 배선을 형성하되, 퓨즈가 형성될 영역에는 상기 금속막으로 퓨즈를 형성시키는 단계;Forming a wire stacked with barrier metal / metal film / ARC metal in a region where wiring is to be formed, and forming a fuse using the metal film in a region where the fuse is to be formed; 상기 퓨즈상에 절연막을 형성하는 단계; 및Forming an insulating film on the fuse; And 상기 퓨즈상에 형성된 상기 절연막의 소정부분을 선택적으로 제거하여 퓨즈박스를 형성하는 단계Selectively removing a predetermined portion of the insulating layer formed on the fuse to form a fuse box 를 포함하는 반도체 메모리 장치의 제조방법.Method of manufacturing a semiconductor memory device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 금속막으로 퓨즈를 형성시키는 단계는Forming a fuse from the metal film 리페어 공정시 레이저가 조사될 영역상의 상기 절연막이 일정부분 돌출될 수 있도록 상기 절연막을 선택적으로 제거하는 단계;Selectively removing the insulating film so that the insulating film on the area to be irradiated with the laser protrudes in a repair process; 상기 배선이 형성될 영역에 베리어 메탈을 형성하되, 상기 퓨즈가 형성될 영역에는 상기 돌출된 절연막 패턴을 따라 상기 베리어 메탈을 형성하는 단계;Forming a barrier metal in a region where the wiring is to be formed, and forming the barrier metal in a region where the fuse is to be formed along the protruding insulating layer pattern; 상기 돌출된 절연막 패턴 및 그 상부에 형성된 베리어 메탈을 제거하는 단계;Removing the protruding insulating layer pattern and the barrier metal formed thereon; 상기 배선이 형성될 영역에 금속막을 형성하되, 상기 퓨즈가 형성될 영역에 상기 금속막으로 퓨즈를 형성하는 단계;Forming a metal film in an area where the wiring is to be formed, and forming a fuse using the metal film in an area where the fuse is to be formed; 상기 배선이 형성될 영역에 형성된 금속막 및 퓨즈로 형성된 금속막상에 ARC 베리어 메탈을 형성하는 단계; 및Forming an ARC barrier metal on the metal film formed of the metal film and the fuse formed in the region where the wiring is to be formed; And 상기 퓨즈로 형성된 금속막상에 ARC 베리어 메탈을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.And removing the ARC barrier metal on the metal film formed by the fuse. 제 2 항에 있어서,The method of claim 2, 상기 돌출된 절연막 패턴 및 그 상부에 형성된 베리어 메탈을 제거하는 공정은 화학적기계적 연마공정을 통해 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.And removing the protruding insulating layer pattern and the barrier metal formed thereon through a chemical mechanical polishing process. 제 1 항에 있어서,The method of claim 1, 리페어 공정시 레이저를 상기 퓨즈에 조사하여 블로잉시키는 단계; 및Irradiating and blowing a laser on the fuse during a repair process; And 상기 블로잉된 퓨즈에 고전압을 인가하여 전기적으로 단선시키는 단계를 포함하는 특징으로 하는 반도체 메모리 장치의 제조방법.And electrically disconnecting the fuse by applying a high voltage to the blown fuse. 제 1 항에 있어서,The method of claim 1, 상기 절연막의 소정부분을 선택적으로 제거하여 퓨즈박스를 형성하는 단계는Selectively removing a predetermined portion of the insulating film to form a fuse box 상기 퓨즈상부에 일정한 두께의 상기 절연막을 남도록 공정을 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.And manufacturing the insulating film having a predetermined thickness over the fuse. 제 1 항에 있어서,The method of claim 1, 상기 절연막의 소정부분을 선택적으로 제거하여 퓨즈박스를 형성하는 단계는Selectively removing a predetermined portion of the insulating film to form a fuse box 상기 퓨즈가 노출되도록 공정을 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.The process of manufacturing a semiconductor memory device, characterized in that for proceeding to expose the fuse. 베리어메탈/금속막/ARC 메탈로 적층된 배선; 및Wiring laminated with barrier metal / metal film / ARC metal; And 상기 금속막과 동일층의 금속막으로 구비된 퓨즈Fuse provided with a metal film of the same layer as the metal film 를 구비하는 반도체 메모리 장치.A semiconductor memory device having a.
KR1020040113988A 2004-12-28 2004-12-28 Semiconductor memory device and method for fabricating the same KR20060075233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113988A KR20060075233A (en) 2004-12-28 2004-12-28 Semiconductor memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113988A KR20060075233A (en) 2004-12-28 2004-12-28 Semiconductor memory device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20060075233A true KR20060075233A (en) 2006-07-04

Family

ID=37167788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113988A KR20060075233A (en) 2004-12-28 2004-12-28 Semiconductor memory device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20060075233A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861369B1 (en) * 2007-05-23 2008-10-01 주식회사 하이닉스반도체 Method for fabricating semiconductor device having fuse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861369B1 (en) * 2007-05-23 2008-10-01 주식회사 하이닉스반도체 Method for fabricating semiconductor device having fuse

Similar Documents

Publication Publication Date Title
KR100663364B1 (en) Semiconductor device including fuse region having fuse isolation barrier and methods of fabricating the same
KR100534102B1 (en) Fuse regions in a semiconductor memory device and methods of fabricating the same
KR100519799B1 (en) fuse rigion of semiconductor device and method of fabricating the same
KR20060075233A (en) Semiconductor memory device and method for fabricating the same
KR100605608B1 (en) Semiconductor memory device and method for fabricating the same
KR100853478B1 (en) Semiconductor device and Method for fabricating the same
KR101073125B1 (en) Semiconductor memory device and method for fabricating the same
KR100853460B1 (en) Method for fabricating Semiconductor device
KR100799130B1 (en) Method for fabricating semiconductor device with double fuse layer
KR100570067B1 (en) Semiconductor memory device and method for fabricating the same
KR100492905B1 (en) semiconductor device and method for fabricating the same
KR100578224B1 (en) Mtehod for fabricating semiconductor memory device
KR20040059821A (en) Method for fabricating semiconductor device
KR100878496B1 (en) Semiconductor device and Method for fabricating the same
KR100583144B1 (en) Method for fabricating semiconductor memory device
KR101025738B1 (en) Fuse in semiconductor device and method for manufacturing the same
KR100904478B1 (en) Semiconductor device and method for fabricating the same
KR100889336B1 (en) Semiconductor device and method for fabricating the same
KR100570066B1 (en) Semiconductor memory device for reducing area of fuse circuit and method for fabricating the same
KR20060011415A (en) Mtehod for fabricating semiconductor memory device
KR100703837B1 (en) Method for fabricating semiconductor memory device
KR20060075257A (en) Semiconductor memory device method for fabricating the same
KR20020072874A (en) Method for forming fuse line opening portion of semiconductor device
KR101116350B1 (en) Method for manufacturing a semiconductor device
KR20060011479A (en) Semiconductor memory device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination