KR100605608B1 - Semiconductor memory device and method for fabricating the same - Google Patents
Semiconductor memory device and method for fabricating the same Download PDFInfo
- Publication number
- KR100605608B1 KR100605608B1 KR1020040060473A KR20040060473A KR100605608B1 KR 100605608 B1 KR100605608 B1 KR 100605608B1 KR 1020040060473 A KR1020040060473 A KR 1020040060473A KR 20040060473 A KR20040060473 A KR 20040060473A KR 100605608 B1 KR100605608 B1 KR 100605608B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- interlayer insulating
- insulating film
- forming
- contact plug
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Abstract
본 발명은 금속배선을 퓨즈로 사용하더라도 부식을 방지할 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상부에 비트라인도전막으로 이루어진 완충막을 형성하는 단계, 상기 완충막 상부에 제1 층간절연막을 형성하는 단계, 상기 제1 층간절연막 상부에 퓨즈를 형성하는 단계, 상기 퓨즈 상부에 제2 층간절연막을 형성하는 단계, 상기 제2층간절연막을 관통하여 상기 퓨즈의 양 끝단에 접속되는 콘택플러그를 형성하는 단계, 상기 콘택플러그의 앞 영역에 상기 제2층간절연막, 퓨즈 및 제1층간절연막을 관통하여 상기 완충막에 접속되며 텅스텐 또는 구리로 이루어진 부식방지용 더미 콘택플러그를 각각 형성하는 단계, 상기 퓨즈의 상부에 상기 제2 층간절연막이 일정부분 남도록 상기 더미 콘택플러그 사이의 상기 제2 층간절연막을 선택적으로 식각하여 퓨즈박스를 형성하는 단계, 및 상기 더미 콘택플러그 상에 상기 더미 콘택플러그 보호를 위한 더미 금속배선 패턴을 형성하는 단계를 포함하는 반도체 메모리 장치 제조방법을 제공한다.The present invention is to provide a semiconductor memory device that can prevent corrosion even when using a metal wiring as a fuse, for the purpose of the present invention to form a buffer film consisting of a bit line conductive film on the substrate, the buffer film on the Forming a first interlayer insulating film, forming a fuse on the first interlayer insulating film, forming a second interlayer insulating film on the fuse, and connecting both ends of the fuse through the second interlayer insulating film Forming a contact plug which is connected to the buffer layer through the second interlayer insulating film, the fuse, and the first interlayer insulating film in the front region of the contact plug, and forms a corrosion preventing dummy contact plug made of tungsten or copper, respectively; In the second contact gap between the dummy contact plugs so that a portion of the second interlayer insulating film remains on the fuse. It provides a cross forming a fuse box by selectively etching the insulating film, and a semiconductor memory device manufacturing method on the dummy contact plugs comprises: forming a dummy metal line pattern for the dummy contact plug protection.
반도체, 메모리, 리페어, 퓨즈, 부식, 콘택.Semiconductor, Memory, Repair, Fuse, Corrosion, Contact.
Description
도1은 통상적인 반도체 메모리 장치의 단면도.1 is a cross-sectional view of a conventional semiconductor memory device.
도2는 종래기술에 의한 반도체 메모리 장치의 단면도.2 is a cross-sectional view of a semiconductor memory device according to the prior art.
도3은 도2에 도시된 반도체 메모리 장치의 평면도.3 is a plan view of the semiconductor memory device shown in FIG.
도4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 단면도.4 is a cross-sectional view of a semiconductor memory device according to a preferred embodiment of the present invention.
도5는 도4에 도시된 반도체 메모리 장치의 평면도.FIG. 5 is a plan view of the semiconductor memory device shown in FIG.
도6은 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 단면도.Fig. 6 is a sectional view of a semiconductor memory device according to the second embodiment of the present invention.
도7은 본 발명의 제3 실시예에 따른 반도체 메모리 장치의 단면도.Fig. 7 is a sectional view of a semiconductor memory device according to the third embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
59 : 퓨즈59: fuse
60 : 부식방지를 위한 퓨즈용 콘택60: Fuse contact for corrosion protection
62 : 콘택62: contact
63 : 금속배선63: metal wiring
66 : 퓨즈박스66: fuse box
52, 57, 58, 61, 64 : 층간절연막52, 57, 58, 61, 64: interlayer insulating film
65 : 페시베이션막65: passivation film
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 리페어 공정시에 레이저가 조사되어 블로잉되는 반도체 메모리 장치의 퓨즈에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a fuse of a semiconductor memory device in which a laser is irradiated and blown during a repair process.
반도체 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다. In the manufacture of a semiconductor device, especially a memory device, if any one of a number of fine cells is defective, the semiconductor device does not function as a memory and thus is treated as a defective product. However, despite the fact that only a few cells in the memory have failed, discarding the entire device as defective is an inefficient process in terms of yield.
따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀( 리던던시(redundancy) 셀이라고도 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다. Therefore, the yield improvement is achieved by replacing the defective cell by using a spare cell (also referred to as a redundancy cell) previously installed in the memory device.
리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low) 어레이와 스페어 칼럼(sparecolumn) 어레이를 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.In the repair operation using redundancy cells, spare memory arrays and spare column arrays are pre-installed for each cell array so that defective memory cells having defects are stored in row / column units. It proceeds in a cell-like manner.
이를 자세히 살펴보면, 웨이퍼 상태로 완료된 후에 테스트를 통해 불량 메모 리 셀을 골라내면 그에 해당하는 어드레스(address)를 예비셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 불량셀 대신에 예비셀로 선택이 바뀌게 되는 것이다. In detail, when a defective memory cell is selected through a test after completion of a wafer state, a program is executed in an internal circuit to change a corresponding address into an address signal of a spare cell. Therefore, in actual use, when an address signal corresponding to a defective line is input, the selection is changed to a spare cell instead of the defective cell.
전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다. Among the above-described program methods, the most widely used method is to burn a fuse with a laser beam and blow it. The wiring broken by the laser irradiation is called a fuse, and the broken portion and the area surrounding the fuse box are called fuse boxes. .
도1은 통상적인 반도체 메모리 장치를 나타내는 단면도로서, 좌측은 셀영역의 단면을 나타내고 우측은 퓨즈영역을 나타낸다.1 is a cross-sectional view showing a conventional semiconductor memory device, with a left side showing a cross section of a cell region and a right side showing a fuse region.
도1에 도시된 바와 같이, 반도체 메모리 장치의 셀영역은 기판(10) 상부에 소자분리막(11), 활성영역(13), 게이트 패턴(14), 제1 및 제2 스토리지 노드 콘택플러그(15a,17), 비트라인 콘택플러그(15b), 비트라인(16), 층간절연막(12,17,22)과 캐패시터를 형성하는 스토리지 노드 콘택플러그(19), 유전체박막(20), 플레이트전극(23,24)을 구비한다. 플레이트 전극(23,24)는 폴리실리콘막(23)과, TiN막(24)으로 구성된다. 여기서 티타늄막(24)는 다른 금속으로 형성될 수도 있다.As shown in FIG. 1, a cell region of a semiconductor memory device may include a
한편 반도체 메모리 장치의 퓨즈영역은 기판상에 층간절연막(11',17',22')과, 폴리실리콘막(23')과 TiN막(24')으로 구성된 퓨즈와, 퓨즈상부에 형성된 층간절연막(26)을 구비한다. 또한, 도면부호 26은 리페어 공정시 레이저 조사에 의한 퓨즈절단을 위해 퓨즈상부의 층간절연막(21)을 일정두께만큼 제거하여 형성하는 퓨즈박스를 나타낸다. 여기서 층간절연막(11',17',22')은 따로 형성되는 것이 아니 고, 셀영역에서의 층간절연막(11,17,22)이 형성될 때 각각 같이 형성되는 막이다.The fuse region of the semiconductor memory device is a fuse composed of interlayer insulating films 11 ', 17' and 22 ', a polysilicon film 23' and a TiN film 24 'on a substrate, and an interlayer insulating film formed on the fuse. (26) is provided. In addition,
퓨즈는 전술한 바와 같이 반도체 메모리 장치의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위한 것으로, 통상 퓨즈는 추가적인 공정으로 따로 형성하는 것은 아니고 셀영역의 비트 라인(Bit Line) 또는 워드 라인(Word line)등의 도전층을 이용하여 형성한다. As described above, the fuse is used to repair a defective portion of the semiconductor memory device in the event of a failure. In general, the fuse is not formed by an additional process, but a bit line or a word in a cell region. It is formed using a conductive layer such as a word line.
특히 최근에 반도체 메모리 장치의 집적도가 높아지면서 반도체 메모리 장치의 구조물의 높이도 높아지게 되었다, 이로 인하여 비교적 하부구조인 워드라인이나 비트라인을 이용해서 퓨즈를 형성하게 되면 이후 퓨즈박스를 형성하기 위해서 많은 층간절연막을 제거해야하는 어려움이 생기게 되었다. 따라서 최근에는 반도체 메모리 장치의 높은 위치에서 형성되는 도전층을 퓨즈라인으로 이용하고 있는데, 금속배선이나 캐패시터의 전극용 도전막을 퓨즈라인으로 이용하고 있다.In particular, in recent years, as the degree of integration of semiconductor memory devices increases, the height of structures of semiconductor memory devices also increases. As a result, when fuses are formed by using word lines or bit lines, which are relatively substructures, interlayers are formed to form fuse boxes. The difficulty of removing the insulating film has arisen. Therefore, in recent years, a conductive layer formed at a high position of a semiconductor memory device is used as a fuse line, and a conductive film for electrodes of metal wiring or capacitor is used as a fuse line.
도1에 도시된 퓨즈(23',24')는 셀영역에 형성된 캐패시터의 플레이트 전극(23,24)을 형성하는 도전막을 이용하여 형성한 것이다.The fuses 23 'and 24' shown in Fig. 1 are formed using a conductive film forming the
도2는 종래기술에 의한 반도체 메모리 장치의 단면도로서 도1에서의 퓨즈가 형성된 영역을 보다 자세히 나타낸 도면이다. 참고적으로 같은 층은 같은 도면부호를 사용하였다.FIG. 2 is a cross-sectional view of a semiconductor memory device according to the related art, showing in detail a region in which a fuse is formed in FIG. For reference, the same reference numerals are used for the same layers.
도2를 참조하여 살펴보면, 종래기술에 의한 반도체 메모리 장치는 소자분리막(11)이 형성된 기판(10)상에 게이트 패턴(14)가 형성되어 있으며, 그 상부에 층간절연막(12')이 형성되어 있다.Referring to FIG. 2, in the semiconductor memory device according to the related art, a
이어서 그 상부에는 비트라인용 패턴으로 형성된 금속완충막(16')과 콘택 (32)가 형성되어 있으며, 그 상부에 퓨즈(30)가 형성되어 있다.Subsequently, a metal buffer film 16 'and a
이어서 퓨즈의 상부에 다수의 층간절연막(31,34,37)과 금속배선(36,33) 및 콘택(35,32)이 적층되어 형성되어 있다. 최종적으로 페시베이션막(38)이 형성되어 있다.Subsequently, a plurality of interlayer
퓨즈의 상단에는 리페어 공정시에 레이저를 조사할 퓨즈박스(26)가 형성되는데, 퓨즈박스(26)는 퓨즈의 상단에 일정한 두께의 절연막만을 남기고 나머지 절연막을 제거한 영역을 말한다.A
도3은 도2에 도시된 반도체 메모리 장치의 평면도이다.3 is a plan view of the semiconductor memory device shown in FIG.
도3을 참조하여 살펴보면, 퓨즈박스(26)를 관통하여 퓨즈(24',23')가 지나가고 있다.Referring to FIG. 3, the fuses 24 ′ and 23 ′ pass through the
전술한 바와 같이, 퓨즈로 비트라인 또는 워드라인으로 사용하던 것을 캐패시터의 전극막을 이용하여 형성하고 있다.As described above, one used as a bit line or a word line as a fuse is formed by using an electrode film of a capacitor.
캐패시터 전극막은 비트라인이나 워드라인보다 상대적으로 높은 곳에 형성이 되나, 반도체 메모리 장치가 고집적화 되면서 다수의 금속배선을 사용하게 되고, 그로 인해 캐패시터의 전극막위로 많은 층들이 형성이 된다.The capacitor electrode film is formed at a relatively higher position than the bit line or the word line, but as the semiconductor memory device is highly integrated, a plurality of metal wirings are used, and thus many layers are formed on the electrode film of the capacitor.
따라서 캐패시터의 전극막을 퓨즈로 사용하더라도, 퓨즈박스를 형성하기 위해서는 많은 층간절연막을 제거해내야 하는 어려움이 있다.Therefore, even when the electrode film of the capacitor is used as a fuse, it is difficult to remove many interlayer insulating films in order to form a fuse box.
퓨즈박스를 형성할 때에 퓨즈의 상단에 일정한 두께의 절연막을 남기는 것(도2의 X 참조)은 신뢰성있는 리페어 공정을 위해서 매우 중요하다. It is very important for a reliable repair process to leave an insulating film of constant thickness on the top of the fuse (see X in FIG. 2) when forming the fuse box.
그러나, 캐패시터의 전극막을 퓨즈로 사용하더라도, 퓨즈박스를 형성하기 위 해서는 선택적으로 제거해야 할 절연막의 두께가 너무 두꺼워서 일정한 두께의 절연막을 퓨즈의 상단에 남기는 것이 매우 어렵다.(도2의 Y 참조)However, even when the electrode film of the capacitor is used as a fuse, the thickness of the insulating film to be selectively removed to form a fuse box is so thick that it is very difficult to leave a certain thickness of insulating film on top of the fuse (see Fig. 2 Y).
이를 해결하기 위해, 캐패시터의 전극막보다는 높은 위치에 형성되는 금속배선을 퓨즈로 사용하기도 한다. 그러나, 금속배선은 통상적으로 부식이 잘되는 티타늄, 알루미늄등으로 형성되기 때문에, 퓨즈박스를 통해 침투한 수분으로 퓨즈부분이 부식이 되는 문제가 발생한다.To solve this problem, a metal wiring formed at a higher position than the electrode film of the capacitor is sometimes used as a fuse. However, since the metal wiring is generally formed of titanium, aluminum, etc., which are well corroded, a problem arises in that the fuse part is corroded by moisture penetrated through the fuse box.
퓨즈가 부식이 되면, 퓨즈와 연결된 금속배선까지 부식이 계속 진행되어 불량을 일으키킬 수 있어, 금속배선을 퓨즈로 이용하기에는 어려움이 있다.If the fuse is corroded, corrosion continues to the metal wiring connected to the fuse, which may cause a defect, so it is difficult to use the metal wiring as a fuse.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 금속배선을 퓨즈로 사용하더라도 부식을 방지할 수 있는 반도체 메모리 장치 및 그 제조방법을 제공함을 목적으로 한다.
The present invention has been proposed to solve the above problems, and an object of the present invention is to provide a semiconductor memory device and a method of manufacturing the same, which can prevent corrosion even when a metal wiring is used as a fuse.
본 발명은 기판 상부에 비트라인도전막으로 이루어진 완충막을 형성하는 단계, 상기 완충막 상부에 제1 층간절연막을 형성하는 단계, 상기 제1 층간절연막 상부에 퓨즈를 형성하는 단계, 상기 퓨즈 상부에 제2 층간절연막을 형성하는 단계, 상기 제2층간절연막을 관통하여 상기 퓨즈의 양 끝단에 접속되는 콘택플러그를 형성하는 단계, 상기 콘택플러그의 앞 영역에 상기 제2층간절연막, 퓨즈 및 제1층간절연막을 관통하여 상기 완충막에 접속되며 텅스텐 또는 구리로 이루어진 부식방지용 더미 콘택플러그를 각각 형성하는 단계, 상기 퓨즈의 상부에 상기 제2 층간절연막이 일정부분 남도록 상기 더미 콘택플러그 사이의 상기 제2 층간절연막을 선택적으로 식각하여 퓨즈박스를 형성하는 단계, 및 상기 더미 콘택플러그 상에 상기 더미 콘택플러그 보호를 위한 더미 금속배선 패턴을 형성하는 단계를 포함하는 반도체 메모리 장치 제조방법을 제공한다.The present invention provides a method of forming a buffer layer including a bit line conductive layer on an upper surface of a substrate, forming a first interlayer insulating layer on the buffer layer, forming a fuse on the first interlayer insulating layer, and forming a fuse on the fuse layer. Forming a second interlayer insulating film, forming a contact plug penetrating the second interlayer insulating film and connected to both ends of the fuse; and forming a second interlayer insulating film, a fuse, and a first interlayer insulating film in a front region of the contact plug. Forming a corrosion preventing dummy contact plug made of tungsten or copper, respectively, passing through the buffer layer, and the second interlayer insulating film between the dummy contact plugs so that a portion of the second interlayer insulating film remains on the fuse. Selectively etching to form a fuse box, and the dummy contact plug protection on the dummy contact plug. It provides a method for manufacturing a semiconductor memory device comprising forming a dummy metal wiring pattern for.
또한 본 발명은 기판, 상기 기판 상부에 형성되며 비트라인용 도전막으로 형성된 완충막, 상기 완충막 상부에 형성된 제1층간절연막, 상기 제1층간절연막 상에 형성된 퓨즈, 상기 퓨즈 상부에 형성된 제2층간절연막, 상기 제2층간절연막을 관통하여 상기 퓨즈 양단부에 각각 접속되어 금속배선과 상기 퓨즈를 연결하기 위한 콘택플러그, 리페어 공정시 블로잉될 퓨즈 박스 영역과 상기 콘택플러그 사이에서 각각 상기 제2층간절연막, 퓨즈 및 제1층간절연막을 관통하여 상기 완충막에 접속되며, 텅스텐 또는 구리로 형성된 부식방지용 더미 콘택플러그, 및 상기 더미 콘택플러그 상에 각각 구비되어 상기 더미 콘택플러그를 보호하는 더미 금속배선 패턴를 구비하는 반도체 메모리 장치를 제공한다.The present invention also provides a substrate, a buffer film formed over the substrate and formed as a conductive film for bit lines, a first interlayer insulating film formed on the buffer film, a fuse formed on the first interlayer insulating film, and a second formed on the fuse. A contact plug for connecting the fuse and the metal wiring to the both ends of the fuse through the interlayer insulating film and the second interlayer insulating film; and the second interlayer insulating film between the fuse box region to be blown during the repair process and the contact plug. And a dummy contact plug for preventing corrosion, which is connected to the buffer layer through the fuse and the first interlayer insulating film, and is formed of tungsten or copper, and a dummy metal wiring pattern provided on the dummy contact plug to protect the dummy contact plug. A semiconductor memory device is provided.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 단면도이다.4 is a cross-sectional view of a semiconductor memory device according to a preferred embodiment of the present invention.
도4를 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치 제조방법은 소자분리막(51)이 형성된 기판(50)에 게이트 패턴(54)를 형성한다.Referring to FIG. 4, in the method of manufacturing a semiconductor memory device according to the present embodiment, a
이어서 그상부에 층간절연막(52)를 형성하고 그 상부에 다시 층간절연막(57)을 형성한다.Subsequently, an
이어서 층간절연막(58)을 형성하고, 그 상부에 퓨즈(59)를 형성한다.Subsequently, an
층간절연막(52,57,58)은 USG(Undoped-Silicate Glass)막, PSG(Phospho-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, HDP(High density Plasma) 산화막, SOG(Spin On Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 열적 산화막(Thermal Oxide; 퍼니스에서 600~1,100℃사이의 고온으로 실리콘 기판을 산화시켜 형성하는 막)을 이용한다.The
퓨즈(59)는 알루미늄막, 티타늄낙, 또는 티타늄질화막등의 셀영역에서 금속배선으로 사용되는 도전막을 이용하여 형성한다. 또는 캐패시터의 상,하부전극막 또는 비트라인 또는 워드라인용 도전막을 이용하여 형성할 수 있다.The
퓨즈(59)는 하나의 막으로 퓨즈가 형성될 영역에 형성한 다음 부식방지용 콘택플러그(60)가 형성될 영역의 퓨즈(59)를 선택적으로 제거한다.The
이어서 층간절연막(61)을 형성하고, 콘택(62)이 형성될 영역의 층간절연막(61)과 더미 콘택플러그(60)가 형성될 영역의 층간절연막(61)을 선택적으로 제거한다.Next, the
이 때 더미 콘택플러그(60)이 형성될 영역에서는 퓨즈가 제거된 곳을 통해 층간절연막(58)도 선택적으로 제거가 되도록 한다.At this time, in the region where the
이어서 텅스텐 또는 구리를 이용하여 부식방지용 콘택플러그(60)와 콘택(62)를 형성한다. 따라서 퓨즈가 끊어진 부분은 부식방지용 콘택플러그(60)를 통해 전기적으로 연결이 되는 것이다.Subsequently, the corrosion preventing
이어서 퓨즈의 양측면과 연결된 콘택(62)과 각각 연결된 금속배선(63)을 형성한다.Subsequently,
이어서 층간절연막(64)을 형성하고, 그 상부에 페시베이션막(65)을 형성한다.Next, an
이어서 리페어 공정시 퓨즈가 조사될 퓨즈박스(66)를 형성하기 위해 더미 콘 택플러그(60) 사이의 있는 퓨즈 상단에 형성된 절연막을 선택적으로 제거한다.Subsequently, in order to form a
퓨즈박스(66)는 반도체 메모리 장치의 다른 부분보다 노출이 상대적으로 많이 되어 수분등의 이 물질이 침투하기 쉽다.The
이 때 퓨즈(66)를 금속배선등으로 형성하게 되면, 통상 부식이 잘되는데 퓨즈박스를 통해 침투된 수분으로 인해 퓨즈박스 하단의 퓨즈가 부식이 된 다음 퓨즈를 타고 부식이 진행되더라도, 본 실시예에 따른 반도체 메모리 장치는 퓨즈의 양 측면에 부식방지용 더미 콘택플러그(60)가 구비되어 있기 때문에 더이상 부식이 진행되지 않는다.In this case, when the
부식방지용 더미 콘택플러그(60)는 텅스텐이나 구리등 부식에 매우 강한 물질로 형성되어 있기 때문이다.This is because the corrosion preventing
도5는 도4에 도시된 반도체 메모리 장치의 평면도이다.FIG. 5 is a plan view of the semiconductor memory device shown in FIG. 4.
도5에서와 같이, 본 실시예에 따른 반도체 메모리 장치는 단면상으로 세개의 패턴으로 분리되어 있으며, 분리된 조각을 부식방지용 더미 콘택플러그(60)가 연결하고 있다.As shown in Fig. 5, the semiconductor memory device according to the present embodiment is divided into three patterns in cross-section, and the separated pieces are connected to the dummy contact plugs 60 for preventing corrosion.
도5에서 A는 분리된 것을 나타내며, B와 C는 콘택플러그가 형성된 것을 나타낸다.In FIG. 5, A indicates separation, and B and C indicate that a contact plug is formed.
도6은 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 단면도이다.6 is a cross-sectional view of a semiconductor memory device according to a second embodiment of the present invention.
도6을 참조하여 살펴보면, 제2 실시예에 따른 반도체 메모리 장치는 더미 콘택플러그(60)를 형성하기 전에 완충막을 그 하단에 형성하고, 더미 콘택플러그(60)는 완충막(56)에 접속되도록 형성하는 것이다. 이렇게 함으로서 더미 콘택플러그 (60)을 보다 안정적으로 형성시킬 수 있다.(D참조)Referring to FIG. 6, before the
완충막(56)은 퓨즈보다 하단에 형성되는 도전막을 이용하면 되는데, 본 실시예에서는 비트라인용 도전막을 이용하여 형성하였다.The buffer film 56 may be formed using a conductive film formed below the fuse. In the present embodiment, the buffer film 56 is formed using a bit line conductive film.
도7은 본 발명의 제3 실시예에 따른 반도체 메모리 장치의 단면도이다.7 is a cross-sectional view of a semiconductor memory device according to a third embodiment of the present invention.
도7을 참조하여 살펴보면, 제3 실시예에 따른 반도체 메모리 장치는 더미 콘택플러그(60) 상단에 더미 금속배선 패턴(67)을 더 형성하는 것이다.(E참조)Referring to FIG. 7, in the semiconductor memory device according to the third exemplary embodiment, a dummy
더미 콘택플러그(60)의 상단에 형성된 더미 금속배선 패턴(67)은 더미 콘택플러그(60)의 보호막 역할을 하여 후속공정(예를 들어 층간절연막(64)를 형성하기 전 금속배선(63)을 패터닝하는 공정등)에서 더미 콘택플러그의 상단이 데미지를 받는 것을 막아준다.The dummy
또한, 도시하지는 않았지만, 제2 실시예와 제3 실시예에 제시한 기술을 모두 적용할 수 있다. 즉, 완충막을 더미 콘택플러그의 하단에 형성하고, 그 상부에는 더미 금속배선 패턴을 형성할 수 있다.In addition, although not shown, all of the techniques presented in the second and third embodiments can be applied. That is, the buffer film may be formed on the lower end of the dummy contact plug, and the dummy metal wiring pattern may be formed on the upper part of the dummy contact plug.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명에 의한 반도체 메모리 장치는 금속배선등을 퓨즈로 사용하더라도 부 식으로 인한 불량을 방지할 수 있다. The semiconductor memory device according to the present invention can prevent defects due to corrosion even when metal wiring is used as a fuse.
따라서 상대적으로 높은 곳에 위치한 금속배선등을 퓨즈로 사용하게 되면, 퓨즈박스를 형성하기 위해 제거해야 할 절연막이 상대적으로 작아서 보다 안정적으로 퓨즈박스를 형성할 수 있고, 그로 인해 신뢰성있는 리페어 공정이 가능하다.Therefore, if a metal wiring lamp located at a relatively high position is used as a fuse, the insulation film to be removed to form a fuse box is relatively small, and thus a fuse box can be formed more stably, thereby enabling a reliable repair process. .
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040060473A KR100605608B1 (en) | 2004-07-30 | 2004-07-30 | Semiconductor memory device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040060473A KR100605608B1 (en) | 2004-07-30 | 2004-07-30 | Semiconductor memory device and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060011575A KR20060011575A (en) | 2006-02-03 |
KR100605608B1 true KR100605608B1 (en) | 2006-07-28 |
Family
ID=37121600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040060473A KR100605608B1 (en) | 2004-07-30 | 2004-07-30 | Semiconductor memory device and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100605608B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101087860B1 (en) | 2009-06-30 | 2011-11-30 | 주식회사 하이닉스반도체 | Fuse of semiconductor device |
US11257834B2 (en) * | 2020-01-15 | 2022-02-22 | Micron Technology, Inc. | Microelectronic devices including corrosion containment features, and related electronic systems and methods |
-
2004
- 2004-07-30 KR KR1020040060473A patent/KR100605608B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060011575A (en) | 2006-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100663364B1 (en) | Semiconductor device including fuse region having fuse isolation barrier and methods of fabricating the same | |
KR100605608B1 (en) | Semiconductor memory device and method for fabricating the same | |
KR100578224B1 (en) | Mtehod for fabricating semiconductor memory device | |
KR100853478B1 (en) | Semiconductor device and Method for fabricating the same | |
KR100853460B1 (en) | Method for fabricating Semiconductor device | |
KR20040059821A (en) | Method for fabricating semiconductor device | |
KR100570067B1 (en) | Semiconductor memory device and method for fabricating the same | |
KR100605599B1 (en) | Semiconductor device and Method for fabricating the same | |
KR100921829B1 (en) | Semiconductor device and method for fabricating the same | |
KR100583144B1 (en) | Method for fabricating semiconductor memory device | |
KR100904478B1 (en) | Semiconductor device and method for fabricating the same | |
KR100492905B1 (en) | semiconductor device and method for fabricating the same | |
KR20100074715A (en) | Melting fuse of semiconductor and method for forming the same | |
KR101073125B1 (en) | Semiconductor memory device and method for fabricating the same | |
KR100889336B1 (en) | Semiconductor device and method for fabricating the same | |
KR100570066B1 (en) | Semiconductor memory device for reducing area of fuse circuit and method for fabricating the same | |
KR100799130B1 (en) | Method for fabricating semiconductor device with double fuse layer | |
KR100495911B1 (en) | Semiconductor device using capacitor adhesion layer for anti-fuse | |
KR20060011475A (en) | Semiconductor memory device and method for fabricating the same | |
KR101087799B1 (en) | Fuse of semiconductor device and method thereof | |
KR20060075233A (en) | Semiconductor memory device and method for fabricating the same | |
KR100909755B1 (en) | Fuse of Semiconductor Device and Formation Method | |
KR20060075257A (en) | Semiconductor memory device method for fabricating the same | |
KR20070100496A (en) | Fuse in semiconductor device and forming using the same | |
KR20060011415A (en) | Mtehod for fabricating semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |