KR100852083B1 - 인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를수신하는 수신기 - Google Patents

인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를수신하는 수신기 Download PDF

Info

Publication number
KR100852083B1
KR100852083B1 KR1020027009949A KR20027009949A KR100852083B1 KR 100852083 B1 KR100852083 B1 KR 100852083B1 KR 1020027009949 A KR1020027009949 A KR 1020027009949A KR 20027009949 A KR20027009949 A KR 20027009949A KR 100852083 B1 KR100852083 B1 KR 100852083B1
Authority
KR
South Korea
Prior art keywords
scaling
word
scaling factor
demodulated output
deinterleaving
Prior art date
Application number
KR1020027009949A
Other languages
English (en)
Other versions
KR20020075905A (ko
Inventor
라젤찰레스
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20020075905A publication Critical patent/KR20020075905A/ko
Application granted granted Critical
Publication of KR100852083B1 publication Critical patent/KR100852083B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6325Error control coding in combination with demodulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658Scaling by multiplication or division

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

인코딩된 인터리빙 신호를 복조 및 디코딩하는 방법에 있어서, 수신된 인코딩된 인터리빙 신호는 복조되며, 이로써 소프트 판정 복조 출력 워드를 생성한다. 다음에, 소프트 판정 복조 출력 워드는 디인터리빙되고 스케일링되며, 이로써 디인터리빙되고 스케일링된 워드를 생성한다. 스케일링은 한 번에 다수의 연속적으로 복조된 출력 워드에 대해 수행되며, 이로써 인터리빙 프레임의 전체 길이에 걸쳐 실질적으로 일정한 스케일 계수를 사용하게 된다. 디인터리빙되고 스케일링된 워드는 워드 길이 감소된 워드이다. 마지막으로, 디인터리빙되고 스케일링된 워드는 디코딩된다.

Description

인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를 수신하는 수신기{SCALING OF DEMODULATED DATA IN AN INTERLEAVER MEMORY}
본 발명은 인코딩되고 인터리빙된 수신 신호(a received encoded interleaved signal)를 복조 및 디코딩하는 방법에 관한 것으로, 특히 소프트 판정 복조 출력 워드의 디인터리빙(de-interleaving) 및 스케일링(scaling)에 관한 것이다. 상기 방법은 강하게 페이딩하는 채널(a strongly fading channel)을 통해 상기 인코딩된 인터리빙 신호를 수신하는 수신기에서 특히 유용하다. 상기 채널은 통신 신호 또는 방송 신호를 운반하는 무선 채널(wireless channel)이 될 수 있지만, 또한 신호의 페이딩을 나타내는 비무선 채널(non-wireless channel)이 될 수 있다. 상기 방법은 모뎀, 셀 폰 시스템, 디지털 오디오 방송 시스템, 디지털 텔레비젼 시스템 또는 채널 결함을 극복하기 위해 소스 코드 비트의 인터리빙이 수행되는 다른 임의의 시스템에서 사용될 수 있다.
미국 특허 번호 5,241,563에서, 컨볼루션(convolutional) 인코딩된 인터리빙 수신 신호의 복조, 디인터리빙 및 디코딩이 개시된다. 송신 전에 디지털 데이터를 인터리빙하고 수신 후에 그 데이터를 디인터리빙하는 것은 채널 에러의 발생을 시간적으로 확산시키며 개시된 바처럼 강하게 페이딩하는 채널에 대해, 또는 신호가 상이한 길이를 갖는 둘 이상의 경로에 대해 다중경로 신호로서 도착할 때 유용하다. 상기 수신 신호를 디코딩하는 경우, 컨볼루션 코드의 트렐리스 구조(trellis structure)를 사용하는 잘 알려진 비터비 알고리즘과 같은 다양한 기술이 알려져 있다. 임의의 컨볼루션 코드에 대한, 비터비 디코더의 출력은 수신된 시퀀스에 대해 최대 근사 조절된(maximum likelihood conditioned) 정보 디지트들의 시퀀스이다.
미국 특허 번호 6,125,136에 개시된 바처럼, 컨볼루션 코드는 메모리를 수반하며, 컨볼루션 인코더의 출력 코드는 K 소스 디지트의 매 입력에 대해 생성되는 N 비트의 시퀀스이며, 여기서 비율 K/N은 코드 레이트이다. 컨볼루션 코드에 대해, 최적 디코딩 프로세스는 복조된 비트 시퀀스를 가장 근접하게 나타내는 코드 트렐리스를 통한 단일 경로를 찾는 것이다. 전송된 코드 디지트는 트렐리스를 통한 특정 경로에 대응한다. 미국 특허 번호 6,125,136에 개시된 바처럼, 상기 트렐리스 코딩된 신호를 사용하는 시스템은 가령, 북미에서 표준형으로 채용되고 있는 CDMA 시스템과 같은, 다이렉트 시퀀스 스프레드 스펙트럼 통신 시스템(a direct sequence spread spectrum communication system)이다. 상기 CDMA 시스템에서, 강하게 페이딩하는 채널 상으로 전송되는 신호는 통상적으로 다중 경로 수신된 신호로서 수신된다.
그러한 CDMA 시스템에서, 사용된 수신기중 한 유형은 다중 경로 수신 신호의 레이들(rays)을 비율 결합하는(ratio combine) 잘 알려진 이른바 레이크 수신기(rake receiver)이다. 레이크 수신기, 또는 임의의 다른 유형의 적합한 수신기는, 디인터리빙 이후에 디코딩된 데이터를 얻기 위해 비터비 디코더에 제공되는 소프트-판정 복조 출력 워드(soft-decision demodulated output words)를 생성한다.
또한, 디지털 수신기에서의 소프트-판정 스케일링 및 양자화는 산술의 복잡성과 메모리의 양을 줄이며, 비터비 포워드 오차 보정 알고리즘(Viterbi forward error correction algorithm)의 일부로서 알려져 있다. 이를 행하기 위해, 적당한 스케일링을 적용하는데 신호 전력의 추정이 사용되며 비트는 과잉 오버플로우(클립핑(clipping)) 또는 언더플로우(소거의 우발적 삽입) 없이 버려질 수 있다. 알려진 스케일링 방법은 고정된 스케일링 계수의 적용, 데이터의 전체 프레임의 버퍼링, 워드 크기 또는 소프트 판정 복조 출력 워드의 길이의 동적 범위 내에서 선택된 지점으로 평균(mean)을 맵핑하는 것을 포함한다. 고정된 스케일링 계수의 적용은 언더플로우 및 오버플로우로 인해 정보를 손실할 가능성이 있다. 선택된 지점으로 평균을 맵핑하는 것은 극히 메모리 집약적이다.
R .Steele에 의한, 1994 년에 재판된 Pentech Press Limited, London, 1992 년의 핸드북 "Mobile Radio Communications" 의 4 장 페이지 347-398은 채널 디코딩, 인터리빙 기술, 컨볼루션 코드 및 비터비 알고리즘을 개시한다. 특히, 페이지 350-353에는, 디인터리빙 메모리를 사용하는 블록 디인터리빙이 개시된다. 수신기에 있는 한 블록 디인터리버에 있어서, 그 디인터리버는 디인터리빙 메모리가 충진될 때까지 한 번에 한 행에 디인터리빙 메모리를 공급하며 한 번에 한 열씩 심볼을 제거하여 전송기의 측면에서 인터리빙 메모리의 역 순열(inverse permutation)이 된다. 다른 블록 디인터리버에서는, 심볼이 한 번에 한 열씩 기록된다. 한 블록 인터리버/디인터리버에서는, 인터리빙이 상당한 지연을 추가한다. 다른 블록 인터리버/디인터리버에서는, 인터리버 지연이 무시할 만하며, 종단간 지연(end-to end delay)은 주로 디인터리버로 인한 것이다.
발명의 개요
본 발명의 목적은 디코딩에서 복조까지의 최적 적응을 달성하는, 인코딩된 인터리빙 신호를 복조 및 디코딩하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 소프트 판정 복조 출력 워드의 스케일링 및 디인터리빙이 감소된 메모리 사용량으로 수행되는 상기 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 스케일링이 디코더의 입력 워드 및 프로세싱 필요성을 고려하여 수행되는 상기 방법을 제공하는 것이다.
본 발명에 따라, 인코딩된 인터리빙 신호를 복조 및 디코딩하는 방법이 제공되는데, 상기 방법은 인코딩된 인터리빙 수신 신호를 복조하여 소프트 판정 복조된 출력 워드를 생성하는 단계와, 상기 소프트 판정 복조된 출력 워드를 디인터리빙 및 스케일링하여 디인터리빙되고 스케일링된 워드를 생성하는 단계━상기 스케일링은 한 번에 다수의 연속적으로 복조된 출력 워드에 대해 수행되고, 이로써 상기 다수의 연속적으로 복조된 출력 워드들 중 인접하는 복조된 출력 워드들에 대해 실질적으로 동일한 값을 갖는 스케일링 계수를 적용하며, 상기 디인터리빙되고 스케일링된 워드는 워드 길이가 감소된 워드임━와, 상기 디인터리빙되고 스케일링된 워드를 디코딩하는 단계를 포함한다.
유리한 실시예에서, 디인터리빙 메모리는 워드 길이가 감소되고 소프트 판정 복조된 출력 워드로 충진된다. 디인터리빙 메모리가 충진되는 동안, 워드 길이가 감소된 워드의 오버플로우 또는 언더플로우가 체크되며 스케일링 계수는 이에 따라 조절된다. 언더플로우의 경우, 스케일링 계수는 증가된다. 오버플로우의 경우, 스케일링 계수는 감소된다.
유리하게는, 인터리빙 메모리의 충진 동안 스케일 계수가 변경되었던 메모리 로케이션은 수정된 스케일링 계수와 함께 기록되며, 인터리빙 메모리의 충진 후에, 전체 인터리빙 메모리의 적절한 정규화(in-place normalization)를 통해 균일한 스케일링이 결정된다. 추가적인 메모리의 사용을 방지하는 상기 적절한 정규화는 특히 디코딩이 비터비 알고리즘을 통해 행해질 때 유리하다. 우연한 소거 또는 오버플로우 상태로 이끌수 있는 현 프레임의 스케일 계수를 조절하기 위해 이전 프레임으로부터의 정보를 사용하는 것을 피한다. 스케일링된 연속적인 입력 워드를 적절하게 수신할 때, 비터비 알고리즘이 보다 양호하게 실행되기 때문에, 즉, 소프트 판정의 스케일링이 사용된 트레이스백 메모리의 길이에 걸쳐 적어도 균일한 경우, 균일한 스케일 계수의 사용이 중요하다. 디인터리버에서의 비트의 재순서화(reordering)는, 안전책이 스케일 계수를 전체 인터리빙 프레임에 걸쳐 균일하게 유지할 수 있도록, 상기 제약의 범위를 넓힌다.
일단 디인터리버 메모리가 충진되고 균일한 스케일링이 사용되면, 디인터리빙 동작이 수행된다. 이러한 디인터리빙 동작은 그 자체로 알려져 있다.
다른 실시예에서, 다수의 연속적으로 복조되고 워드 길이가 감소된 출력 워드를 디인터리빙 메모리내에 기록하는 동안, 스케일링은 디인터리빙 메모리에서 수행되며 스케일링 계수의 결정은 디지털 저역 통과 필터링에 의해 행해진다. 이러한 스킴에서, 저역 통과 필터의 출력은, 스케일 계수가 오직 인터리버 프레임의 경계에서만 변경될 수 있도록, 샘플 앤드 홀드 블록(sample and hold block)으로 제공된다.
수신기가 무선 통신 시스템에서 사용되는 스프레드 스펙트럼 CDMA인 경우, 바람직하게는 수신기는 최대 비율 조합(Maximum Ratio Combining)을 사용하여 다중 경로 수신된 신호들의 레이를 결합하는 유형의 복조기를 갖는다. 상기 복조기는 레이크 수신기이거나, 임의의 다른 적합한 비율 결합 복조기(ratio combining demodulator)가 될 수 있다.
비터비 디코딩과 같은 최대 우도 디코딩의 경우, 복조기는 바람직하게는 로그 우도 비율(log-likelihood ratios)인 소프트 판정 복조 출력 워드를 제공해야 한다. 로그 우도 비율 입력의 경우, 비터비 알고리즘은 트렐리스 내의 경로 메트릭의 합산과 같은 합산 동작만을 수행할 필요가 있다. 이로써, 비터비 알고리즘은 승산 동작을 수행할 필요가 없어진다. 상기 승산 동작은 상기 합산 동작보다 많은 프로세싱 용량을 필요로 하며 보다 메모리 집약적이다. 비터비 디코더는 컨볼루션 인코딩 입력 워드를 요구한다.
도 1은 전송기, 채널, 수신기를 구비한 시스템의 도면,
도 2는 전송기의 블록도,
도 3은 본 발명에 따른 수신기,
도 4는 본 발명에 따른 스케일 계수를 결정하는 제 1 실시예의 흐름도,
도 5는 본 발명에 따른 스케일 계수를 결정하는 제 2 실시예의 도면.
도면 전체에 걸쳐 동일 참조 부호는 동일 특징부를 지칭한다.
도 1은 전송기(2), 채널(3), 수신기(4)를 갖는 시스템을 개략적으로 나타낸다. 채널은 버스트 에러 채널(bursty error channel)이다. 전송기(2)에서, 인코딩 및 인터리빙이 적용된다. 수신기(4)에서, 디인터리빙 및 디코딩이 적용된다. 인터리빙은 이진 또는 비이진(non-binary) 심볼의 시퀀스의 순서를 어느 정도 고유한 일대일 결정 방식으로(in some unique one-to-one deterministic manner) 재배열하는 프로세스이다. 이 프로세스의 역 프로세스는 그의 원래 순서의 시퀀스로 디인터리빙하는 것이다. 일례를 들자면, 시스템은 North American CDMA 시스템과 같은 셀룰러 무선 시스템이다. 이 시스템은 채널의 버스트 에러 특성을 극복하기 위해 인터리빙이 사용되는 임의의 무선 또는 유선 시스템이 될 수 있다.
도 2는 송신기(2)의 블록도이다. 송신기(2)에서, 데이터 소스(20)는 데이터를 인코더(21)에 제공한다. 인터리버(22)에서 인코딩된 데이터의 인터리빙 후에, 변조기(23)가 변조된 인코딩된 인터리빙 신호를 채널(3)을 통해 수신기(4)에 전송한다. 인코더(21)는 컨볼루션 코드를 제공할 수 있다. 수신기(4)는 가령 비터비 알고리즘을 통해 컨볼루션 디코딩을 사용할 수 있다.
도 3은 본 발명에 따른 수신기(4)의 혼합된 하드웨어/소프트웨어 블록도이다. 소프트웨어 기능을 수행하기 위해, 상기 수신기는, 본 기술 분야에서 널리 알려진 바와 같이, ROM 및 RAM를 구비한 프로세서(본 명세서에서는 상세하게 도시되지 않음)를 갖는다. 수신기(4)는 N(정수) 비트의 소프트 판정 복조 출력 워드를 생성하는 복조기(30)를 갖는다. 수신기(4)는 충진될 때까지 다수의 연속적으로 복조된 출력 워드들로 한 번에 채워지는 디인터리빙 메모리(31)를 갖는다. 복조된 출력 워드는 디인터리빙 메모리(31)의 연속적인 행 내에 기록된다. 기록 및 스케일링이 완료되면, 본 실시예에서는 디인터리빙 동작이 수행되며 디인터리빙되고 스케일링된 입력 워드가 한 번에 한 열씩 본 실시예에서는 비터비 디코더인 디코더(32)에 제공된다. 복조기(30)는 최대 우도 비율을 제공하는 레이크 수신기를 포함할 수 있다. 디인터리빙 메모리(31) 및 프로세서로 형성된 디인터리버는 임의의 다른 적절한 하드웨어 및/또는 소프트웨어 구조를 가질 수 있다. 소프트 판정 복조 출력 워드를 디인터리빙 메모리(31)에 기록하면, 워드의 워드 길이는, 최상위 비트가 N 비트 워드로부터 획득되는 동작(35)에서, N에서 M 비트로 감소된다. 이는 비터비 알고리즘이 N 비트 정확성을 필요로 하지 않기 때문이며 이로써 메모리를 절감한다. 블록(33)에서, M 비트 감소된 워드로부터, 디인터리빙 메모리(31) 내에 기록된 소프트 판정 복조 출력 워드 각각에 대한 새로운 스케일 계수가 결정되며, 새로운 스케일 계수는 블록(34) 내에 저장된다.
도 4는 본 발명에 따른 스케일 계수를 결정하는 제 1 실시예의 흐름도이다. 먼저, 디인터리빙 메모리(31) 내에 기록된 각 감소된 워드에 대한 스케일 계수가 결정된다. i 번째 소프트 판정에 대한 새로운 스케일 계수의 결정이 도시되는데, 여기서 i는 전체 디인터리빙 메모리(31)에 걸쳐있는 유동 변수이다. 초기 스케일 계수 SF는 이전 프레임으로부터 결정되거나 초기 추정값등일 수 있다. 프로세스는 블록(40)에서 시작한다. 블록(41)에서, 오버플로우 상황의 존재 여부가 체크되며, 이 오버플로우는 오버플로우 카운터 Ov에 의해 모니터링된다. 오버플로우의 경우, 오버플로우 카운터 Ov가 블록(42)에서 Ov++ 로 표시된 바와 같이 증분된다. 블록(43)에서, 언더플로우 상황의 존재 여부가 체크되며, 상기 언더플로우는 언더플로우 카운터 Uf에 의해 모니터링된다. 언더플로우의 경우, 언더플로우 카운터 Uf가 블록(44)에서 Uf++로 표시된 바처럼 증분된다. 오버플로우 및 언더플로우 상황중 어떤 것도 존재하지 않는다면, 스케일 계수 SF를 조정할 필요가 없다. 블록(45)에서, 오버플로우 카운터 Ov가 소정 임계치 max_ Ov를 초과하는지의 여부가 체크된다. 그러하다면, 블록(46)에서는, 새로운 스케일 계수가 SF=SF*0.7로 결정되며, 오버플로우 카운터 Ov는 리세트되며, 즉 Ov=0 이 되며, 오버플로우가 발생했던 인덱스 i는 어레이 SF_ 인덱스 [j] 내에(여기서 j는 어레이 인덱스임) SF_ 인덱스 [j]= i로서 기록되며, 대응하는 새롭게 결정된 스케일링 계수 SF는 어레이 SF_ 값[j++] 내에(여기서 j++는 어레이 인덱스임) SF_ 값[j++]=SF로서 기록된다. 승산 계수 0.7 는 3dB 감소에 해당된다. 다른 감소 계수가 사용될 수 있다. 마찬가지로, 블록(47)에서는, 언더플로우 카운터 Uf가 소정 임계치 max_ Uf를 초과하는지의 여부가 체크되고, 만일 그러하다면, 새로운 스케일 계수는 SF=SF*1.4로 증가되며, Uf=0 이 되며, SF_ 인덱스 [j]= i 가 되며, SF_ 값[j++]=SF 가 된다. 이후에, 블록(49)에서는, 새로운 스케일 계수(SF)가 인덱스 i에 대해 사용된다. 지속되는 오버플로우 상황에서, 클립핑 효과를 갖는 매우 높은 레벨 신호를 수신하는 경우, 연속하는 워드에 대한 스케일 계수는 감소될 것이다. 가령, 10 개의 연속하는 오버플로우의 경우, 스케일 계수가 이전의 보다 높은 값으로 돌아가기 위해서는 20 개의 워드를 필요로 한다. 이와 마찬가지가 지속되는 언더플로우 상황에 대해서도 적용된다. 균일한 스케일링 계수가 전체 디인터리빙 메모리(31)에 대해 결정되는 실시예에서, 전체 디인터리빙 메모리(31)의 충진 및 초기 스케일링 후에, 어레이 SF_ 인덱스[j], 즉 조정된 스케일 계수의 로케이션 및 SF_ 값[j++], 즉, 대응적으로 조정된 스케일 계수의 로케이션에 기록된 정보가 사용된다. 특히, 비터비 디코더를 적용할 경우, 그러한 클린 업(clean-up)이 많이 요망된다. 이로써, 기록된 정보로부터, 양호한 총 스케일링 계수가 총 디인터리빙 메모리(31)에 대해 결정된다. 어레이로부터, 어디에서, 즉 어떤 인덱스 i에서 스케일 계수 SF가 조정되는지를 알 수 있으며, 또한 상기 인덱스 i로부터, 조정된 스케일 계수가 다시 조정되기 전에 몇 번이나 적용되었는지를 알 수 있다. 그래서, 총 스케일 계수는, 소정 스케일 계수 및 이에 대응하여 기록된 스케일링 계수의 발생수를 승산(products)하고, 그 승산값들을 합산한 후 이를 디인터리빙 메모리(31)의 길이로 나누어 계산될 수 있다. 총 스케일링 계수의 결정 후에, 디인터리빙 메모리(31)가 조정된 스케일링 계수가 적용되었던 각 위치마다 재기록되며, 이로써 저장된 감소된 워드를, 이전에 적용된 스케일링 계수에 의해 나누어진 결정된 전체 스케일링 계수인, 정규화된 스케일링 계수로 재스케일링한다.
도 5는 본 발명에 따른 스케일 계수를 결정하는 제 2 실시예의 도면이다. 새로운 스케일링 계수를 결정하기 위해, 길이 N의 전체 길이 워드들은 절대값(60)(
Figure 112006089016846-pct00001
)으로 되며, 디지털 저역 통과 필터(61)에 적용된다. 블록(62)에서, 디지털 저역 통과 필터(61)의 출력 워드는 절대값의 역수가 된다. 디지털 저역 통과 필터(61)는 제 1 차 IIR-필터(Infinite Impluse Response)일 수 있으며, 이 필터는 실질적으로 소프트 비트의 전체 인터리빙 프레임에 대해 동작한다. 이 경우에, 샘플 앤드 홀드 블록(63)은 적용된 스케일 계수가 인터리빙 프레임 동안 변경되는 것을 방지하기 위해 사용되어야 한다. 대안적으로, 그것은 인터리빙 프레임의 전체 길이에 걸쳐 동작하는 섬 앤드 덤프 동작(sum and dump operation)일 수 있다. 어느 경우든, 이는 한 프레임으로부터의 진폭 데이터가 다음 프레임에 대한 스케일링 계수를 유도하는데 사용되게 한다.
전술한 바에 따라, 첨부된 청구 범위에 의해 규정되는 본 발명의 범위 및 정신 내에서 다양한 수정이 가능하며 본 발명은 제안된 실시예로만 한정되는 것이 아님을 본 기술의 당업자는 잘 알 것이다. "포함한다"라는 단어는 청구항에서 목록된 요소나 단계들 이외의 다른 요소나 단계들의 존재를 배제하지 않는다.

Claims (14)

  1. 인코딩된 인터리빙 신호를 복조 및 디코딩하는 방법에 있어서,
    인코딩된 인터리빙 수신 신호를 복조(30)하여 소프트 판정 복조된 출력 워드(N)를 생성하는 단계와,
    상기 소프트 판정 복조된 출력 워드(N)를 디인터리빙 및 스케일링(31)하여 디인터리빙되고 스케일링된 워드를 생성하는 단계━상기 스케일링은 스케일링 계수(SF)를 적용함으로써 한 번에 다수의 연속적으로 복조된 출력 워드에 대해 수행되고, 상기 디인터리빙되고 스케일링된 워드는 워드 길이가 감소된 워드(M)임━와,
    상기 디인터리빙되고 스케일링된 워드를 디코딩(32)하는 단계를 포함하되,
    먼저 각각이 동일한 값을 갖는 중간 스케일링 계수들을 다수의 인접하는 복조된 출력 워드에 적용하고, 그런 다음에 상기 중간 스케일링 계수로부터 상기 스케일링 계수를 결정하여, 상기 다수의 연속적으로 복조된 출력 워드(N)에 동일한 스케일 계수가 적용되도록 하는 것을 특징으로 하는
    복조 및 디코딩 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 중간 스케일링 계수로부터의 상기 스케일링 계수를 결정하는 상기 단계는 상기 다수의 연속적으로 복조된 출력 워드(N)에 대해 균일한 스케일링 계수를 성취하는
    복조 및 디코딩 방법.
  4. 제 1 항에 있어서,
    상기 스케일링을 디인터리빙 메모리(31)에서 수행하는 단계를 포함하며,
    상기 중간 스케일링 계수를 적용하는 단계는 상기 다수의 연속적으로 복조된 출력 워드를 상기 디인터리빙 메모리 내부에 기록하는 동안 수행되며,
    상기 중간 스케일링 계수로부터 상기 스케일링 계수를 결정하는 단계는 상기 디인터리빙 메모리에서 수행되는
    복조 및 디코딩 방법.
  5. 제 1 항에 있어서,
    상기 다수의 연속적으로 복조된 출력 워드를 상기 디인터리빙 메모리(31) 내부로 기록하는 동안 디지털 저역 통과 필터링(61)을 통해 상기 스케일링을 디인터리빙 메모리(31)에서 수행하고, 상기 스케일링 계수(SF)를 결정하는
    복조 및 디코딩 방법.
  6. 인코딩된 인터리빙 신호를 수신하는 수신기(4)에 있어서,
    상기 인코딩된 인터리빙 수신 신호를 복조하는 복조기(30)━상기 복조기는 소프트 판정 복조 출력 워드(N)를 생성함━와,
    상기 소프트 판정 복조 출력 워드의 디인터리빙 및 스케일링을 위한 디인터리빙 및 스케일링 메모리(31)━상기 수신기(4)는 스케일링 계수(SF)를 적용함으로써 한 번에 다수의 연속적으로 복조된 출력 워드에 대해 상기 디인터리빙 및 스케일링 메모리(31) 내의 디인터리빙되고 스케일링된 워드를 생성하도록 구성되며, 상기 디인터리빙되고 스케일링된 워드는 워드 길이가 감소된 워드(M)임━와,
    상기 디인터리빙되고 스케일링된 워드를 디코딩하는 디코더(32)를 포함하되,
    상기 수신기(4)는,
    먼저 각각이 동일한 값을 갖는 중간 스케일링 계수들을 다수의 인접하는 복조된 출력 워드에 적용하고, 그런 다음에 상기 중간 스케일링 계수로부터 상기 스케일링 계수를 결정하여, 상기 다수의 연속적으로 복조된 출력 워드(N)에 동일한 스케일 계수가 적용되도록 구성되는
    수신기.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 수신기(4)는, 상기 다수의 연속적으로 복조된 출력 워드를 상기 디인터리빙 및 스케일링 메모리(31) 내부에 기록하는 동안 상기 중간 스케일링 계수를 적용하며, 상기 디인터리빙 및 스케일링 메모리(31)에서 상기 중간 스케일링 계수로부터 상기 스케일링 계수를 결정하도록 구성되는
    수신기.
  9. 제 6 항에 있어서,
    상기 수신기(4)는, 현 복조된 출력 워드가 사전결정된 수의 언더플로우를 나타내면, 상기 현 복조된 출력 워드에 대해 이전에 결정된 중간 스케일링 계수를 증가시키도록 구성되는
    수신기.
  10. 제 6 항에 있어서,
    상기 수신기(4)는, 현 복조된 출력 워드가 사전결정된 수의 오버플로우를 나타내면, 상기 현 복조된 출력 워드에 대해 이전에 결정된 중간 스케일링 계수를 감소시키도록 구성되는
    수신기.
  11. 제 6 항에 있어서,
    상기 수신기(4)는 상기 중간 스케일링 계수로부터 상기 스케일링 계수를 결정할 때 상기 다수의 연속적으로 복조된 출력 워드에 대해 균일한 스케일링 계수를 성취하도록 구성되는
    수신기.
  12. 제 6 항에 있어서,
    상기 수신기(4)는
    디지털 저역 통과 필터(61)를 더 포함하며,
    상기 다수의 연속적으로 복조된 출력 워드를 상기 디인터리빙 및 스케일링 메모리(31) 내부로 기록할 때 상기 디지털 저역 통과 필터(61)로 상기 소프트 판정 복조 출력 워드(N)를 디지털 저역 통과 필터링함으로써 상기 스케일링 계수(SF)를 결정하도록 구성되는
    수신기.
  13. 제 6 항에 있어서,
    상기 복조기(30)는 레이크 수신기인
    수신기.
  14. 제 6 항에 있어서,
    상기 디코더는 비터비 디코더(32)인
    수신기.
KR1020027009949A 2000-12-04 2001-11-30 인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를수신하는 수신기 KR100852083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/729,748 US6975692B2 (en) 2000-12-04 2000-12-04 Scaling of demodulated data in an interleaver memory
US09/729,748 2000-12-04

Publications (2)

Publication Number Publication Date
KR20020075905A KR20020075905A (ko) 2002-10-07
KR100852083B1 true KR100852083B1 (ko) 2008-08-13

Family

ID=24932443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009949A KR100852083B1 (ko) 2000-12-04 2001-11-30 인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를수신하는 수신기

Country Status (8)

Country Link
US (1) US6975692B2 (ko)
EP (1) EP1356597B1 (ko)
JP (1) JP4101653B2 (ko)
KR (1) KR100852083B1 (ko)
CN (1) CN1264281C (ko)
AT (1) ATE325470T1 (ko)
DE (1) DE60119387T2 (ko)
WO (1) WO2002047276A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289567B2 (en) * 2001-04-30 2007-10-30 Motorola, Inc. Apparatus and method for transmitting and receiving data using partial chase combining
US7809053B2 (en) * 2002-04-04 2010-10-05 Infineon Technologies Ag Device and method for control scaling and quantization of soft output values from an equalizer
KR100630143B1 (ko) * 2002-09-30 2006-09-29 삼성전자주식회사 통신 시스템에서 셔플링 데이터의 수신 방법 및 장치
US7260139B2 (en) * 2002-10-22 2007-08-21 Intel Corporation Method to reduce the number of bits per soft bit
GB2395399A (en) 2002-11-07 2004-05-19 Ttpcomm Ltd Preparation of signals for decoding
US20070234178A1 (en) * 2003-02-26 2007-10-04 Qualcomm Incorporated Soft information scaling for interactive decoding
WO2004079563A1 (en) * 2003-02-26 2004-09-16 Flarion Technologies, Inc. Soft information scaling for iterative decoding
US6986096B2 (en) * 2003-07-29 2006-01-10 Qualcomm, Incorporated Scaling and quantizing soft-decision metrics for decoding
KR101050615B1 (ko) * 2004-01-05 2011-07-19 삼성전자주식회사 연판정 복호기를 위한 입력범위 조절 장치 및 방법
US7515658B2 (en) 2004-06-29 2009-04-07 Stmicroelectronics Asia Pacific Pte. Ltd. Method to adaptively scale the input to a channel decoder
KR20070079448A (ko) * 2006-02-02 2007-08-07 삼성전자주식회사 다중 안테나 시스템에서 반복 검출 및 복호 수신 장치 및방법
US8358987B2 (en) * 2006-09-28 2013-01-22 Mediatek Inc. Re-quantization in downlink receiver bit rate processor
US9060094B2 (en) * 2007-09-30 2015-06-16 Optical Fusion, Inc. Individual adjustment of audio and video properties in network conferencing
US8401105B2 (en) 2010-06-10 2013-03-19 Intel Mobile Communications GmbH Method for transmitting a data signal in a MIMO system
US8749907B2 (en) * 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
TWI555361B (zh) * 2015-01-09 2016-10-21 晨星半導體股份有限公司 可適應性調整軟資訊之訊號接收端及其訊號處理方法
CN105871396B (zh) * 2015-01-22 2018-05-15 晨星半导体股份有限公司 可适应性调整软信息的信号接收端及其信号处理方法
GB201800476D0 (en) * 2018-01-11 2018-02-28 Nordic Semiconductor Asa Radio receiver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774694A (ja) * 1993-09-03 1995-03-17 Sony Corp 復調装置
EP0909038A2 (en) * 1997-10-01 1999-04-14 Matsushita Electric Industrial Co., Ltd. Decoding of convolutional code with floating point ACS processing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243627A (en) 1991-08-22 1993-09-07 At&T Bell Laboratories Signal point interleaving technique
US5241563A (en) 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data
JPH06216882A (ja) 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
US5619514A (en) 1994-12-29 1997-04-08 Lucent Technologies Inc. In-place present state/next state registers
US5930230A (en) * 1996-05-28 1999-07-27 Qualcomm Incorporated High data rate CDMA wireless communication system
US5943371A (en) 1997-03-24 1999-08-24 Delco Electronics Corporation Memory efficient time de-interleave, de-puncture and viterbi decoder circuitry
US6125136A (en) 1997-12-31 2000-09-26 Sony Corporation Method and apparatus for demodulating trellis coded direct sequence spread spectrum communication signals
US6347124B1 (en) * 1998-10-29 2002-02-12 Hughes Electronics Corporation System and method of soft decision decoding
US6621850B1 (en) * 1998-12-21 2003-09-16 Nortel Networks Limited Block detection receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774694A (ja) * 1993-09-03 1995-03-17 Sony Corp 復調装置
EP0909038A2 (en) * 1997-10-01 1999-04-14 Matsushita Electric Industrial Co., Ltd. Decoding of convolutional code with floating point ACS processing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Lee, et al, Normalization, windowing and quantization of soft-decision Viterbi decoder inputs in CDMA systems, Vehicular Technology Conference, 1999 IEEE 49th Vol. 1, 16-20 May 1999, Pages 221 - 225*

Also Published As

Publication number Publication date
DE60119387D1 (de) 2006-06-08
WO2002047276A3 (en) 2002-09-06
US6975692B2 (en) 2005-12-13
JP2004515960A (ja) 2004-05-27
JP4101653B2 (ja) 2008-06-18
CN1404656A (zh) 2003-03-19
EP1356597B1 (en) 2006-05-03
CN1264281C (zh) 2006-07-12
KR20020075905A (ko) 2002-10-07
EP1356597A2 (en) 2003-10-29
ATE325470T1 (de) 2006-06-15
WO2002047276A2 (en) 2002-06-13
DE60119387T2 (de) 2007-06-14
US20020067780A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
KR100852083B1 (ko) 인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를수신하는 수신기
JP4298170B2 (ja) マップデコーダ用の区分されたデインターリーバメモリ
KR100860245B1 (ko) 코드 분할 다중 접속 시스템에서 역 레이트 매칭을수행하는 방법 및 장치
KR100625477B1 (ko) 연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치
KR100333425B1 (ko) 씨알씨검사비트를이용하는코딩및디코딩시스템
JP4191598B2 (ja) 多数のスケール選択を備えたターボデコーダ
US7088764B2 (en) Method for determining signal quality of simultaneously received multiple channels of data
KR100491910B1 (ko) 비동일 에러 보호를 갖는 통신 신호를 검출하는 방법 및 장치
WO2005013543A1 (en) Scaling and quantizing soft-decision metrics for decoding
JP5129216B2 (ja) マップ・デコーダのためのメモリ・アーキテクチャ
US6434203B1 (en) Memory architecture for map decoder
EP0981219B1 (en) Encoding apparatus and method
CA2354463C (en) Quantization method for iterative decoder in communication system
US20060262832A1 (en) Convolutionally encoding and decoding multiple data streams
US7634703B2 (en) Linear approximation of the max* operation for log-map decoding
US7734983B2 (en) Input control device and input control method
JP4652632B2 (ja) 軟判定処理ビット数削減装置、受信機および軟判定処理ビット数削減方法
WO2004019498A1 (en) Convolutional decoder and method for decoding demodulated values
JP3514213B2 (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170726

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180727

Year of fee payment: 11