KR100850111B1

KR100850111B1 - 키폰 시스템의 브이오아이피 처리장치

Info

Publication number: KR100850111B1
Application number: KR1020010065169A
Authority: KR
Inventors: 이갑영
Original assignee: 엘지노텔 주식회사
Priority date: 2001-10-22
Filing date: 2001-10-22
Publication date: 2008-08-04
Also published as: KR20030033409A

Abstract

본 발명은 키폰 시스템의 VOIP 처리장치를 제공하기 위한 것으로, LAN 망을 통해 음성신호와 데이터를 수신하고, 상기 음성신호를 처리하는 VOIP 처리부와; 상기 VOIP 처리부와 연결되어 상기 VOIP 처리부로부터 상기 데이터를 수신하여 출력하는 메인보드와; 상기 메인보드와 연결되어 B채널을 통해 수신된 상기 데이터를 처리하며 상기 키폰 시스템을 제어하거나 상태를 감시하도록 하는 메인프로세서부를 포함하여 구성함으로써, 메인프로세서 보드와 VOIP 처리 보드를 제공하여 LAN 망을 이용해 데이터를 처리하고 음성신호는 VOIP 기능으로 처리하며, 시스템의 TDM 상의 B 채널을 통해 메인프로세서 보드와 데이터를 주고받아 외부에서 시스템을 제어하거나 상태를 감시할 수 있게 되는 것이다.

Description

키폰 시스템의 브이오아이피 처리장치{Apparatus for VOIP in keyphone system}

도 1은 종래 키폰 시스템의 블록구성도이다.

도 2는 본 발명에 의한 키폰 시스템의 VOIP 처리장치의 블록구성도이다.

도 3은 도 2에서 메인보드의 상세구성도이다.

도 4는 도 2에서 메인프로세서부의 상세구성도이다.

도 5는 도 2에서 VOIP 처리부의 상세구성도이다.

도 6은 도 4 및 도 5에서 DBID의 상세구성도이다.

도 7은 본 발명이 처리하는 하이웨이와 프레임 구조를 보인 도면이다.

도 8은 본 발명의 DBID 모드에 따른 프레임을 보인 것으로, (a)는 MPX 모드의 프레임이며, (b)는 아날로그 모드의 프레임이다.

* 도면의 주요 부분에 대한 부호의 설명 *

11 : 메인보드 12 : 메인프로세서부

13 : VOIP 처리부

본 발명은 키폰 시스템의 VOIP(Voice over Internet Protocol) 처리장치에 관한 것으로, 특히 메인프로세서 보드와 VOIP 처리 보드를 제공하여 LAN 망을 이용해 데이터를 처리하고 음성신호는 VOIP 기능으로 처리하며, 시스템의 TDM(Time Division Multiplexing) 상의 B 채널을 통해 메인프로세서 보드와 데이터를 주고받아 외부에서 시스템을 제어하거나 상태를 감시하기에 적당하도록 한 키폰 시스템의 VOIP 처리장치에 관한 것이다.

일반적으로 키폰 시스템은 한정된 국선을 키폰 주장치에 설치하고 키폰 및 일반 전화기를 연결하여 여러 사람이 동시에 사용할 수 있도록 설계된 효율적인 간이 교환 시스템이다. 이러한 키폰 시스템은 국선 및 내선과 연결되어 음성안내 기능, 끼여들기 기능, 방송 기능, 수신거부 기능, 원격유지보수 기능 등을 수행할 수 있다.

도 1은 종래 키폰 시스템의 블록구성도이다.

그래서 키폰의 주장치에서는 각종의 카드를 장착할 수 있는 슬롯부(1)와; AC 입력 전원을 필요로 하는 DC 전원으로 변환시켜 주는 전원부(9)와; 상기 슬롯부(1)에 일반전화기를 내선으로 사용할 때 링을 공급하는 링 발생부(10)와 메인프로세서보드(Main Process Board, MPB)(2 ~ 8)가 구성된다.

메인프로세서 보드(2 ~ 8)는 하이웨이 방식으로 PCM(Pulse Code Modulation) 음성신호를 주장치의 백플레인과 주고 받는 디지털 백플레인 인터페이스부(2)와; 음성신호를 교환하는 스위칭부(5)와; 키폰 시스템이 정상동작하도록 하는 CPU(4)로 구성되어 있다.

또한 메인프로세서 보드는 필요에 따라 데이터를 저장하고 소프트웨어 프로그램이 내장되어 있는 메모리(3), 시스템의 동작 상태 및 파라미터 값을 설정하는 시리얼 인터페이스부(8)를 포함하여 구성된다.

또한 키폰 주장치의 부가 회로부(6)와, 기본적으로 디지털 키폰 서비스를 제공하는 키폰 인터페이스부(7)로 구성되어 있다.

이러한 종래 장치의 동작을 상세히 설명하면 다음과 같다.

먼저 키폰 시스템이 국선 및 내선으로 음성신호가 전달되는 방식은 TDM(Time Division Multiplexing), 하이웨이 방식이다.

이런 음성신호는 디지털 백플레인 인터페이스부(2)를 통해 슬롯부(1)에 장착된 각종의 카드들과 전달된다.

보내고자 하는 음성신호와 받고자 하는 음성신호는 스위칭부(5)에서 교환되어 통화하고자 하는 사용자와 통화가 가능하다.

CPU(4)는 이런 음성신호의 교란을 제어하고, 디지털 백플레인 인터페이스부(2)를 통해 슬롯부(1)에 장착된 카드의 CPU와의 제어 신호를 하이웨이에 의해 HDLC(High-level Data Link Control) 방식으로 이루어진다.

부가회로부(6)는 메인프로세서 보드가 키폰 시스템의 다른 부가 서비스를 제공할 수 있도록 하고, 키폰 시스템에서 발생되고 있는 상태 및 기타 필요로 한 파라미터 값들은 시리얼 인터페이스부(8)를 통해 처리된다.

링 발생부(10)는 슬롯부(1)에 내선으로 일반전화기가 연결되어 있을 때 링을 제공하여 준다.

도 7은 하이웨이 구조를 나타내고 있다.

하나의 하이웨이는 8개의 서브프레임으로 구성되어 있고, 1개의 서브프레임은 한 개의 512Kbps HDLC 채널과 D 채널과 6개의 음성 채널로 구성되어 있다.

이에 따라 한 프레임에는 64Kbps 음성 채널 48개가 있다.

64Kbps의 음성데이터는 8K 샘플링을 수행하여 하이웨이에 실리게 된다(8K * 8bit = 64Kbits).

그러나 이러한 종래의 장치는 슬롯부에 장착하여 사용할 수 있는 카드 중에 LAN 인터페이스를 제공하는 보드가 없고, 메인프로세서 보드에도 LAN 인터페이스가 없는 단점이 있었다.

또한 LAN 인터페이스를 지원한다고 하더라도 메인프로세서 보드는 데이터만을 지원하고 주변보드는 음성만을 지원하고 있으며, 시스템의 TDM 방식을 이용한 하이웨이를 이용한 B 채널은 사용하고 있지 않는 한계도 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 메인프로세서 보드와 VOIP 처리 보드를 제공하여 LAN 망을 이용해 데이터를 처리하고 음성신호는 VOIP 기능으로 처리하며, 시스템의 TDM 상의 B 채널을 통해 메인프로세서 보드와 데이터를 주고받아 외부에서 시스템을 제어하거나 상태를 감시할 수 있는 키폰 시스템의 VOIP 처리장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 키폰 시스템의 VOIP 처리장치는,

LAN 망을 통해 음성신호와 데이터를 수신하고, 상기 음성신호를 처리하는 VOIP 처리부와; 상기 VOIP 처리부와 연결되어 상기 VOIP 처리부로부터 상기 데이터를 수신하여 출력하는 메인보드와; 상기 메인보드와 연결되어 B채널을 통해 수신된 상기 데이터를 처리하며 상기 키폰 시스템을 제어하거나 상태를 감시하도록 하는 메인프로세서부를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.

이하, 상기와 같이 구성된 본 발명, 키폰 시스템의 VOIP 처리장치의 기술적 사상에 따른 일실시예를 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 키폰 시스템의 VOIP 처리장치의 블록구성도이고, 도 3은 도 2에서 메인보드의 상세구성도이며, 도 4는 도 2에서 메인프로세서부의 상세구성도이고, 도 5는 도 2에서 VOIP 처리부의 상세구성도이며, 도 6은 도 4 및 도 5에서 DBID의 상세구성도이고, 도 7은 본 발명이 처리하는 하이웨이와 프레임 구조를 보인 도면이며, 도 8은 본 발명의 DBID 모드에 따른 프레임을 보인 것으로, (a)는 MPX(MultiPleXed) 모드의 프레임이며, (b)는 아날로그 모드의 프레임이다.

이에 도시된 바와 같이, 메인프로세서부(12)와 VOIP 처리부(13)를 연결시키는 메인보드(11)와; 상기 메인보드(11)를 통해 LAN 망과 연결되어 데이터를 처리하고, B 채널을 통해 외부와 데이터를 송수신하여 시스템을 제어하거나 상태를 감시할 수 있게 하는 메인프로세서부(12)와; 상기 메인보드(11)를 통해 상기 메인프로세서부(12)와 연결되고, VOIP를 처리하여 음성신호를 처리하는 VOIP 처리부(13)를 포함하여 구성된다.

상기에서 메인보드(11)는, 상기 메인보드(11)에 전원을 공급시키는 PSU(Power Supply Unit) 슬롯부(14)와; 범용으로 각종 카드가 상기 메인보드(11)에 장착될 수 있도록 하는 범용 슬롯부(15)와; 상기 메인프로세서부(12)가 상기 메인보드(11)에 장착될 수 있도록 하는 MPB(Main Process Board) 슬롯부(16)와; 링크 모듈이 상기 메인보드(11)에 장착될 수 있도록 하는 LMU(Link Module Unit) 슬롯부(17)와; 릴레이 및 알람 유닛이 상기 메인보드(11)에 장착될 수 있도록 하는 RAU(Relay and Alarm Unit) 슬롯부(18)와; 일반전화기에 상기 메인보드(11)를 연결하여 사용할 때 링을 발생시키는 RGU(Ring Generator Unit)를 위한 컨넥터(19)를 포함하여 구성된다.

상기에서 메인프로세서부(12)는, 상기 메인보드(11)의 MPB 슬롯에 연결되는 에지 컨넥터부(EDGE CONN)(41)와; 상기 에지 컨넥터부(41)와 연결되고, 디지털 백플레인 인터페이스를 수행하는 DBID(Digital Backplane Interface Device)(34)와; 상기 DBID(34)와 연결되고, 상기 메인프로세서부(12)의 디지털화된 음성신호를 스위칭하는 GSXD(21)와; 상기 GSXD(21)와 연결되어 상기 메인프로세서부(12)에 톤을 제공하는 톤 롬(Tone ROM)(23)(24)과; 상기 GSXD(21)와 연결되어 상기 메인프로세서부(12)에 시스템 클럭을 제공하는 PLL(Phase Locked Loop)부(22)와; 상기 메인프로세서부(12)의 동작을 제어하는 CPU(25)를 포함하여 구성된다.

도 4에서 미설명부호 26은 리셋부이고, 27은 RS232C 포트이며, 28은 레귤레이터(Regulator)이고, 29는 소프트웨어 프로그램을 내장하고 있는 PMU(Program Module Unit)이고, 30은 RAM이며, 31은 내부 I/O이고, 32는 PP(Peripheral Processor) I/O이며, 33은 DUART(Dual Asynchronous Receiver / Transmitter)이며, 35는 MODU이고, 36은 RS232C 포트이며, 37은 INPUT I/O이고, 38은 OUTPUT I/O이며, 39는 INPUT 음성 채널이고, 40은 OUTPUT 음성 채널이다.

또한 상기에서 VOIP 처리부(13)는, LAN 망에 케이블을 연결할 수 있게 하는 물리계층 처리부(51)와; 상기 VOIP 처리부(13)가 정상적으로 동작되도록 하는 제어부(52)와; 상기 메인보드(11)와 카드에지 컨넥터로 연결되어 있는 디지털 백플레인부(53)와; 상기 VOIP 처리부(13)에 전원을 공급하는 DC/DC 변환부(54)와; 상기 디지털 백플레인부(53) 및 상기 제어부(52)와 연결되어 디지털 백플레인 인터페이스를 수행하는 DBID(55)와; 상기 제어부(52)와 연결되고, 고유번호를 저장하고 있는 MAC(Medium Access Control) 어드레스 저장부(56)와; 상기 제어부(52)와 연결되고 VOIP 기능을 처리하는 VOIP부(57)를 포함하여 구성된다.

상기에서 메인프로세서부(12)의 DBID(34)와 VOIP 처리부(13)의 DBID(55)는 각각, 프레임 클럭을 입력받아 동기시키는 클럭 및 동기부(61)와; 버스를 통해 상기 클럭 및 동기부(61)와 연결되고, 송/수신 하이웨이 데이터를 처리하는 송/수신 하이웨이 인터페이스부(62)(63)와; 클럭을 통해 상기 클럭 및 동기부(61)와 연결되고, 하이웨이 상의 필요로 한 데이터를 CPU(25) 및 제어부(52)와 상호 주고받도록 하는 B 채널 인터페이스부(65)와; 상기 버스와 연결된 모드 선택부(64)와; 범용 입출력 포트를 지원하는 I/O 포트부(66)와; 상기 CPU(25) 및 제어부(52)와 어드레스 버스 및 데이터 버스가 연결되어 제어신호를 주고받을 수 있도록 하는 CPU 인터페이스부(67)를 포함하여 구성된다.

이와 같이 구성된 본 발명에 의한 키폰 시스템의 VOIP 처리장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 도 3의 메인보드(11) 상의 백본을 통해 디지털화된 PCM 음성신호가 범용 슬롯부(15)와 MPB 슬롯부(16) 및 LMU 슬롯부(17)에 각각 전달되고 있다. PCM 음성신호는 하이웨이 구조를 가진다.

이런 PCM 음성신호는 도 4의 PLL부(22)에서 공급된 클럭과 함께 GSXD(21)에 공급된다. PCM 음성 데이터는 GSXD(21)에서 소스(Source)와 목적지(Destination)의 음성데이터를 서로 스위칭하여 TX/RX 하이웨이 상으로 PCM 음성데이터를 실어 보내면 통화가 가능하게 된다.

GSXD(21)에서는 도 7에 보인 바와 같은 하이웨이 구조 신호를 키폰 시스템에 제공하고 있다. 도 7을 참조하면, 하나의 8KHz 프레임에는 8개의 서브프레임이 존재하고, 하나의 서브프레임에는 하나의 8비트 HDLC 채널, 네 개의 2비트 D 채널, 여섯 개의 8비트 B 채널(PCM 음성신호)이 존재하게 된다. 즉, 하나의 8KHz 프레임에는 48개의 64Kbps 8비트 PCM 음성신호(6ch x 8), 32개의 16Kbps 2비트 D 채널, 하나의 512Kbps HDLC 채널이 존재한다. D 채널은 ISDN D 채널 용도로 사용된다.

삭제

본 발명에서는 키폰 시스템에서 메인프로세서부(12)가 에지 컨넥터(41)에 의해 메인보드(11)의 MPB 슬롯부(16)에 설치되고, 도 5의 VOIP 처리부(13)가 디지털 백플레인부(53)를 통해 메인보드(11)의 범용슬롯부(15)에 설치되어 사용되면서 도 6의 DBID 인터페이스 구조를 갖는다.

하이웨이 상에서 필요로 한 신호는 8KHz 프레임, 하이웨이 그리고 동기신호이다. 동기신호는 8.192MHz이다. 왜냐하면 프레임에는 4.096Mbps의 속도로 데이터가 전송되고 있지만, DBID(34)(55)에서는 두 개의 클럭을 가지고 하이웨이 상의 데이터를 송신하거나 수신하는 구조를 갖는다.
1개의 DBID(34)(55)는 12개의 타임 슬롯을 가지고 있다. DBID(34)(55)가 MPX 모드에서는 32개의 타임 슬롯(32개의 B 채널)을 지원하고 있다. 따라서 만약 32개의 타임 슬롯 전체를 사용하고자 하면 3개의 DBID가 필요하게 된다.
DBID(34)(55)의 내부 동작은 다음과 같다. 그래서 CPU(25)(52)가 어드레스 버스, 데이터 버스 및 제어 버스로 CPU 인터페이스부(67)에서의 인터페이스 수행에 의해 동작된다. CPU(25) 및 제어부(52)는 DBID(34)(55)와 데이터를 주고 받게 되는데, 이런 데이터는 실제로 하이웨이 상에서의 B 채널 음성 데이터이다.
1개의 B 채널 음성 데이터는 64Kbps PCM 데이터로써, 키폰 시스템에서는 한 사람이 실제 통화할 수 있는 채널에 해당된다.

DBID(34)(55)에서는 모드 선택부(64)에서 DBID가 아날로그 모드(도 8의 (b) 참조)로 설정하면, DBID(34)(55)는 12개의 병렬 포트에 두 개의 64Kbps 8비트 PCM 음성 신호를 제공하여 INPUT 음성 채널(39)과 OUTPUT 음성 채널(40)에 의해 아날로그 인터페이스가 가능하게 된다.

삭제

멀티플렉스드 모드(도 8의 (a) 참조)로 설정되면, 32개의 64Kbps 8비트 PCM 음성신호가 직렬로 존재하게 되어, CPU 인터페이스부(67)와 상호 인터페이스가 되어 CPU(25) 및 제어부(52)와 상호 B 채널을 통한 데이터의 송수신이 가능하다.

클럭 및 동기부(61)에서는 GSXD(21)에서 공급받은 클럭과 동기 신호로 수신 하이웨이 인터페이스부(62)와 송신 하이웨이 인터페이스부(63)를 통해 CPU(25) 및 제어부(52)는 하이웨이 상에서의 B 채널 음성 데이터를 선택하여 B 채널 인터페이스부(65)로 데이터를 전달할 것인지를 제어한다. 즉, 도 7의 하이웨이 구조와 도 8의 프레임 간의 데이터 변환이 이루어지게 된다.

그리고 에지 컨넥터(41)를 통하여 다른 보드에 있는 CPU와의 제어 데이터 및 상태 데이터를 주고받을 수가 있다.

삭제

에지 컨넥터(41)와 디지털 백플레인부(53)를 통해 다른 보드, 즉 메인프로세서보드(12)와 VOIP 처리보드(13)는 하이웨이 상의 B 채널을 통해 CPU(25) 및 제어부(52)로 보내고자 하는 데이터의 송수신이 가능하다.

본 발명에서는 메인프로세서부(12)에는 LAN 인터페이스 회로가 구비되지 않고, 단지 VOIP 처리부(13)를 키폰 시스템에 설치할 때 VOIP 처리부(13)에서는 음성신호와 데이터를 동시에 하이웨이를 통해 음성신호의 통화를 가능하게 하고, LAN 상에서의 데이터를 주고받을 수 있도록 했다.

도 5를 보면, 물리계층 처리부(51)로 인입된 음성 및 제어 데이터는 제어부(52)로 들어온다.

제어부(52)에서는 TCP/IP에 준한 프로토콜을 분석하여 음성신호는 다우터(Daughter) 보드인 VOIP부(57)로 보낸다. VOIP부(57)에는 DSP(Digital Signal Processor)가 있고, DSP는 VOIP의 규격을 만족시켜 DBID(34)(55)로 송신하 게 된다. 그러면 LAN 상에서 인입된 데이터는 시스템의 하이웨이에 존재하게 되고, 이에 따라 음성 통화가 가능하게 된다.

이러한 음성 신호의 인입에 따른 정보 데이터는 메인프로세서부(12)와 하이웨이 상의 전용 512Kbps HDLC 통신으로 교환될 수 있다.

LAN 망에서 인입된 데이터가 음성신호가 아니고 단지 데이터로 존재하게 되면, 제어부(52)는 DSP로 보내지 않고, 도 6에서와 같은 DBID(34)(55)를 통해 하이웨이 상의 B 채널에 데이터를 실을 수 있다. 이에 따라 메인프로세서부(12)는 하이웨이 상에 있는 B 채널이 음성신호인지 데이터인지를 구분할 수 있고, 하이웨이 상의 전용 512Kbps HDLC 통신으로 구분할 수 있게 된다.

이처럼 본 발명은 메인프로세서 보드와 VOIP 처리 보드를 제공하여 LAN 망을 이용해 데이터를 처리하고 음성신호는 VOIP 기능으로 처리하며, 시스템의 TDM 상의 B 채널을 통해 메인프로세서 보드와 데이터를 주고받아 외부에서 시스템을 제어하거나 상태를 감시하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 키폰 시스템의 VOIP 처리장치는 메인프로세서 보드와 VOIP 처리 보드를 제공하여 LAN 망을 이용해 데이터를 처리하 고 음성신호는 VOIP 기능으로 처리하며, 시스템의 TDM 상의 B 채널을 통해 메인프로세서 보드와 데이터를 주고받아 외부에서 시스템을 제어하거나 상태를 감시할 수 있는 효과가 있게 된다.

또한 B 채널을 사용하면 시스템에는 한 개의 케이블 연결로 메인프로세서 보드의 CPU와 LAN 상에서 통신이 가능하게 되고, 여러 장의 VOIP 처리 보드가 설치되더라도 하나의 VOIP 처리 보드(Master VOIP 처리 보드) 만이 LAN 인터페이스가 되면 다른 VOIP 처리 보드(Slave VOIP 처리 보드)는 LAN 인터페이스 회로가 없어도 VOIP 처리 기능이 가능한 효과도 있게 된다.

Claims

키폰 시스템의 VOIP 처리장치로서,

LAN 망을 통해 음성신호와 데이터를 수신하고, 상기 음성신호를 처리하는 VOIP 처리부와;

상기 VOIP 처리부와 연결되어 상기 VOIP 처리부로부터 상기 데이터를 수신하여 출력하는 메인보드와;

상기 메인보드와 연결되어 B채널을 통해 수신된 상기 데이터를 처리하며 상기 키폰 시스템을 제어하거나 상태를 감시하도록 하는 메인프로세서부를 포함하는 키폰 시스템의 VOIP 처리장치.
제 1 항에 있어서, 상기 메인보드는,

상기 메인보드에 전원을 공급시키는 PSU 슬롯부와;

범용으로 각종 카드가 상기 메인보드에 장착될 수 있도록 하는 범용 슬롯부와;

상기 메인프로세서부가 상기 메인보드에 장착될 수 있도록 하는 MPB 슬롯부와;

링크 모듈이 상기 메인보드에 장착될 수 있도록 하는 LMU 슬롯부와;

릴레이 및 알람 유닛이 상기 메인보드에 장착될 수 있도록 하는 RAU 슬롯부와;

일반전화기에 상기 메인보드를 연결하여 사용할 때 링을 발생시키는 RGU를 위한 컨넥터를 포함하여 구성된 것을 특징으로 하는 키폰 시스템의 VOIP 처리장치.
제 1 항에 있어서, 상기 메인프로세서부는,

상기 메인보드의 MPB 슬롯에 연결되는 에지 컨넥터부와;

상기 에지 컨넥터부와 연결되고, 디지털 백플레인 인터페이스를 수행하는 DBID와;

상기 DBID와 연결되고, 상기 메인프로세서부의 디지털화된 음성신호를 스위칭하는 GSXD와;

상기 GSXD와 연결되어 상기 메인프로세서부에 톤을 제공하는 톤 롬과;

상기 GSXD와 연결되어 상기 메인프로세서부에 시스템 클럭을 제공하는 PLL부와;

상기 메인프로세서부의 동작을 제어하는 CPU를 포함하여 구성된 것을 특징으로 하는 키폰 시스템의 VOIP 처리장치.
제 1 항에 있어서, 상기 VOIP 처리부는,

LAN 망에 케이블을 연결할 수 있게 하는 물리계층 처리부와;

상기 VOIP 처리부가 정상적으로 동작되도록 하는 제어부와;

상기 메인보드와 카드에지 컨넥터로 연결되어 있는 디지털 백플레인부와;

상기 VOIP 처리부에 전원을 공급하는 DC/DC 변환부와;

상기 디지털 백플레인부 및 상기 제어부와 연결되어 디지털 백플레인 인터페 이스를 수행하는 DBID와;

상기 제어부와 연결되고, 고유번호를 저장하고 있는 MAC 어드레스 저장부와;

상기 제어부와 연결되고 VOIP 기능을 처리하는 VOIP부를 포함하여 구성된 것을 특징으로 하는 키폰 시스템의 VOIP 처리장치.
제 3 항에 있어서, 상기 DBID는,

프레임 클럭을 입력받아 동기시키는 클럭 및 동기부와;

버스를 통해 상기 클럭 및 동기부와 연결되고, 송/수신 하이웨이 데이터를 처리하는 송/수신 하이웨이 인터페이스부와;

클럭을 통해 상기 클럭 및 동기부와 연결되고, 하이웨이 상의 필요로 한 데이터를 상기 CPU와 상호 주고받도록 하는 B 채널 인터페이스부와;

상기 버스와 연결된 모드 선택부와;

범용 입출력 포트를 지원하는 I/O 포트부와;

상기 CPU와 어드레스 버스 및 데이터 버스가 연결되어 제어신호를 주고받을 수 있도록 하는 CPU 인터페이스부를 포함하여 구성된 것을 특징으로 하는 키폰 시스템의 VOIP 처리장치.