JP3722988B2 - ディジタルトランク回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、回線制御装置の時分割スイッチと局線等のディジタル通信回線とを接続するディジタルトランク回路に関し、とくに接続するディジタル通信回線の回線種別に応じたインタフェースを設定するディジタルトランク回路に関するものである。
【０００２】
【従来の技術】
従来、構内に回線制御装置を設置する際には、接続する回線種別毎に専用のディジタルトランク回路を設けていた。すなわち、局線と接続するための局線トランク回路、専用線と接続するための専用線トランク回路、加入者電話から内線に直接接続するためのダイヤルイントランク回路などである。
【０００３】
【発明が解決しようとする課題】
ところで、従来のディジタルトランク回路は回線種別毎にそれぞれ専用の回路構成となっているため、複数のディジタル通信回線と接続する場合は、回線種別毎にそれぞれ専用のディジタルトランク回路を用意しなければならないという不都合があった。
【０００４】
また、通信データは一般に２４チャンネルのＰＣＭ信号を時分割多重化しているため、ディジタルトランク回路も２４チャンネルのＰＣＭ信号が処理できるように構成されている。このため、例えば局線用として１２チャンネル、専用線用として１２チャンネルが必要な場合でも、２４チャンネル用に構成された局線トランク回路と、同じく２４チャンネル用に構成された専用線トランク回路とを設置し、それぞれ半分の１２チャンネルのみを使用して、残りの１２チャンネルは無駄にしていた。
【０００５】
本発明は、このような従来の課題を解決するためになされたもので、複数の回線種別に対応することができ、しかも全チャンネルを有効に活用することができるディジタルトランク回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の請求項１記載の発明は、複数のライン回路を介して複数の端末装置を収容する時分割スイッチと、当該時分割スイッチを動作させる中央制御装置とを備えた回線制御装置に収容されており、前記時分割スイッチに接続されるディジタルトランク回路において、複数のチャンネルを有するディジタル回線を接続する回線インタフェース部と、前記時分割スイッチと接続されるハイウェイインタフェース部と、前記ディジタル回線の各チャンネルへの発着信制御を行うマイクロコンピュータからなる回線制御部と、複数の回線種別に対応するトランク制御プログラムを格納する制御プログラム記憶部と、前記各チャンネルに対して前記トランク種別に応じた発着信呼の制御に用いるシグナリングデータを挿入するシグナリングデータ挿入部と、前記各チャンネルから回線種別に応じた前記シグナリングデータを抽出するシグナリングデータ抽出部と、前記回線制御部からの要求により、前記シグナリングデータ挿入部に対して前記各チャンネルへの前記回線種別に応じた前記シグナリングデータの挿入要求をし、かつ、前記シグナリングデータ抽出部から前記各チャンネルから抽出した前記回線種別に応じた前記シグナリングデータを受けて、これを前記回線制御部に通知する回線制御信号送受信部と、を備え、前記回線制御部は、外部から指定された回線種別に対応する前記トランク制御プログラムを起動し、当該トランク制御プログラムの制御下で前記回線制御信号送受信部に対して前記シグナリングデータの挿入要求をし、かつ、前記回線制御信号送受信部からの前記シグナリングデータの抽出通知を受けて、前記各チャンネルに対して指定された回線種別に基づく発着信制御を行うものである。
【０００７】
また、本発明の請求項２記載の発明は、請求項１記載の発明において、更に、前記回線制御信号送受信部から得たデータに従い前記各チャンネルの回線状態を表示する回線状態表示部を備えたものである。
【００１１】
本発明によれば、同一構成のディジタルトランク回路を用いて所望の回線種別に応じたインタフェース（トランク）に設定することができるので、回線種別毎に専用のディジタルトランク回路を設ける必要がなく、例えば、あるディジタルトランク回路は局線トランクとして、他のディジタルトランク回路は専用線トランクとして設定することができ、接続する回線種別に応じて切り替え設定することができる。
【００１２】
また、本発明によれば、同一構成のディジタルトランク回路を用いて時分割多重化された通信データの各チャンネル別に、所望の回線種別に応じたインタフェースを設定することができるので、例えば、全２４チャンネルのうち第１チャンネルから第１２チャンネルは局線用、第１３チャンネルから第２４チャンネルは専用線用となるように、チャンネル毎に回線種別を設定することができ、全チャンネルを有効に活用することができる。
【００１３】
【発明の実施の形態】
図１は、本発明によるディジタルトランク回路が適用される回線制御装置１のブロック図である。回線制御装置１は時分割スイッチ２を備え、この時分割スイッチ２には複数のライン回路３を介して複数の電話機４が接続されている。
【００１４】
また、時分割スイッチ２にはディジタルトランク回路５を介して局線および専用線等のディジタル通信回線が接続され、さらにはＰＢ（プッシュボタン）受信器６、時分割スイッチ２を制御する中央制御装置７および主記憶装置８が接続されている。中央制御装置７には保守コンソール９が接続されている。
【００１５】
図２は、ディジタルトランク回路５で処理する通信データの伝送フォーマットである。なお、ここではアメリカ合衆国のＴ１委員会が定めたＴ１ディジタル回線の伝送フォーマットについて説明する。
【００１６】
この伝送フォーマットは、１チャンネルが８ビットで構成されたディジタル音声データを含む通信データが、２４チャンネルを１フレームとして時分割多重化されて構成されている。
【００１７】
１フレームは同期ビットＦと１９２ビット（各８ビットで２４チャンネル）の通信データとからなる１９３ビットで構成されている。１フレーム当りの時間は１２５［μｓｅｃ］であるので、ビットレートは１５４４［ｋｂｉｔ／ｓｅｃ］となる。
【００１８】
図３は、６フレーム目と１２フレーム目に後述するシグナリングデータ（回線制御信号）が挿入されていることを示す１２マルチフレーム構成図である。すなわち、ＡビットとＢビットの２ビットで構成されるシグナリングデータのＡビットが６フレーム目の各チャンネルのＬＳＢに挿入され、Ｂビットが１２フレーム目の各チャンネルのＬＳＢに挿入されていることを示している。
【００１９】
この結果、６フレーム目と１２フレーム目の各チャンネルの通信データは７ビットとなり、他のフレームより１ビット減少するが、ディジタル音声データとしては実用上支障のない範囲となっている。
【００２０】
図４は、本発明によるディジタルトランク回路５の一実施の形態を示すブロック図である。ディジタルトランク回路５は時分割スイッチ２とディジタル通信回線とを接続するインタフェースであり、時分割スイッチ２に接続されたハイウェーインタフェース１１と、ディジタル通信回線に接続された回線インタフェース１２とを備えている。
【００２１】
時分割スイッチ２およびハイウェーインタフェース１１間には、送信ハイウェーＨＷＳ、受信ハイウェーＨＷＲ、送信データラインＳＤ、受信データラインＲＤが接続されている。
【００２２】
また、両インタフェース１１，１２間には、時分割スイッチ２から送信ハイウェーＨＷＳを介して送られて来る直列送信データを８ビットの並列送信データに変換するＳ／Ｐ変換器１３と、回線インタフェース１２で受信し並列８ビットに変換された受信データを直列データに変換するＰ／Ｓ変換器１４とが接続されている。
【００２３】
回線インタフェース１２は、ディジタル通信回線に対する通信データの送受信を行う送受信部１２ａ、通信データのフォーマットをディジタル通信回線上と回線制御装置１内とで変換するフォーマット変換部１２ｂ、送信データにシグナリングデータを挿入するシグナリングデータ（Ｓデータ）挿入部１２ｃ、受信データからシグナリングデータを抽出するシグナリングデータ（Ｓデータ）抽出部１２ｄとを備えている。
【００２４】
回線制御信号送受信部１５は、回線制御部１６から送られて来る回線制御データをシグナリングデータに変換してシグナリングデータ挿入部１２ｃに出力し、逆にシグナリングデータ抽出部１２ｄで抽出したシグナリングデータを回線制御データに変換して回線制御部１６に出力する。
【００２５】
この回線制御信号送受信部１５は、シグナリングデータ変換部１５ａ、Ｐ／Ｓ変換部１５ｂおよびＳ／Ｐ変換部１５ｃを備えている。シグナリングデータ変換部１５ａは並列８ビットの回線制御データを各チャンネル毎にＡビットおよびＢビットの２ビットからなる送信用のシグナリングデータに変換し、また抽出した２ビットのシグナリングデータを回線制御データに変換する。
【００２６】
Ｐ／Ｓ変換部１５ｂはシグナリングデータ変換部１５ａから各チャンネル別に並列に出力された送信用のシグナリングデータ（送信制御信号）をＡビットおよびＢビット別に時分割多重化して出力する。Ｓ／Ｐ変換部１５ｃは各チャンネル別に時分割多重化して抽出されたシグナリングデータ（受信制御信号）をＡビットおよびＢビット別にそれぞれチャンネル別に並列に出力する。
【００２７】
図５は、送信するシグナリングデータを形成する回線制御信号送受信部１５の一部を示すブロック図である。回線制御部１６から送られてきた回線制御データはシグナリングデータ変換部１５ａのＡビット変換部で各チャンネル毎にシグナリングデータのＡビットに変換され、Ｐ／Ｓ変換器１５ｂで１チャンネル１ビットで時分割多重化され、前述したように６フレーム目の各チャンネルのＬＳＢに挿入されるタイミングでシグナリングデータ挿入部１２ｃに出力される。
【００２８】
シグナリングデータのＢビットは変換部１５ａのＢビット変換部で回線制御データから各チャンネル毎に変換され、Ｐ／Ｓ変換器１５ｂで１チャンネル１ビットで時分割多重化され、前述したように１２フレーム目の各チャンネルのＬＳＢに挿入されるタイミングでシグナリングデータ挿入部１２ｃに出力される。
【００２９】
図６は、受信したシグナリングデータから回線制御データを形成する回線制御信号送受信部１５の一部を示すブロック図である。シグナリングデータ抽出部１２ｄから６フレーム目の各チャンネルのＬＳＢから抽出されたシグナリングデータのＡビットは、Ｓ／Ｐ変換器１５ｃで各チャンネル毎に並列に出力される。
【００３０】
また、シグナリングデータ抽出部１２ｄから１２フレーム目の各チャンネルのＬＳＢから抽出されたシグナリングデータのＢビットは、Ｓ／Ｐ変換器１５ｃで各チャンネル毎に並列に出力される。こうして出力された各チャンネルのＡビットおよびＢビットはＡビット変換部およびＢビット変換部で各チャンネル毎に並列８ビットの回線制御データに変換され、各チャンネル毎に時分割多重化されて出力される。
【００３１】
回線制御部１６は、マイクロコンピュータ構成のコントローラで、前述したように回線制御信号送受信部１５との間で回線制御データの送受を行うと共に、ハイウェーインタフェース１１を介して保守コンソール９との間でトランク設定データ等の送受を行う。
【００３２】
制御プログラム記憶部１７は、複数のインタフェースに関するデータであるトランク制御プログラムを記憶する記憶手段である。この記憶部１７には、図７に示すように、複数のトランク制御プログラムが記憶されている。
【００３３】
すなわち、専用線トランク／ダイヤルイン制御プログラム５１、局線トランク制御（ループスタート方式）プログラム５２、局線トランク制御（グランドスタート方式）プログラム５３、オートマチックリングダウントランク制御プログラム５４、マニュアルリングダウントランク制御プログラム５５および構外内線トランク制御プログラム５６の６種類の制御プラグラムが記憶されている。
【００３４】
回線制御部１６は保守コンソール９から指定された回線種別に応じたインタフェースに設定するために、制御プログラム記憶部１７から対応する制御プログラムを読み出し起動する。これによって回線制御部１６は自己が管理するディジタルトランク回路５をその制御プログラムに基づくディジタルトランク回路として機能させる。
【００３５】
回線状態表示部１８は送信するシグナリングデータおよび受信したシグナリングデータの内容を各チャンネル別に表示するもので、送受信時の各チャンネルの回線状態を表示することができる。
【００３６】
分周回路１９は受信データから取り出された１．５４４ＭＨｚのクロック信号を１９３分の１に分周し、８ＫＨｚのクロック信号を形成するものである。この８ＫＨｚのクロック信号によって受信データの同期信号を形成する。
【００３７】
図８〜図１３は、各制御プラグラムによって設定されるインタフェース（トランク）の回線制御信号、すなわち発着信呼の処理に関する制御を示すシグナリングデータのＡビットおよびＢビットの構成図である。各図の（ａ）は送信時、（ｂ）は受信時を示している。
【００３８】
図８は、ディジタルトランク回路５が専用線トランク／ダイヤルイン制御プログラム５１によって専用線／ダイヤルインとして機能する場合のＡビットおよびＢビットを示すもので、送信時はオンフックが「Ａ＝０，Ｂ＝０」、オフフックが「Ａ＝１，Ｂ＝１」、ダイヤルパルス送出（ブレーク）が「Ａ＝０，Ｂ＝０」、ダイヤルパルス送出（メーク）が「Ａ＝１，Ｂ＝１」である。受信時はオンフックが「Ａ＝０，Ｂ＝０」、オフフックが「Ａ＝１，Ｂ＝１」である。
【００３９】
図９は、ディジタルトランク回路５が局線トランク制御（ループスタート方式）プログラム５２によって、ループスタート式トランクとして機能する場合のＡビットおよびＢビットを示すもので、送信時はループ開が「Ａ＝０，Ｂ＝１」、ループ閉が「Ａ＝１，Ｂ＝１」、ダイヤルパルス送出が「Ａ＝ＤＰ，Ｂ＝１」である。受信時は呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出しが「Ａ＝０，Ｂ＝１」である。ＤＰはダイヤルパルスである。
【００４０】
図１０は、ディジタルトランク回路５が局線トランク制御（グランドスタート方式）プログラム５３によって、グランドスタート式トランクとして機能する場合のＡビットおよびＢビットを示すもので、送信時はリング接地なし（ループ電流なし）が「Ａ＝０，Ｂ＝１」、リング接地（ループ電流なし）が「Ａ＝０，Ｂ＝０」、リング接地なし（ループ電流あり）が「Ａ＝１，Ｂ＝１」、ダイヤルパルス送出が「Ａ＝ＤＰ，Ｂ＝１」である。受信時はチップ接地なし（呼び出しなし）が「Ａ＝０，Ｂ＝１」、チップ接地（呼び出しなし）が「Ａ＝０，Ｂ＝０」、リング接地なし（呼び出しあり）が「Ａ＝１，Ｂ＝１」である。
【００４１】
図１１は、ディジタルトランク回路５がオートマチックリングダウントランク制御プログラム５４によって、オートマチックリングダウントランクとして機能する場合のＡビットおよびＢビットを示すもので、送信時はループ開が「Ａ＝０，Ｂ＝０」、ループ閉が「Ａ＝１，Ｂ＝１」である。受信時は呼び出しが「Ａ＝１，Ｂ＝１」、非呼び出しが「Ａ＝０，Ｂ＝０」である。
【００４２】
図１２は、ディジタルトランク回路５がマニュアルリングダウントランク制御プログラム５５によって、マニュアルリングダウントランクとして機能する場合のＡビットおよびＢビットを示すもので、送信時は呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出しが「Ａ＝１，Ｂ＝１」である。受信時は呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出しが「Ａ＝１，Ｂ＝１」である。
【００４３】
図１３は、ディジタルトランク回路５が構外内線トランク制御プログラム５６によって、構外内線トランクとして機能する場合のＡビットおよびＢビットを示すもので、送信時は呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出しが「Ａ＝０，Ｂ＝１」である。受信時はループ開（オンフック）が「Ａ＝０，Ｂ＝１」、ループ閉（オフフック）が「Ａ＝１，Ｂ＝１」である。
【００４４】
この構成において、保守コンソール９からディジタルトランク回路５の回線制御部１６に特定の回線種別を指定するデータが送信されると、回線制御部１６はそのデータを認識し、制御プログラム記憶部１７に記憶されている制御プログラムの中から指定された回線種別の制御プログラムを読み出し、自己のディジタルトランク回路５をその回線種別のインターフェイス（トランク）として機能するように制御する。
【００４５】
すなわち、図１に示す構成において、局線に接続されているディジタルトランク回路５は、保守コンソール９からの制御によって内部の制御プログラム記憶部１７から例えば局線トランク制御（ループスタート方式）プログラム５２を読み出し、ループスタート式トランクに設定する。
【００４６】
また、専用線に接続されているディジタルトランク回路５は、保守コンソール９からの制御によって内部の制御プログラム記憶部１７から専用線トランク／ダイヤルイン制御プログラム５１を読み出し、専用線／ダイヤルインのトランクに設定する。
【００４７】
こうしてディジタルトランク回路５は保守コンソール９によって指定された回線種別のディジタルトランクとして機能するので、回路構成としては一種類の回路構成でよく、回路基板としても一種類の回路基板で対応することができる。
【００４８】
なお、前述の実施の形態では、保守コンソール９によってディジタルトランク回路５を所望のインタフェースに設定するようにしたが、中央制御装置７とディジタルトランク回路５との間でデータ通信を行う際に、回線種別に関するデータによって初期時に必要なデータを中央制御装置７と通信することでインタフェースを設定するようにしてもよい。
【００４９】
また、前述の実施の形態では、フレーム構成が１２マルチフレームの場合について説明したが、フレーム構成が２４マルチフレームの場合でも同様に実施することができる。この場合には、図１４に示すように、６フレーム目、１２フレーム目、１８フレーム目、２４フレーム目にシグナリングデータが挿入されるようなフレーム構成にすればよい。
【００５０】
【発明の効果】
本発明によれば、同一構成のディジタルトランク回路を用いて所望の回線種別に応じたインタフェース（トランク）に設定することができるので、回線種別毎に専用のディジタルトランク回路を設ける必要がなく、コスト面での低減を図ることができる。
【００５１】
また、本発明によれば、同一構成のディジタルトランク回路を用いて時分割多重化された通信データの各チャンネル別に、所望の回線種別に応じたインタフェースを設定することができるので、全チャンネルを有効に活用することができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明によるディジタルトランク回路が適用される構内交換システムのブロック構成図である。
【図２】通信データの伝送フォーマットを示す図である。
【図３】シグナリングデータの挿入状態を示す１２マルチフレーム構成図である。
【図４】本発明によるディジタルトランク回路の一実施の形態を示すブロック構成図である。
【図５】送信するシグナリングデータを形成する回線制御信号送受信部の一部を示すブロック構成図である。
【図６】受信したシグナリングデータから回線制御データを形成する回線制御信号送受信部の一部を示すブロック構成図である。
【図７】制御プログラム記憶部に記憶されているトランク制御プログラムのメモリマップである。
【図８】専用線トランク／ダイヤルインの回線制御信号の構成図である。
【図９】ループスタート式トランクの回線制御信号の構成図である。
【図１０】グランドスタート式トランクの回線制御信号の構成図である。
【図１１】オートマチックリングダウントランクの回線制御信号の構成図である。
【図１２】マニュアルリングダウントランクの回線制御信号の構成図である。
【図１３】構外内線トランクの回線制御信号の構成図である。
【図１４】シグナリングデータの挿入状態を示す２４マルチフレーム構成図である。
【符号の説明】
１ 回線制御装置
２ 時分割スイッチ
３ ライン回路
４ 電話機
５ ディジタルトランク回路
６ ＰＢ受信器
７ 中央制御装置
８ 主記憶装置
９ 保守コンソール
１１ ハイウェーインタフェース
１２ 回線インタフェース
１２ａ 送受信部
１２ｂ フォーマット部
１２ｃ シグナリングデータ挿入部
１２ｄ シグナリングデータ抽出部
１３ Ｓ／Ｐ変換器
１４ Ｐ／Ｓ変換器
１５ シグナリングデータ送受信部
１５ａ シグナリングデータ変換部
１５ｂ Ｐ／Ｓ変換器
１５ｃ Ｓ／Ｐ変換器
１６ 回線制御部
１７ 制御プログラム記憶部
１８ 回線状態表示部
１９ 分周回路
５１ 専用線トランク／ダイヤルイン制御プログラム
５２ 局線トランク制御（ループスタート方式）プログラム
５３ 局線トランク制御（グランドスタート方式）プログラム
５４ オートマチックリングダウントランク制御プログラム
５５ マニュアルリングダウントランク制御プログラム
５６ 構外内線トランク制御プログラム

Claims (2)

1. 複数のライン回路を介して複数の端末装置を収容する時分割スイッチと、当該時分割スイッチを動作させる中央制御装置とを備えた回線制御装置に収容されており、前記時分割スイッチに接続されるディジタルトランク回路において、
   複数のチャンネルを有するディジタル回線を接続する回線インタフェース部と、
   前記時分割スイッチと接続されるハイウェイインタフェース部と、
   前記ディジタル回線の各チャンネルへの発着信制御を行うマイクロコンピュータからなる回線制御部と、
   複数の回線種別に対応するトランク制御プログラムを格納する制御プログラム記憶部と、
   前記各チャンネルに対して前記トランク種別に応じた発着信呼の制御に用いるシグナリングデータを挿入するシグナリングデータ挿入部と、
   前記各チャンネルから回線種別に応じた前記シグナリングデータを抽出するシグナリングデータ抽出部と、
   前記回線制御部からの要求により、前記シグナリングデータ挿入部に対して前記各チャンネルへの前記回線種別に応じた前記シグナリングデータの挿入要求をし、かつ、前記シグナリングデータ抽出部から前記各チャンネルから抽出した前記回線種別に応じた前記シグナリングデータを受けて、これを前記回線制御部に通知する回線制御信号送受信部と、を備え、
   前記回線制御部は、外部から指定された回線種別に対応する前記トランク制御プログラムを起動し、当該トランク制御プログラムの制御下で前記回線制御信号送受信部に対して前記シグナリングデータの挿入要求をし、かつ、前記回線制御信号送受信部からの前記シグナリングデータの抽出通知を受けて、前記各チャンネルに対して指定された回線種別に基づく発着信制御を行う、
   ことを特徴とするディジタルトランク回路。
2. 更に、前記回線制御信号送受信部から得たデータに従い前記各チャンネルの回線状態を表示する回線状態表示部を備えたことを特徴とする請求項１記載のディジタルトランク回路。

Images