JP2000050323A - ディジタルトランク回路 - Google Patents
ディジタルトランク回路Info
- Publication number
- JP2000050323A JP2000050323A JP10212950A JP21295098A JP2000050323A JP 2000050323 A JP2000050323 A JP 2000050323A JP 10212950 A JP10212950 A JP 10212950A JP 21295098 A JP21295098 A JP 21295098A JP 2000050323 A JP2000050323 A JP 2000050323A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- trunk circuit
- digital
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】
【課題】 回線制御装置の時分割スイッチとディジタル
通信回線とを接続するディジタルトランク回路に関し、
複数の回線種別に応じたインタフェースに設定すること
ができるディジタルトランク回路を提供する。 【解決手段】 回線制御装置１の時分割スイッチ２とデ
ィジタル通信回線とのインタフェースであるディジタル
トランク回路５において、接続するディジタル通信回線
の回線種別に応じたインタフェースに設定する制御手段
１６を有し、制御手段は外部９から指定される回線種別
に応じたインタフェースに関するデータを記憶手段１７
から読み出して設定することを特徴とする。
通信回線とを接続するディジタルトランク回路に関し、
複数の回線種別に応じたインタフェースに設定すること
ができるディジタルトランク回路を提供する。 【解決手段】 回線制御装置１の時分割スイッチ２とデ
ィジタル通信回線とのインタフェースであるディジタル
トランク回路５において、接続するディジタル通信回線
の回線種別に応じたインタフェースに設定する制御手段
１６を有し、制御手段は外部９から指定される回線種別
に応じたインタフェースに関するデータを記憶手段１７
から読み出して設定することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、回線制御装置の時
分割スイッチと局線等のディジタル通信回線とを接続す
るディジタルトランク回路に関し、とくに接続するディ
ジタル通信回線の回線種別に応じたインタフェースを設
定するディジタルトランク回路に関するものである。
分割スイッチと局線等のディジタル通信回線とを接続す
るディジタルトランク回路に関し、とくに接続するディ
ジタル通信回線の回線種別に応じたインタフェースを設
定するディジタルトランク回路に関するものである。
【０００２】
【従来の技術】従来、構内に回線制御装置を設置する際
には、接続する回線種別毎に専用のディジタルトランク
回路を設けていた。すなわち、局線と接続するための局
線トランク回路、専用線と接続するための専用線トラン
ク回路、加入者電話から内線に直接接続するためのダイ
ヤルイントランク回路などである。
には、接続する回線種別毎に専用のディジタルトランク
回路を設けていた。すなわち、局線と接続するための局
線トランク回路、専用線と接続するための専用線トラン
ク回路、加入者電話から内線に直接接続するためのダイ
ヤルイントランク回路などである。
【０００３】
【発明が解決しようとする課題】ところで、従来のディ
ジタルトランク回路は回線種別毎にそれぞれ専用の回路
構成となっているため、複数のディジタル通信回線と接
続する場合は、回線種別毎にそれぞれ専用のディジタル
トランク回路を用意しなければならないという不都合が
あった。
ジタルトランク回路は回線種別毎にそれぞれ専用の回路
構成となっているため、複数のディジタル通信回線と接
続する場合は、回線種別毎にそれぞれ専用のディジタル
トランク回路を用意しなければならないという不都合が
あった。
【０００４】また、通信データは一般に２４チャンネル
のＰＣＭ信号を時分割多重化しているため、ディジタル
トランク回路も２４チャンネルのＰＣＭ信号が処理でき
るように構成されている。このため、例えば局線用とし
て１２チャンネル、専用線用として１２チャンネルが必
要な場合でも、２４チャンネル用に構成された局線トラ
ンク回路と、同じく２４チャンネル用に構成された専用
線トランク回路とを設置し、それぞれ半分の１２チャン
ネルのみを使用して、残りの１２チャンネルは無駄にし
ていた。
のＰＣＭ信号を時分割多重化しているため、ディジタル
トランク回路も２４チャンネルのＰＣＭ信号が処理でき
るように構成されている。このため、例えば局線用とし
て１２チャンネル、専用線用として１２チャンネルが必
要な場合でも、２４チャンネル用に構成された局線トラ
ンク回路と、同じく２４チャンネル用に構成された専用
線トランク回路とを設置し、それぞれ半分の１２チャン
ネルのみを使用して、残りの１２チャンネルは無駄にし
ていた。
【０００５】本発明は、このような従来の課題を解決す
るためになされたもので、複数の回線種別に対応するこ
とができ、しかも全チャンネルを有効に活用することが
できるディジタルトランク回路を提供することを目的と
する。
るためになされたもので、複数の回線種別に対応するこ
とができ、しかも全チャンネルを有効に活用することが
できるディジタルトランク回路を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明の請求項１記載の
発明は、回線制御装置の時分割スイッチとディジタル通
信回線とのインタフェースであるディジタルトランク回
路において、接続するディジタル通信回線の回線種別に
応じたインタフェースに設定する制御手段を有するもの
である。
発明は、回線制御装置の時分割スイッチとディジタル通
信回線とのインタフェースであるディジタルトランク回
路において、接続するディジタル通信回線の回線種別に
応じたインタフェースに設定する制御手段を有するもの
である。
【０００７】また、本発明の請求項２記載の発明は、請
求項１記載の発明において、複数のインタフェースに関
するデータを記憶する記憶手段を有し、制御手段は外部
から指定される回線種別に応じたインタフェースに関す
るデータを記憶手段から読み出して設定するものであ
る。
求項１記載の発明において、複数のインタフェースに関
するデータを記憶する記憶手段を有し、制御手段は外部
から指定される回線種別に応じたインタフェースに関す
るデータを記憶手段から読み出して設定するものであ
る。
【０００８】また、本発明の請求項３記載の発明は、請
求項１記載の発明において、制御手段は設定したインタ
フェースに応じて回線制御信号の発着信呼の処理に関す
る制御を切り替えるものである。
求項１記載の発明において、制御手段は設定したインタ
フェースに応じて回線制御信号の発着信呼の処理に関す
る制御を切り替えるものである。
【０００９】また、本発明の請求項４記載の発明は、請
求項１記載の発明において、制御手段は時分割多重化さ
れた通信データの各チャンネル別にインタフェースを設
定するものである。
求項１記載の発明において、制御手段は時分割多重化さ
れた通信データの各チャンネル別にインタフェースを設
定するものである。
【００１０】また、本発明の請求項５記載の発明は、請
求項１記載の発明において、時分割多重化された通信デ
ータの各チャンネルの回線状態を表示する回線状態表示
手段を有するものである。
求項１記載の発明において、時分割多重化された通信デ
ータの各チャンネルの回線状態を表示する回線状態表示
手段を有するものである。
【００１１】本発明によれば、同一構成のディジタルト
ランク回路を用いて所望の回線種別に応じたインタフェ
ース（トランク）に設定することができるので、回線種
別毎に専用のディジタルトランク回路を設ける必要がな
く、例えば、あるディジタルトランク回路は局線トラン
クとして、他のディジタルトランク回路は専用線トラン
クとして設定することができ、接続する回線種別に応じ
て切り替え設定することができる。
ランク回路を用いて所望の回線種別に応じたインタフェ
ース（トランク）に設定することができるので、回線種
別毎に専用のディジタルトランク回路を設ける必要がな
く、例えば、あるディジタルトランク回路は局線トラン
クとして、他のディジタルトランク回路は専用線トラン
クとして設定することができ、接続する回線種別に応じ
て切り替え設定することができる。
【００１２】また、本発明によれば、同一構成のディジ
タルトランク回路を用いて時分割多重化された通信デー
タの各チャンネル別に、所望の回線種別に応じたインタ
フェースを設定することができるので、例えば、全２４
チャンネルのうち第１チャンネルから第１２チャンネル
は局線用、第１３チャンネルから第２４チャンネルは専
用線用となるように、チャンネル毎に回線種別を設定す
ることができ、全チャンネルを有効に活用することがで
きる。
タルトランク回路を用いて時分割多重化された通信デー
タの各チャンネル別に、所望の回線種別に応じたインタ
フェースを設定することができるので、例えば、全２４
チャンネルのうち第１チャンネルから第１２チャンネル
は局線用、第１３チャンネルから第２４チャンネルは専
用線用となるように、チャンネル毎に回線種別を設定す
ることができ、全チャンネルを有効に活用することがで
きる。
【００１３】
【発明の実施の形態】図１は、本発明によるディジタル
トランク回路が適用される回線制御装置１のブロック図
である。回線制御装置１は時分割スイッチ２を備え、こ
の時分割スイッチ２には複数のライン回路３を介して複
数の電話機４が接続されている。
トランク回路が適用される回線制御装置１のブロック図
である。回線制御装置１は時分割スイッチ２を備え、こ
の時分割スイッチ２には複数のライン回路３を介して複
数の電話機４が接続されている。
【００１４】また、時分割スイッチ２にはディジタルト
ランク回路５を介して局線および専用線等のディジタル
通信回線が接続され、さらにはＰＢ（プッシュボタン）
受信器６、時分割スイッチ２を制御する中央制御装置７
および主記憶装置８が接続されている。中央制御装置７
には保守コンソール９が接続されている。
ランク回路５を介して局線および専用線等のディジタル
通信回線が接続され、さらにはＰＢ（プッシュボタン）
受信器６、時分割スイッチ２を制御する中央制御装置７
および主記憶装置８が接続されている。中央制御装置７
には保守コンソール９が接続されている。
【００１５】図２は、ディジタルトランク回路５で処理
する通信データの伝送フォーマットである。なお、ここ
ではアメリカ合衆国のＴ１委員会が定めたＴ１ディジタ
ル回線の伝送フォーマットについて説明する。
する通信データの伝送フォーマットである。なお、ここ
ではアメリカ合衆国のＴ１委員会が定めたＴ１ディジタ
ル回線の伝送フォーマットについて説明する。
【００１６】この伝送フォーマットは、１チャンネルが
８ビットで構成されたディジタル音声データを含む通信
データが、２４チャンネルを１フレームとして時分割多
重化されて構成されている。
８ビットで構成されたディジタル音声データを含む通信
データが、２４チャンネルを１フレームとして時分割多
重化されて構成されている。
【００１７】１フレームは同期ビットＦと１９２ビット
（各８ビットで２４チャンネル）の通信データとからな
る１９３ビットで構成されている。１フレーム当りの時
間は１２５［μｓｅｃ］であるので、ビットレートは１
５４４［ｋｂｉｔ／ｓｅｃ］となる。
（各８ビットで２４チャンネル）の通信データとからな
る１９３ビットで構成されている。１フレーム当りの時
間は１２５［μｓｅｃ］であるので、ビットレートは１
５４４［ｋｂｉｔ／ｓｅｃ］となる。
【００１８】図３は、６フレーム目と１２フレーム目に
後述するシグナリングデータ（回線制御信号）が挿入さ
れていることを示す１２マルチフレーム構成図である。
すなわち、ＡビットとＢビットの２ビットで構成される
シグナリングデータのＡビットが６フレーム目の各チャ
ンネルのＬＳＢに挿入され、Ｂビットが１２フレーム目
の各チャンネルのＬＳＢに挿入されていることを示して
いる。
後述するシグナリングデータ（回線制御信号）が挿入さ
れていることを示す１２マルチフレーム構成図である。
すなわち、ＡビットとＢビットの２ビットで構成される
シグナリングデータのＡビットが６フレーム目の各チャ
ンネルのＬＳＢに挿入され、Ｂビットが１２フレーム目
の各チャンネルのＬＳＢに挿入されていることを示して
いる。
【００１９】この結果、６フレーム目と１２フレーム目
の各チャンネルの通信データは７ビットとなり、他のフ
レームより１ビット減少するが、ディジタル音声データ
としては実用上支障のない範囲となっている。
の各チャンネルの通信データは７ビットとなり、他のフ
レームより１ビット減少するが、ディジタル音声データ
としては実用上支障のない範囲となっている。
【００２０】図４は、本発明によるディジタルトランク
回路５の一実施の形態を示すブロック図である。ディジ
タルトランク回路５は時分割スイッチ２とディジタル通
信回線とを接続するインタフェースであり、時分割スイ
ッチ２に接続されたハイウェーインタフェース１１と、
ディジタル通信回線に接続された回線インタフェース１
２とを備えている。
回路５の一実施の形態を示すブロック図である。ディジ
タルトランク回路５は時分割スイッチ２とディジタル通
信回線とを接続するインタフェースであり、時分割スイ
ッチ２に接続されたハイウェーインタフェース１１と、
ディジタル通信回線に接続された回線インタフェース１
２とを備えている。
【００２１】時分割スイッチ２およびハイウェーインタ
フェース１１間には、送信ハイウェーＨＷＳ、受信ハイ
ウェーＨＷＲ、送信データラインＳＤ、受信データライ
ンＲＤが接続されている。
フェース１１間には、送信ハイウェーＨＷＳ、受信ハイ
ウェーＨＷＲ、送信データラインＳＤ、受信データライ
ンＲＤが接続されている。
【００２２】また、両インタフェース１１，１２間に
は、時分割スイッチ２から送信ハイウェーＨＷＳを介し
て送られて来る直列送信データを８ビットの並列送信デ
ータに変換するＳ／Ｐ変換器１３と、回線インタフェー
ス１２で受信し並列８ビットに変換された受信データを
直列データに変換するＰ／Ｓ変換器１４とが接続されて
いる。
は、時分割スイッチ２から送信ハイウェーＨＷＳを介し
て送られて来る直列送信データを８ビットの並列送信デ
ータに変換するＳ／Ｐ変換器１３と、回線インタフェー
ス１２で受信し並列８ビットに変換された受信データを
直列データに変換するＰ／Ｓ変換器１４とが接続されて
いる。
【００２３】回線インタフェース１２は、ディジタル通
信回線に対する通信データの送受信を行う送受信部１２
ａ、通信データのフォーマットをディジタル通信回線上
と回線制御装置１内とで変換するフォーマット変換部１
２ｂ、送信データにシグナリングデータを挿入するシグ
ナリングデータ（Ｓデータ）挿入部１２ｃ、受信データ
からシグナリングデータを抽出するシグナリングデータ
（Ｓデータ）抽出部１２ｄとを備えている。
信回線に対する通信データの送受信を行う送受信部１２
ａ、通信データのフォーマットをディジタル通信回線上
と回線制御装置１内とで変換するフォーマット変換部１
２ｂ、送信データにシグナリングデータを挿入するシグ
ナリングデータ（Ｓデータ）挿入部１２ｃ、受信データ
からシグナリングデータを抽出するシグナリングデータ
（Ｓデータ）抽出部１２ｄとを備えている。
【００２４】回線制御信号送受信部１５は、回線制御部
１６から送られて来る回線制御データをシグナリングデ
ータに変換してシグナリングデータ挿入部１２ｃに出力
し、逆にシグナリングデータ抽出部１２ｄで抽出したシ
グナリングデータを回線制御データに変換して回線制御
部１６に出力する。
１６から送られて来る回線制御データをシグナリングデ
ータに変換してシグナリングデータ挿入部１２ｃに出力
し、逆にシグナリングデータ抽出部１２ｄで抽出したシ
グナリングデータを回線制御データに変換して回線制御
部１６に出力する。
【００２５】この回線制御信号送受信部１５は、シグナ
リングデータ変換部１５ａ、Ｐ／Ｓ変換部１５ｂおよび
Ｓ／Ｐ変換部１５ｃを備えている。シグナリングデータ
変換部１５ａは並列８ビットの回線制御データを各チャ
ンネル毎にＡビットおよびＢビットの２ビットからなる
送信用のシグナリングデータに変換し、また抽出した２
ビットのシグナリングデータを回線制御データに変換す
る。
リングデータ変換部１５ａ、Ｐ／Ｓ変換部１５ｂおよび
Ｓ／Ｐ変換部１５ｃを備えている。シグナリングデータ
変換部１５ａは並列８ビットの回線制御データを各チャ
ンネル毎にＡビットおよびＢビットの２ビットからなる
送信用のシグナリングデータに変換し、また抽出した２
ビットのシグナリングデータを回線制御データに変換す
る。
【００２６】Ｐ／Ｓ変換部１５ｂはシグナリングデータ
変換部１５ａから各チャンネル別に並列に出力された送
信用のシグナリングデータ（送信制御信号）をＡビット
およびＢビット別に時分割多重化して出力する。Ｓ／Ｐ
変換部１５ｃは各チャンネル別に時分割多重化して抽出
されたシグナリングデータ（受信制御信号）をＡビット
およびＢビット別にそれぞれチャンネル別に並列に出力
する。
変換部１５ａから各チャンネル別に並列に出力された送
信用のシグナリングデータ（送信制御信号）をＡビット
およびＢビット別に時分割多重化して出力する。Ｓ／Ｐ
変換部１５ｃは各チャンネル別に時分割多重化して抽出
されたシグナリングデータ（受信制御信号）をＡビット
およびＢビット別にそれぞれチャンネル別に並列に出力
する。
【００２７】図５は、送信するシグナリングデータを形
成する回線制御信号送受信部１５の一部を示すブロック
図である。回線制御部１６から送られてきた回線制御デ
ータはシグナリングデータ変換部１５ａのＡビット変換
部で各チャンネル毎にシグナリングデータのＡビットに
変換され、Ｐ／Ｓ変換器１５ｂで１チャンネル１ビット
で時分割多重化され、前述したように６フレーム目の各
チャンネルのＬＳＢに挿入されるタイミングでシグナリ
ングデータ挿入部１２ｃに出力される。
成する回線制御信号送受信部１５の一部を示すブロック
図である。回線制御部１６から送られてきた回線制御デ
ータはシグナリングデータ変換部１５ａのＡビット変換
部で各チャンネル毎にシグナリングデータのＡビットに
変換され、Ｐ／Ｓ変換器１５ｂで１チャンネル１ビット
で時分割多重化され、前述したように６フレーム目の各
チャンネルのＬＳＢに挿入されるタイミングでシグナリ
ングデータ挿入部１２ｃに出力される。
【００２８】シグナリングデータのＢビットは変換部１
５ａのＢビット変換部で回線制御データから各チャンネ
ル毎に変換され、Ｐ／Ｓ変換器１５ｂで１チャンネル１
ビットで時分割多重化され、前述したように１２フレー
ム目の各チャンネルのＬＳＢに挿入されるタイミングで
シグナリングデータ挿入部１２ｃに出力される。
５ａのＢビット変換部で回線制御データから各チャンネ
ル毎に変換され、Ｐ／Ｓ変換器１５ｂで１チャンネル１
ビットで時分割多重化され、前述したように１２フレー
ム目の各チャンネルのＬＳＢに挿入されるタイミングで
シグナリングデータ挿入部１２ｃに出力される。
【００２９】図６は、受信したシグナリングデータから
回線制御データを形成する回線制御信号送受信部１５の
一部を示すブロック図である。シグナリングデータ抽出
部１２ｄから６フレーム目の各チャンネルのＬＳＢから
抽出されたシグナリングデータのＡビットは、Ｓ／Ｐ変
換器１５ｃで各チャンネル毎に並列に出力される。
回線制御データを形成する回線制御信号送受信部１５の
一部を示すブロック図である。シグナリングデータ抽出
部１２ｄから６フレーム目の各チャンネルのＬＳＢから
抽出されたシグナリングデータのＡビットは、Ｓ／Ｐ変
換器１５ｃで各チャンネル毎に並列に出力される。
【００３０】また、シグナリングデータ抽出部１２ｄか
ら１２フレーム目の各チャンネルのＬＳＢから抽出され
たシグナリングデータのＢビットは、Ｓ／Ｐ変換器１５
ｃで各チャンネル毎に並列に出力される。こうして出力
された各チャンネルのＡビットおよびＢビットはＡビッ
ト変換部およびＢビット変換部で各チャンネル毎に並列
８ビットの回線制御データに変換され、各チャンネル毎
に時分割多重化されて出力される。
ら１２フレーム目の各チャンネルのＬＳＢから抽出され
たシグナリングデータのＢビットは、Ｓ／Ｐ変換器１５
ｃで各チャンネル毎に並列に出力される。こうして出力
された各チャンネルのＡビットおよびＢビットはＡビッ
ト変換部およびＢビット変換部で各チャンネル毎に並列
８ビットの回線制御データに変換され、各チャンネル毎
に時分割多重化されて出力される。
【００３１】回線制御部１６は、マイクロコンピュータ
構成のコントローラで、前述したように回線制御信号送
受信部１５との間で回線制御データの送受を行うと共
に、ハイウェーインタフェース１１を介して保守コンソ
ール９との間でトランク設定データ等の送受を行う。
構成のコントローラで、前述したように回線制御信号送
受信部１５との間で回線制御データの送受を行うと共
に、ハイウェーインタフェース１１を介して保守コンソ
ール９との間でトランク設定データ等の送受を行う。
【００３２】制御プログラム記憶部１７は、複数のイン
タフェースに関するデータであるトランク制御プログラ
ムを記憶する記憶手段である。この記憶部１７には、図
７に示すように、複数のトランク制御プログラムが記憶
されている。
タフェースに関するデータであるトランク制御プログラ
ムを記憶する記憶手段である。この記憶部１７には、図
７に示すように、複数のトランク制御プログラムが記憶
されている。
【００３３】すなわち、専用線トランク／ダイヤルイン
制御プログラム５１、局線トランク制御（ループスター
ト方式）プログラム５２、局線トランク制御（グランド
スタート方式）プログラム５３、オートマチックリング
ダウントランク制御プログラム５４、マニュアルリング
ダウントランク制御プログラム５５および構外内線トラ
ンク制御プログラム５６の６種類の制御プラグラムが記
憶されている。
制御プログラム５１、局線トランク制御（ループスター
ト方式）プログラム５２、局線トランク制御（グランド
スタート方式）プログラム５３、オートマチックリング
ダウントランク制御プログラム５４、マニュアルリング
ダウントランク制御プログラム５５および構外内線トラ
ンク制御プログラム５６の６種類の制御プラグラムが記
憶されている。
【００３４】回線制御部１６は保守コンソール９から指
定された回線種別に応じたインタフェースに設定するた
めに、制御プログラム記憶部１７から対応する制御プロ
グラムを読み出し起動する。これによって回線制御部１
６は自己が管理するディジタルトランク回路５をその制
御プログラムに基づくディジタルトランク回路として機
能させる。
定された回線種別に応じたインタフェースに設定するた
めに、制御プログラム記憶部１７から対応する制御プロ
グラムを読み出し起動する。これによって回線制御部１
６は自己が管理するディジタルトランク回路５をその制
御プログラムに基づくディジタルトランク回路として機
能させる。
【００３５】回線状態表示部１８は送信するシグナリン
グデータおよび受信したシグナリングデータの内容を各
チャンネル別に表示するもので、送受信時の各チャンネ
ルの回線状態を表示することができる。
グデータおよび受信したシグナリングデータの内容を各
チャンネル別に表示するもので、送受信時の各チャンネ
ルの回線状態を表示することができる。
【００３６】分周回路１９は受信データから取り出され
た１．５４４ＭＨｚのクロック信号を１９３分の１に分
周し、８ＫＨｚのクロック信号を形成するものである。
この８ＫＨｚのクロック信号によって受信データの同期
信号を形成する。
た１．５４４ＭＨｚのクロック信号を１９３分の１に分
周し、８ＫＨｚのクロック信号を形成するものである。
この８ＫＨｚのクロック信号によって受信データの同期
信号を形成する。
【００３７】図８〜図１３は、各制御プラグラムによっ
て設定されるインタフェース（トランク）の回線制御信
号、すなわち発着信呼の処理に関する制御を示すシグナ
リングデータのＡビットおよびＢビットの構成図であ
る。各図の（ａ）は送信時、（ｂ）は受信時を示してい
る。
て設定されるインタフェース（トランク）の回線制御信
号、すなわち発着信呼の処理に関する制御を示すシグナ
リングデータのＡビットおよびＢビットの構成図であ
る。各図の（ａ）は送信時、（ｂ）は受信時を示してい
る。
【００３８】図８は、ディジタルトランク回路５が専用
線トランク／ダイヤルイン制御プログラム５１によって
専用線／ダイヤルインとして機能する場合のＡビットお
よびＢビットを示すもので、送信時はオンフックが「Ａ
＝０，Ｂ＝０」、オフフックが「Ａ＝１，Ｂ＝１」、ダ
イヤルパルス送出（ブレーク）が「Ａ＝０，Ｂ＝０」、
ダイヤルパルス送出（メーク）が「Ａ＝１，Ｂ＝１」で
ある。受信時はオンフックが「Ａ＝０，Ｂ＝０」、オフ
フックが「Ａ＝１，Ｂ＝１」である。
線トランク／ダイヤルイン制御プログラム５１によって
専用線／ダイヤルインとして機能する場合のＡビットお
よびＢビットを示すもので、送信時はオンフックが「Ａ
＝０，Ｂ＝０」、オフフックが「Ａ＝１，Ｂ＝１」、ダ
イヤルパルス送出（ブレーク）が「Ａ＝０，Ｂ＝０」、
ダイヤルパルス送出（メーク）が「Ａ＝１，Ｂ＝１」で
ある。受信時はオンフックが「Ａ＝０，Ｂ＝０」、オフ
フックが「Ａ＝１，Ｂ＝１」である。
【００３９】図９は、ディジタルトランク回路５が局線
トランク制御（ループスタート方式）プログラム５２に
よって、ループスタート式トランクとして機能する場合
のＡビットおよびＢビットを示すもので、送信時はルー
プ開が「Ａ＝０，Ｂ＝１」、ループ閉が「Ａ＝１，Ｂ＝
１」、ダイヤルパルス送出が「Ａ＝ＤＰ，Ｂ＝１」であ
る。受信時は呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出
しが「Ａ＝０，Ｂ＝１」である。ＤＰはダイヤルパルス
である。
トランク制御（ループスタート方式）プログラム５２に
よって、ループスタート式トランクとして機能する場合
のＡビットおよびＢビットを示すもので、送信時はルー
プ開が「Ａ＝０，Ｂ＝１」、ループ閉が「Ａ＝１，Ｂ＝
１」、ダイヤルパルス送出が「Ａ＝ＤＰ，Ｂ＝１」であ
る。受信時は呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出
しが「Ａ＝０，Ｂ＝１」である。ＤＰはダイヤルパルス
である。
【００４０】図１０は、ディジタルトランク回路５が局
線トランク制御（グランドスタート方式）プログラム５
３によって、グランドスタート式トランクとして機能す
る場合のＡビットおよびＢビットを示すもので、送信時
はリング接地なし（ループ電流なし）が「Ａ＝０，Ｂ＝
１」、リング接地（ループ電流なし）が「Ａ＝０，Ｂ＝
０」、リング接地なし（ループ電流あり）が「Ａ＝１，
Ｂ＝１」、ダイヤルパルス送出が「Ａ＝ＤＰ，Ｂ＝１」
である。受信時はチップ接地なし（呼び出しなし）が
「Ａ＝０，Ｂ＝１」、チップ接地（呼び出しなし）が
「Ａ＝０，Ｂ＝０」、リング接地なし（呼び出しあり）
が「Ａ＝１，Ｂ＝１」である。
線トランク制御（グランドスタート方式）プログラム５
３によって、グランドスタート式トランクとして機能す
る場合のＡビットおよびＢビットを示すもので、送信時
はリング接地なし（ループ電流なし）が「Ａ＝０，Ｂ＝
１」、リング接地（ループ電流なし）が「Ａ＝０，Ｂ＝
０」、リング接地なし（ループ電流あり）が「Ａ＝１，
Ｂ＝１」、ダイヤルパルス送出が「Ａ＝ＤＰ，Ｂ＝１」
である。受信時はチップ接地なし（呼び出しなし）が
「Ａ＝０，Ｂ＝１」、チップ接地（呼び出しなし）が
「Ａ＝０，Ｂ＝０」、リング接地なし（呼び出しあり）
が「Ａ＝１，Ｂ＝１」である。
【００４１】図１１は、ディジタルトランク回路５がオ
ートマチックリングダウントランク制御プログラム５４
によって、オートマチックリングダウントランクとして
機能する場合のＡビットおよびＢビットを示すもので、
送信時はループ開が「Ａ＝０，Ｂ＝０」、ループ閉が
「Ａ＝１，Ｂ＝１」である。受信時は呼び出しが「Ａ＝
１，Ｂ＝１」、非呼び出しが「Ａ＝０，Ｂ＝０」であ
る。
ートマチックリングダウントランク制御プログラム５４
によって、オートマチックリングダウントランクとして
機能する場合のＡビットおよびＢビットを示すもので、
送信時はループ開が「Ａ＝０，Ｂ＝０」、ループ閉が
「Ａ＝１，Ｂ＝１」である。受信時は呼び出しが「Ａ＝
１，Ｂ＝１」、非呼び出しが「Ａ＝０，Ｂ＝０」であ
る。
【００４２】図１２は、ディジタルトランク回路５がマ
ニュアルリングダウントランク制御プログラム５５によ
って、マニュアルリングダウントランクとして機能する
場合のＡビットおよびＢビットを示すもので、送信時は
呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出しが「Ａ＝
１，Ｂ＝１」である。受信時は呼び出しが「Ａ＝０，Ｂ
＝０」、非呼び出しが「Ａ＝１，Ｂ＝１」である。
ニュアルリングダウントランク制御プログラム５５によ
って、マニュアルリングダウントランクとして機能する
場合のＡビットおよびＢビットを示すもので、送信時は
呼び出しが「Ａ＝０，Ｂ＝０」、非呼び出しが「Ａ＝
１，Ｂ＝１」である。受信時は呼び出しが「Ａ＝０，Ｂ
＝０」、非呼び出しが「Ａ＝１，Ｂ＝１」である。
【００４３】図１３は、ディジタルトランク回路５が構
外内線トランク制御プログラム５６によって、構外内線
トランクとして機能する場合のＡビットおよびＢビット
を示すもので、送信時は呼び出しが「Ａ＝０，Ｂ＝
０」、非呼び出しが「Ａ＝０，Ｂ＝１」である。受信時
はループ開（オンフック）が「Ａ＝０，Ｂ＝１」、ルー
プ閉（オフフック）が「Ａ＝１，Ｂ＝１」である。
外内線トランク制御プログラム５６によって、構外内線
トランクとして機能する場合のＡビットおよびＢビット
を示すもので、送信時は呼び出しが「Ａ＝０，Ｂ＝
０」、非呼び出しが「Ａ＝０，Ｂ＝１」である。受信時
はループ開（オンフック）が「Ａ＝０，Ｂ＝１」、ルー
プ閉（オフフック）が「Ａ＝１，Ｂ＝１」である。
【００４４】この構成において、保守コンソール９から
ディジタルトランク回路５の回線制御部１６に特定の回
線種別を指定するデータが送信されると、回線制御部１
６はそのデータを認識し、制御プログラム記憶部１７に
記憶されている制御プログラムの中から指定された回線
種別の制御プログラムを読み出し、自己のディジタルト
ランク回路５をその回線種別のインターフェイス（トラ
ンク）として機能するように制御する。
ディジタルトランク回路５の回線制御部１６に特定の回
線種別を指定するデータが送信されると、回線制御部１
６はそのデータを認識し、制御プログラム記憶部１７に
記憶されている制御プログラムの中から指定された回線
種別の制御プログラムを読み出し、自己のディジタルト
ランク回路５をその回線種別のインターフェイス（トラ
ンク）として機能するように制御する。
【００４５】すなわち、図１に示す構成において、局線
に接続されているディジタルトランク回路５は、保守コ
ンソール９からの制御によって内部の制御プログラム記
憶部１７から例えば局線トランク制御（ループスタート
方式）プログラム５２を読み出し、ループスタート式ト
ランクに設定する。
に接続されているディジタルトランク回路５は、保守コ
ンソール９からの制御によって内部の制御プログラム記
憶部１７から例えば局線トランク制御（ループスタート
方式）プログラム５２を読み出し、ループスタート式ト
ランクに設定する。
【００４６】また、専用線に接続されているディジタル
トランク回路５は、保守コンソール９からの制御によっ
て内部の制御プログラム記憶部１７から専用線トランク
／ダイヤルイン制御プログラム５１を読み出し、専用線
／ダイヤルインのトランクに設定する。
トランク回路５は、保守コンソール９からの制御によっ
て内部の制御プログラム記憶部１７から専用線トランク
／ダイヤルイン制御プログラム５１を読み出し、専用線
／ダイヤルインのトランクに設定する。
【００４７】こうしてディジタルトランク回路５は保守
コンソール９によって指定された回線種別のディジタル
トランクとして機能するので、回路構成としては一種類
の回路構成でよく、回路基板としても一種類の回路基板
で対応することができる。
コンソール９によって指定された回線種別のディジタル
トランクとして機能するので、回路構成としては一種類
の回路構成でよく、回路基板としても一種類の回路基板
で対応することができる。
【００４８】なお、前述の実施の形態では、保守コンソ
ール９によってディジタルトランク回路５を所望のイン
タフェースに設定するようにしたが、中央制御装置７と
ディジタルトランク回路５との間でデータ通信を行う際
に、回線種別に関するデータによって初期時に必要なデ
ータを中央制御装置７と通信することでインタフェース
を設定するようにしてもよい。
ール９によってディジタルトランク回路５を所望のイン
タフェースに設定するようにしたが、中央制御装置７と
ディジタルトランク回路５との間でデータ通信を行う際
に、回線種別に関するデータによって初期時に必要なデ
ータを中央制御装置７と通信することでインタフェース
を設定するようにしてもよい。
【００４９】また、前述の実施の形態では、フレーム構
成が１２マルチフレームの場合について説明したが、フ
レーム構成が２４マルチフレームの場合でも同様に実施
することができる。この場合には、図１４に示すよう
に、６フレーム目、１２フレーム目、１８フレーム目、
２４フレーム目にシグナリングデータが挿入されるよう
なフレーム構成にすればよい。
成が１２マルチフレームの場合について説明したが、フ
レーム構成が２４マルチフレームの場合でも同様に実施
することができる。この場合には、図１４に示すよう
に、６フレーム目、１２フレーム目、１８フレーム目、
２４フレーム目にシグナリングデータが挿入されるよう
なフレーム構成にすればよい。
【００５０】
【発明の効果】本発明によれば、同一構成のディジタル
トランク回路を用いて所望の回線種別に応じたインタフ
ェース（トランク）に設定することができるので、回線
種別毎に専用のディジタルトランク回路を設ける必要が
なく、コスト面での低減を図ることができる。
トランク回路を用いて所望の回線種別に応じたインタフ
ェース（トランク）に設定することができるので、回線
種別毎に専用のディジタルトランク回路を設ける必要が
なく、コスト面での低減を図ることができる。
【００５１】また、本発明によれば、同一構成のディジ
タルトランク回路を用いて時分割多重化された通信デー
タの各チャンネル別に、所望の回線種別に応じたインタ
フェースを設定することができるので、全チャンネルを
有効に活用することができるという有利な効果が得られ
る。
タルトランク回路を用いて時分割多重化された通信デー
タの各チャンネル別に、所望の回線種別に応じたインタ
フェースを設定することができるので、全チャンネルを
有効に活用することができるという有利な効果が得られ
る。
【図１】本発明によるディジタルトランク回路が適用さ
れる構内交換システムのブロック構成図である。
れる構内交換システムのブロック構成図である。
【図２】通信データの伝送フォーマットを示す図であ
る。
る。
【図３】シグナリングデータの挿入状態を示す１２マル
チフレーム構成図である。
チフレーム構成図である。
【図４】本発明によるディジタルトランク回路の一実施
の形態を示すブロック構成図である。
の形態を示すブロック構成図である。
【図５】送信するシグナリングデータを形成する回線制
御信号送受信部の一部を示すブロック構成図である。
御信号送受信部の一部を示すブロック構成図である。
【図６】受信したシグナリングデータから回線制御デー
タを形成する回線制御信号送受信部の一部を示すブロッ
ク構成図である。
タを形成する回線制御信号送受信部の一部を示すブロッ
ク構成図である。
【図７】制御プログラム記憶部に記憶されているトラン
ク制御プログラムのメモリマップである。
ク制御プログラムのメモリマップである。
【図８】専用線トランク／ダイヤルインの回線制御信号
の構成図である。
の構成図である。
【図９】ループスタート式トランクの回線制御信号の構
成図である。
成図である。
【図１０】グランドスタート式トランクの回線制御信号
の構成図である。
の構成図である。
【図１１】オートマチックリングダウントランクの回線
制御信号の構成図である。
制御信号の構成図である。
【図１２】マニュアルリングダウントランクの回線制御
信号の構成図である。
信号の構成図である。
【図１３】構外内線トランクの回線制御信号の構成図で
ある。
ある。
【図１４】シグナリングデータの挿入状態を示す２４マ
ルチフレーム構成図である。
ルチフレーム構成図である。
１ 回線制御装置 ２ 時分割スイッチ ３ ライン回路 ４ 電話機 ５ ディジタルトランク回路 ６ ＰＢ受信器 ７ 中央制御装置 ８ 主記憶装置 ９ 保守コンソール １１ ハイウェーインタフェース １２ 回線インタフェース １２ａ 送受信部 １２ｂ フォーマット部 １２ｃ シグナリングデータ挿入部 １２ｄ シグナリングデータ抽出部 １３ Ｓ／Ｐ変換器 １４ Ｐ／Ｓ変換器 １５ シグナリングデータ送受信部 １５ａ シグナリングデータ変換部 １５ｂ Ｐ／Ｓ変換器 １５ｃ Ｓ／Ｐ変換器 １６ 回線制御部 １７ 制御プログラム記憶部 １８ 回線状態表示部 １９ 分周回路 ５１ 専用線トランク／ダイヤルイン制御プログラム ５２ 局線トランク制御（ループスタート方式）プログ
ラム ５３ 局線トランク制御（グランドスタート方式）プロ
グラム ５４ オートマチックリングダウントランク制御プログ
ラム ５５ マニュアルリングダウントランク制御プログラム ５６ 構外内線トランク制御プログラム
ラム ５３ 局線トランク制御（グランドスタート方式）プロ
グラム ５４ オートマチックリングダウントランク制御プログ
ラム ５５ マニュアルリングダウントランク制御プログラム ５６ 構外内線トランク制御プログラム
Claims (5)
- 【請求項１】 回線制御装置の時分割スイッチとディジ
タル通信回線とのインタフェースであるディジタルトラ
ンク回路において、 接続するディジタル通信回線の回線種別に応じたインタ
フェースに設定する制御手段を有することを特徴とする
ディジタルトランク回路。 - 【請求項２】 複数のインタフェースに関するデータを
記憶する記憶手段を有し、前記制御手段は外部から指定
される回線種別に応じたインタフェースに関するデータ
を前記記憶手段から読み出して設定することを特徴とす
る請求項１記載のディジタルトランク回路。 - 【請求項３】 前記制御手段は設定したインタフェース
に応じて回線制御信号の発着信呼の処理に関する制御を
切り替えることを特徴とする請求項１記載のディジタル
トランク回路。 - 【請求項４】 前記制御手段は時分割多重化された通信
データの各チャンネル別にインタフェースを設定するこ
とを特徴とする請求項１記載のディジタルトランク回
路。 - 【請求項５】 時分割多重化された通信データの各チャ
ンネルの回線状態を表示する回線状態表示手段を有する
ことを特徴とする請求項１記載のディジタルトランク回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21295098A JP3722988B2 (ja) | 1998-07-28 | 1998-07-28 | ディジタルトランク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21295098A JP3722988B2 (ja) | 1998-07-28 | 1998-07-28 | ディジタルトランク回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000050323A true JP2000050323A (ja) | 2000-02-18 |
| JP3722988B2 JP3722988B2 (ja) | 2005-11-30 |
Family
ID=16630989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21295098A Expired - Fee Related JP3722988B2 (ja) | 1998-07-28 | 1998-07-28 | ディジタルトランク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722988B2 (ja) |
-
1998
- 1998-07-28 JP JP21295098A patent/JP3722988B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3722988B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740955A (en) | Communications system having voice and digital data capability and employing a plurality of voice and data buses in main service unit and serial packetized transmission to and from telephones | |
| US5339355A (en) | Modem pooling system for communicating between a telephone and a plurality of data terminals | |
| US5337348A (en) | Modem pooling system for communicating between a telephone and a plurality of data terminals | |
| US4397030A (en) | Digital communication system | |
| KR920004129B1 (ko) | 교환장치 및 이 장치내에서의 통신로 설정방법 | |
| US4953195A (en) | Private branch exchange system with specific information transmitting function | |
| JP3085676B2 (ja) | 電話装置 | |
| US5319700A (en) | Terminal adapter pooling system for ISDN | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| US5446731A (en) | Signaling channel data transmitting/receiving circuit of a primary multiplexer | |
| JP2000050323A (ja) | ディジタルトランク回路 | |
| GB2072464A (en) | Line supplied telephone interface | |
| KR100286974B1 (ko) | 디지탈 종합정보통신망용 통합단말장치 | |
| KR910005471B1 (ko) | 디지탈버튼전화장치 | |
| KR100212076B1 (ko) | 영상전화기의 데이타 다중화 장치 및 방법 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| KR100292202B1 (ko) | 에이디에스엘장치를 이용한 신규채널 확보 및 경보감지장치 | |
| KR200190996Y1 (ko) | 교환기에서의 이종방식 트렁크신호의 호환형 변환시스템 | |
| JP3305271B2 (ja) | 通信装置 | |
| KR100304454B1 (ko) | 키폰 시스템의 피씨엠 하이웨이를 이용한 데이터 송수신 장치 | |
| EP0596158A1 (en) | Digital telephone set with a plurality of interconnected circuit modules | |
| KR100535272B1 (ko) | 사설 교환기의 톤 및 디지트 제공 장치 | |
| JP2654026B2 (ja) | ディジタルボタン電話装置 | |
| JPH05167519A (ja) | デイジタルコードレス無線基地局 | |
| JPH0451103B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |